CN101097865A - 基板处理方法和基板处理装置 - Google Patents
基板处理方法和基板处理装置 Download PDFInfo
- Publication number
- CN101097865A CN101097865A CNA2007101268794A CN200710126879A CN101097865A CN 101097865 A CN101097865 A CN 101097865A CN A2007101268794 A CNA2007101268794 A CN A2007101268794A CN 200710126879 A CN200710126879 A CN 200710126879A CN 101097865 A CN101097865 A CN 101097865A
- Authority
- CN
- China
- Prior art keywords
- nitride film
- film
- substrate
- gas
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000003672 processing method Methods 0.000 title claims abstract description 44
- 239000007789 gas Substances 0.000 claims abstract description 71
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 42
- 239000001301 oxygen Substances 0.000 claims abstract description 41
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 37
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 238000011282 treatment Methods 0.000 claims description 11
- 150000001768 cations Chemical class 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 76
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 62
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 49
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000008676 import Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 150000002926 oxygen Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000004821 distillation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002338 polyhydroxyethylmethacrylate Polymers 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种能够选择性地除去氮化膜的基板处理方法。在具有由SiO2构成的热氧化膜(51)和由SiN膜构成的氮化硅膜(52)的晶片(W)中，使将氧气等离子体化后的氧等离子体与氮化硅膜(52)接触，使氮化硅膜(52)变化为一氧化硅膜(54)，向该一氧化硅膜(54)供给HF气体，利用由HF气体生成的氢氟酸选择性地蚀刻一氧化硅膜(54)。
Description
技术领域
本发明涉及基板处理方法和基板处理装置，特别涉及对形成有热氧化膜和氮化硅膜的基板进行处理的基板处理方法。
背景技术
已知半导体设备用晶片(基板)，具有通过热氧化处理形成的热氧化膜、例如氧化硅膜，和通过CVD处理等形成的氮化硅膜。氮化硅膜用作防反射(BARC)膜或者分离栅极和源极/漏极的隔离物。此外，热氧化膜构成栅极氧化膜。
作为氮化硅膜的蚀刻方法，已知使以氟为构成元素、不以碳为构成元素的化合物气体例如含有HF气体的化合物气体等离子化，使该等离子化后的化合物气体与碳反应，形成化学种(自由基)，用化学种对氮化硅膜进行蚀刻的方法(例如，参照专利文献1)。
专利文献1：日本专利特开2003-264183号公报
但是，上述化学种也会蚀刻热氧化硅膜。例如，在硅基材上形成有作为栅极绝缘膜的氧化硅膜(热氧化膜)、并在氧化硅膜上形成有作为防反射膜的氮化硅膜的晶片中，以上述蚀刻方法不仅蚀刻氮化硅膜，而且氧化硅膜也会被蚀刻。这里，由于通常形成的栅极绝缘膜比防反射膜薄，因此在氮化硅膜被除去之前氧化硅膜被除去，结果，连硅基材也会受到损伤(蚀刻)。
发明内容
本发明的目的在于提供一种能够选择性地除去氮化膜的基板处理方法和基板处理装置。
为了达到上述目的，发明方面1所述的基板处理方法对具有通过热氧化处理形成的热氧化膜和氮化膜的基板进行处理，其特征在于，包括：氧等离子体接触步骤，使含有氧的等离子体与上述基板接触；和HF气体供给步骤，向与上述含有氧的等离子体接触后的上述基板供给HF气体的。
发明方面2所述的基板处理方法的特征在于，在发明方面1所述的基板处理方法中，上述基板具有在上述热氧化膜上突出的凸状的导电部，上述氮化膜覆盖上述导电部的侧面和顶面，在上述氧等离子体接触步骤中，上述含有氧的等离子体中的活性种大致平行于上述侧面进行移动，与上述氮化膜接触。
发明方面3所述的基板处理方法的特征在于，在发明方面2所述的基板处理方法中，上述活性种至少含有阳离子。
发明方面4所述的基板处理方法的特征在于，在发明方面2或3所述的基板处理方法中，包括选择性氧化步骤，选择性地氧化上述氮化膜的平坦部。
发明方面5所述的基板处理方法的特征在于，在发明方面1所述的基板处理方法中，上述基板具有在上述热氧化膜上从基板表面垂直突出的凸状的导电部，上述氮化膜覆盖上述导电部的侧面和顶面，在上述氧等离子体接触步骤中，上述含有氧的等离子体中的活性种大致垂直于上述基板表面进行移动，与上述氮化膜接触。
发明方面6所述的基板处理方法的特征在于，在发明方面5所述的基板处理方法中，包括选择性氧化步骤，选择性地氧化上述氮化膜的平坦部。
为了达到上述目的，发明方面7所述的基板处理装置为对具有通过热氧化处理形成的热氧化膜和氮化膜的基板进行处理的基板处理装置，其特征在于，包括氧等离子体接触装置，使含有氧的等离子体与上述基板接触、和向与上述含有氧的等离子体接触后的上述基板供给HF气体的HF气体供给装置。
发明效果
根据发明方面1所述的基板处理方法和发明方面3所述的基板处理装置，含有氧的等离子体与具有通过热氧化处理形成的热氧化膜和氮化膜的基板接触，再向该基板供给HF气体。含有氧的等离子体使氮化膜变化为氧化膜，由HF生成的氢氟酸选择性地蚀刻由氮化膜变化成的氧化膜。因此能够选择性地蚀刻氮化膜。
根据发明方面2所述的基板处理方法，含有氧的等离子体中的活性种大致平行于侧面地向覆盖导电部的侧面和顶面的氮化膜移动，该活性种与氮化膜接触，使氮化膜变化为氧化膜。由于在氮化膜中覆盖导电部侧面部分的沿上述活性种的移动方向的厚度大，因此活性种不能充分进入覆盖导电部侧面的部分。结果，在导电部的侧面残留有未变化为氧化膜的氮化膜。由HF气体生成的氢氟酸选择性地蚀刻由氮化膜变化成的氧化膜，但是不蚀刻氮化膜。因此，在氮化膜中，能够不除去覆盖导电部侧面的部分，而选择性地除去其他部分。
根据发明发面3所述的基板处理方法，活性种至少含有阳离子。在产生等离子体时，在基板表面附近的空间产生的鞘使阳离子向基板表面加速。因此，能够使阳离子可靠地与基板上的氮化膜接触。
根据发明方面4所述的基板处理方法，氮化膜的平坦部被选择性地氧化。由HF气体生成的氢氟酸选择性地蚀刻由氮化膜变化成的氧化膜。因此，能够选择性地除去氮化膜的平坦部。
根据发明方面5所述的基板处理方法，含有氧的等离子体中的活性种大致垂直于基板表面地向覆盖从基板表面垂直突出的凸状的导电部的侧面和顶面的氮化膜移动，该活性种与氮化膜接触，使氮化膜变化为氧化膜。由于在氮化膜中覆盖导电部侧面部分的沿垂直于基板表面的方向的厚度大，因此大致垂直于基板表面移动的活性种不能充分进入覆盖导电部侧面的部分内。结果，在导电部的侧面残留有未变化为氧化膜的氮化膜。由HF气体生成的氢氟酸选择性地蚀刻由氮化膜变化成的氧化膜，但是不蚀刻氮化膜。因此，在氮化膜中，能够不除去覆盖导电部侧面的部分，而选择性地除去其他部分。
根据发明方面6所述的基板处理方法，氮化膜的平坦部被选择性氧化。由HF气体生成的氢氟酸选择性地蚀刻由氮化膜变化成的氧化膜。因此，能够选择性地除去氮化膜的平坦部。
附图说明
图1为表示实施本发明第一实施方式的基板处理方法的基板处理系统的简要结构的平面图。
图2为图1中的第二处理模块的截面图，图2(A)为沿图1中的线I-I的截面图，图2(B)为图2(A)中的A部的放大图。
图3为表示本发明第一实施方式的基板处理方法的工序图。
图4为表示本发明第二实施方式的基板处理方法的工序图。
符号说明
10：基板处理系统；11：第一处理舟；12：第二处理舟；25：第一处理模块；34：第二处理模块；38：腔室；39：载置台；40：喷头；43：气体供给部；50、60：硅基材；51、61：热氧化膜；52、63：氮化硅膜；53：活性种；54、64：一氧化硅膜；62：栅极电极
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
首先，对实施本发明第一实施方式的基板处理方法的基板处理系统进行说明。
图1为表示实施本实施方式的基板处理方法的基板处理系统的简要结构的平面图。
在图1中，基板处理系统10(基板处理装置)包括：第一处理舟11，对半导体设备用晶片(以下简记做“晶片”)W(基板)实施等离子体处理；第二处理舟12，与该第一处理舟11平行配置，对在第一处理舟11内实施等离子体处理后的晶片W实施后述的选择性蚀刻处理；和负载模块13，作为分别连接第一处理舟11和第二处理舟12的矩形的共用搬送室。
在负载模块13中，除上述第一处理舟11和第二处理舟12以外，连接有3个FOUP(Front opening Unified Pod：前开式晶片盒)载置台15、定向器16和第一、第二IMS(Integrated Metrology System，Therma-Wave，Inc)17、18。该FOUP载置台15分别载置有作为收容25枚晶片W的容器的FOUP14，定向器16对从FOUP14搬出的晶片W的位置进行预对准，第一、第二IMS17、18测定晶片W的表面状态。
第一处理舟11和第二处理舟12与负载模块13的沿长度方向的侧壁连接，并以夹着负载模块13、与三个FOUP载置台15相对的方式配置，定向器16配置在负载模块13的长度方向的一端，第一IMS17配置在负载模块13的长度方向的另一端，第二IMS18与三个FOUP载置台15并列配置。
负载模块13包括：搬送臂机构19，配置在内部，搬送晶片W，为关节式双臂型；和三个装载口20，对应于各FOUP载置台15配置在侧壁上，作为晶片W的投入口。搬送臂机构19从载置在FOUP载置台15上的FOUP14中经过装载口20取出晶片W，将该取出的晶片W向第一处理舟11、第二处理舟12、定向器16、第一IMS17和第二IMS18搬入搬出。
第一IMS17为光学系的监控器，包括载置搬入的晶片W的工作台21、和对载置在该工作台21上的晶片W进行定向的光学传感器22，测定晶片W的表面形状，例如，多晶硅膜的膜厚、配线槽和栅极电极等的CD(Critical Dimension：临界尺寸)值。第二IMS18也为光学系的监控器，和第一IMS17相同，包括工作台23和光学传感器24。
第一处理舟11包括对晶片W实施等离子体处理的第一处理模块25(氧等离子体接触装置)、和第一负载锁定模块27。该第一负载锁定模块27内置有向该第一处理模块25传递晶片W的链节式单拾取型的第一搬送臂26。
第一处理模块25包括圆筒状的处理室容器(腔室)、和配置在该腔室内的上部电极和下部电极(均未图示)，该上部电极和下部电极之间的距离设定为用于对晶片W实施等离子体处理的适当的间隔。此外，下部电极在其顶部具有通过库仑力等卡住晶片W的ESC28。
在第一处理模块25中，向腔室内部导入氧气，通过在上部电极和下部电极之间产生电场，将导入的氧气等离子体化，产生氧等离子体，使该氧等离子体中所含的活性种具体而言为阳离子，接触晶片W，由此实施等离子体处理。
在第一处理舟11中，将负载模块13的内部压力维持在大气压，另一方面，将第一处理模块25的内部压力维持在真空。因此，第一负载锁定模块27在与第一处理模块25的连接部设有真空闸阀29，并在与负载模块13的连接部设有大气闸阀30，由此构成可以调整其内部压力的真空预备搬送室。
在第一负载锁定模块27的内部，大致在中央部设置有第一搬送臂26，在比该第一搬送臂26靠近第一处理模块25的一侧，设置有第一缓冲器31，在比第一搬送臂26靠近负载模块13的一侧设置有第二缓冲器32。第一缓冲器31和第二缓冲器32在配置于第一搬送臂26先端部的支承晶片W的支承部(拾取器)33进行移动的轨道上配置，通过使等离子体处理完毕的晶片W暂时避让在支承部33的轨道上方，能够在第一处理模块25中顺利地更换未处理的晶片W和处理完毕的晶片W。
第二处理舟12包括对晶片W实施后述的选择性蚀刻处理的第二处理模块34、和第二负载锁定模块37。该第二负载锁定模块37通过真空闸阀35与该第二处理模块34连接，并且内置有向该第二处理模块34传递晶片W的链节式单拾取型的第二搬送臂36。
图2为图1中的第二处理模块的截面图，图2(A)为沿图1中的线I-I的截面图，图2(B)为图2(A)中的A部的放大图。
在图2(A)中，第二处理模块34包括：圆筒状的处理室容器(腔室)38、配置在该腔室38内的晶片W的载置台39、在腔室38的上方与载置台39相对配置的喷头40、对腔室38内的气体等进行排气的TMP(Turbo Molecular Pump：涡轮分子泵)41、和配置在腔室38和TMP41之间作为控制腔室38内压力的可变式蝶阀的APC(Adaptive PressureControl：适应性压力控制)阀42。
喷头40具有圆板状的气体供给部43(HF气体供给装置)，气体供给部43具有缓冲室44。缓冲室44通过气体通气孔45与腔室38连通。
喷头40的气体供给部43中的缓冲室44与HF气体供给系(未图示)连接。该HF气体供给系向缓冲室44供给HF气体。该供给的HF气体通过气体通气孔45向腔室38内供给。喷头40的气体供给部43内置有加热器(未图示)，例如加热元件。该加热元件控制缓冲室44内的HF气体的温度。
如图2(B)所示，在喷头40中，气体通气孔45向腔室38内的开口部形成为末端扩大状。因此，能够高效地使HF气体向腔室38内扩散。并且，由于气体通气孔45的截面呈中间变细的形状，因此防止在腔室38内产生的残留物等向气体通气孔45进而向缓冲室44逆流。
此外，在第二处理模块34中，腔室38的侧壁内置有加热器(未图示)，例如加热元件。因此，能够将腔室38内的氛围气体温度设定为高于常温的温度，能够促进后述的利用氢氟酸除去一氧化硅膜54。此外，通过侧壁内的加热元件对侧壁进行加热，防止在利用氢氟酸除去一氧化硅膜54时产生的残留物附着在侧壁的内侧。
载置台39的内部具有作为调温机构的制冷剂室(未图示)。向该制冷剂室供给规定温度的制冷剂，例如，冷却水或Galden液，利用该制冷剂的温度，控制载置在载置台39上面的晶片W的温度。
回到图1，第二负载锁定模块37具有内置有第二搬送臂36的筐体状搬送室(腔室)46。并且，将负载模块13的内部压力维持在大气压，另一方面，将第二处理模块34的内部压力维持在大气压以下，例如几乎真空。因此，第二负载锁定模块37在与第二处理模块34的连接部设有真空闸阀35，并在与负载模块13的连接部设有大气闸阀47，由此构成可以调整其内部压力的真空预备搬送室。
此外，基板处理系统10设有配置在负载单元13的长度方向的一端的操作面板48。操作面板48具有由例如LCD(Liquid Crystal Display：液晶显示器)构成的显示部，该显示部显示基板处理系统10的各构成元件的动作状况。
此外，在具有通过热氧化处理形成的热氧化膜、和通过CVD处理形成的含有杂质的氧化膜的晶片中，作为选择性地蚀刻含有杂质的氧化膜的方法，例如，已知有不将HF气体、或者HF气体和H2O气体的混合气体等离子体化而使用的方法(例如，参照日本专利特开平06-181188号公报。)。
此外，为了使含有杂质的氧化膜相对于热氧化膜的选择比高于上述方法，本发明的发明者进行了各种试验，发现在几乎不存在H2O的环境下，不向晶片W供给H2O气体、而仅供给HF气体时，能够大幅度提高含有杂质的氧化膜相对于热氧化膜的选择比。
进而，本发明的发明者对实现上述高选择比的机理进行了深入研究，推论出以下说明的假说。
由于HF气体与H2O结合而形成氢氟酸，该氢氟酸侵蚀氧化膜而将其除去。此时，在几乎不存在H2O的环境下，HF气体要变成氢氟酸，需要与氧化膜中含有的水(H2O)分子结合。
由于含有杂质的氧化膜通过CVD处理等蒸镀而形成，所以膜的结构稀疏，容易吸附水分子。因此，含有杂质的氧化膜含有一定程度的水分子。到达含有杂质的氧化膜的HF气体与该水分子结合，形成氢氟酸。这样，该氢氟酸就会侵蚀含有杂质的氧化膜。
另一方面，由于热氧化膜通过在800～900℃的环境下的热氧化处理而形成，因此在膜形成时不含水分子，此外，由于膜的结构也很致密，水分子难以吸附。因此，在热氧化膜中几乎不含水分子。即使供给的HF气体到达热氧化膜，由于不存在水分子，所以不会形成氢氟酸。结果，热氧化膜不会被侵蚀。
由此，若在几乎不存在H2O的环境下，不向晶片W供给H2O气体，而仅供给HF气体，则能够大幅度提高含有杂质的氧化膜相对于热氧化膜的选择比(选择性蚀刻处理)。
在本实施方式中，在如图3(A)所示的硅基材50上，叠层有通过热氧化处理形成的由SiO2构成的热氧化膜51、和通过CVD处理形成的由SiN构成的氮化硅膜52(氮化膜)，在如此叠层的晶片W中，为了选择性地除去氮化硅膜52，利用上述的通过氢氟酸进行的选择性蚀刻处理。具体而言，通过对晶片W中的氮化硅膜52进行氧化处理，使其变化为氧化膜后，利用上述的由氢氟酸进行的选择性蚀刻处理。
下面，对本实施方式的氮化硅膜52的氧化处理进行说明。
若使由氧气(O2)生成的氧等离子体(O2等离子体)中的活性种53，例如阳离子与氮化硅膜52接触(图3(B))，则氮化硅膜52中的SiN与氧等离子体中的活性种发生下式所示的化学反应，生成SiNO。
2SiN+O2→2SiNO
由于SiNO为不稳定的物质，因此，如下式所示，氮分离并升华，生成SiO(一氧化硅)。
2SiNO→2SiO+N2↑
由此，氮化硅膜52变化为由SiO构成的一氧化硅膜54(图3(C))。由于一氧化硅膜54是由通过CVD处理形成的膜结构疏松的氮化硅膜52变化而来的，所以一氧化硅膜54的膜结构也很疏松。因此，在一氧化硅膜54中含有一定程度的水分子。在本实施方式中，利用通过氢氟酸进行选择性蚀刻处理，对一氧化硅膜54进行选择性蚀刻，结果，选择性地除去氮化硅膜52。
接着，对本实施方式的基板处理方法进行说明。本实施方式的基板处理方法由图1的基板处理系统10实施。
首先，准备晶片W，该晶片W在硅基材50上形成有由SiO2构成的热氧化膜51，并且在热氧化膜51上形成有由SiN构成的氮化硅膜52(图3(A))。然后，将该晶片W搬入第一处理模块25的腔室内，载置于ESC28上。
然后，向腔室内导入氧气，通过在上部电极和下部电极之间产生电场，将氧气等离子体化，在氧等离子体中产生活性种53，并使该氧等离子体中的活性种53与氮化硅膜52接触(氧等离子体接触步骤)。此时，因电场的作用，在晶片W表面附近的空间，平行于晶片W的表面产生鞘55。由于在鞘55内，沿垂直于晶片W表面的方向产生电位差，因此，通过鞘55的氧等离子体中的活性种53例如阳离子由于鞘55在沿垂直于晶片W表面的方向加速。结果，氧等离子体中的活性种53与在晶片W表面形成的氮化硅膜52垂直接触(图3(B))。如上所述，与氮化硅膜52接触的氧等离子体中的活性种53，使氮化硅膜52变化为一氧化硅膜54(图3(C))。
然后，将晶片W从第一处理模块25的腔室搬出，经由负载模块13，搬入第二处理模块34的腔室38内。此时，将晶片W载置于载置台39上。
然后，利用APC阀42等，将腔室38内的压力设定为1.3×101～1.1×103Pa(1～8Torr)。利用侧壁内的加热器，将腔室38内的氛围气体温度设定为40～60℃。然后，从喷头40的气体供给部43以40～60SCCM的流量向晶片W供给HF气体(HF气体供给步骤)(图3(D))。其中，此时水分子几乎从腔室38内除去，并且，不向腔室38内供给H2O气体。
如上所述，一氧化硅膜54含有一定程度的水分子，到达一氧化硅膜54的HF气体与一氧化硅膜54所含的水分子结合，形成氢氟酸。并且，该氢氟酸除去一氧化硅膜54。另一方面，即使在利用氢氟酸除去一氧化硅膜54、热氧化膜51露出后，HF气体到达热氧化膜51，由于热氧化膜51中几乎不含水分子，HF气体几乎不会形成氢氟酸，热氧化膜51几乎不被除去。结果，能够选择性地蚀刻并除去一氧化硅膜54(图3(E))。
然后，将晶片W从第二处理模块34的腔室38搬出，结束本处理。
根据本实施方式的基板处理方法，使氧等离子体中的活性种53与具有热氧化膜51和氮化硅膜52的晶片W接触，并向该晶片W供给HF气体。氧等离子体中的活性种53使氮化硅膜52变化为一氧化硅膜54，由HF气体生成的氢氟酸能够选择性地蚀刻由氮化硅膜52变化而成的一氧化硅膜54。因此，能够选择性地除去氮化硅膜52。
在上述基板处理方法中，向晶片W供给HF气体时，水分子几乎从腔室38内除去，并且不向腔室38内供给H2O气体，所以在几乎不含水分子的热氧化膜51中，几乎不存在HF气体与水分子的结合而几乎不形成氢氟酸，所以几乎不会除去氧化膜51。因此，能够进一步可靠地选择性地蚀刻一氧化硅膜51。
此外，在上述基板处理方法中，水分子几乎从腔室38内除去，不向腔室38内供给H2O气体，并且晶片W中的一氧化硅膜54所含的水分子用于SiO2和氢氟酸反应而被消耗。因此，能够将腔室38内保持在非常干燥的状态。结果，能够抑制水分子引起的颗粒和在晶片W上产生水印，因而能够进一步提高由晶片W制造的半导体设备的可靠性。
下面，对本发明第二实施方式的基板处理方法进行说明。
本实施方式的结构和作用与上述的第一实施方式基本相同，仅实施处理的基板的结构与上述第一实施方式不同。因此，省略对相同结构的说明，以下仅对与第一实施方式不同的结构和作用进行说明。
图4是表示本实施方式的基板处理方法的工序图。
首先，准备晶片W′，该晶片W′在硅基材60上均匀形成有由SiO2构成的热氧化膜61，在该热氧化膜61上形成有从晶片W′的表面垂直突出的截面大致呈矩形的由多晶硅构成的栅极电极62(凸状的导电部)，并且在热氧化膜61上形成有由SiN构成的氮化硅膜63。在该晶片W′中，氮化硅膜63不仅覆盖热氧化膜61，还覆盖栅极电极62的侧面和顶面(图4(A))。然后，将该晶片W′搬入第一处理模块25的腔室内，载置于ESC28上。
然后，向腔室内导入氧气，通过在上部电极和下部电极之间产生电场，将氧气等离子体化，在氧等离子体中产生活性种53，并使该氧等离子体中的活性种53与氮化硅膜63接触(氧等离子体接触步骤)。此时，与第一实施方式相同，在晶片W′的表面附近的空间，平行于晶片W′的表面产生鞘55。
通过鞘55的氧等离子体中的活性种53例如阳离子，由于鞘55，在垂直于晶片W′表面的方向被加速，沿该垂直方向移动。由于垂直于晶片W′表面的方向与栅极电极62的侧面平行，因此，通过鞘55的氧等离子体中的活性种53大致平行于栅极电极62的侧面进行移动，与氮化硅膜63垂直接触(图4(B))。
如上所述，与氮化硅膜63接触后的氧等离子体中的活性种53，使氮化硅膜63变化为一氧化硅膜64，但由于在氮化硅膜63中覆盖栅极电极62侧面的部分沿活性种53的移动方向(垂至于晶片W′表面的方向)的厚度大，因此氧等离子体中的活性种53不能充分进入覆盖栅极电极62侧面的部分内。结果，在栅极电极62侧面残留有未变化为一氧化硅膜64的氮化部63a(图4(C))。另一方面，由于氧等离子体中的活性种53，在氮化硅膜63中覆盖栅极电极62顶面的平坦部分和没有覆盖栅极电极62的平坦部分变化为一氧化硅膜64(选择性氧化步骤)。
然后，将晶片W′从第一处理模块25的腔室搬出，经由负载模块13，搬入第二处理模块34的腔室38内。此时，将晶片W′载置于载置台39上。
然后，将腔室38内的各种条件设定为与第一实施方式的各种条件相同。然后，从喷头40的气体供给部43以40～60SCCM的流量向晶片W′供给HF气体(HF气体供给步骤)(图4(D))。并且，与第一实施方式相同，此时水分子几乎从腔室38内除去，且不向腔室38内供给H2O气体。
此时，到达一氧化硅膜64的HF气体与一氧化硅膜64所含的水分子结合，形成氢氟酸。并且，该氢氟酸除去一氧化硅膜64。另一方面，即使在利用氢氟酸除去一氧化硅膜64、热氧化膜61露出后，HF气体到达热氧化膜61，由于热氧化膜61中几乎不含水分子，因此HF气体几乎不会形成氢氟酸，热氧化膜61几乎不会被除去。此外，即使氮化部63a露出，由于该氮化部63a由SiN构成，而SiN几乎不与氢氟酸反应，因此氮化部63a也几乎不会被除去。结果，能够选择性蚀刻而除去一氧化硅膜64，并且在栅极电极62的侧面形成有氮化部63a(图4(E))。在LDD(Light Doped Drain：轻掺杂漏极)结构中，该氮化部63a作为分离栅极电极62和源极/漏极的隔离物而发挥作用。
然后，将晶片W′从第二处理模块34的腔室38搬出，结束本处理。
根据本实施方式的基板处理方法，使氧等离子体中的活性种53向覆盖栅极电极62的侧面和顶面的氮化硅膜63大致平行于侧面(沿垂直于晶片W′表面的方向)进行移动，该氧等离子体中的活性种53与氮化硅膜63接触。由于氮化硅膜63中覆盖栅极电极62侧面的部分沿活性种53的移动方向(垂直于晶片W′的表面的方向)的厚度大，因此氧等离子体中的活性种53不能充分进入覆盖栅极电极62侧面的部分。结果，由于氧等离子体中的活性种53，在氮化硅膜63中覆盖栅极电极62顶面的平坦部分和没有覆盖栅极电极62的平坦部分变化为一氧化硅膜64，而在栅极电极62侧面残留有未变化为一氧化硅膜64的氮化部63a。由HF气体生成的氢氟酸选择性地蚀刻由氮化硅膜63变化而成的一氧化硅膜64，但是几乎不蚀刻氮化部63a。因此，在氮化硅膜63中，能够不除去覆盖栅极电极62侧面的氮化部63a，而选择性地除去其他部分，具体而言，选择性地除去覆盖栅极电极62顶面的平坦部分和没有覆盖栅极电极62的平坦部分的氮化硅膜63。
此外，在上述基板处理方法中，利用氢氟酸难以完全除去全部的一氧化硅，因此当然在氮化部63a等中含有若干一氧化硅。
在上述各实施方式中，使用氧等离子体对氮化硅膜进行氧化，但是用于氮化硅膜氧化的物质并不限定于此，只要为至少含有氧的等离子体就能够使用。
此外，在上述各实施方式中，在使氧等离子体与晶片W的氮化硅膜52(氮化硅膜53)接触时，不向第一处理模块25中的下部电极施加偏压，但是为了使氧等离子体可靠地与氮化硅膜52接触，也可以向下部电极施加偏压。
此外，适用各实施方式的基板处理方法的基板不限于半导体设备用晶片，也可以为在LCD和FPD(Flat Panel Display：平板显示器)等中使用的各种基板、光掩模、CD基板、印制基板等。
本发明的目的也可以通过将存储有实现上述各实施方式功能的软件程序代码的存储介质供给于系统或者装置，该系统或者装置的计算机(或者CPU或MPU)读出并执行存储在存储介质中的程序代码而实现。
在这种情况下，由于从存储介质读出的程序代码本身能够实现上述各实施方式的功能，该程序代码和存储有该程序代码的存储介质构成本发明。
此外，作为用于供给程序代码的存储介质，例如，可以使用软盘(注册商标)、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁带、非易失性存储卡、ROM等。此外，也可以通过网络下载程序代码。
此外，通过执行计算机读出的程序代码，不仅能够实现上述各实施方式的功能，而且也包括根据该程序代码的指示在计算机上运转的OS(操作系统)等进行实际处理的一部分或者全部，通过该处理实现上述各实施方式功能的情况。
并且，还包括将从存储介质读出的程序代码写入可插入计算机的功能扩展板或与计算机连接的功能扩展单元所具备的存储器中后，根据该程序代码的指示，在功能扩展板或功能扩展单元中具有该扩展功能的CPU等进行实际处理的一部分或全部，通过该处理实现上述各实施方式功能的情况。
Claims (7)
1.一种基板处理方法，对具有通过热氧化处理形成的热氧化膜和氮化膜的基板进行处理，其特征在于，包括：
氧等离子体接触步骤，使含有氧的等离子体与所述基板接触；和
HF气体供给步骤，向与所述含有氧的等离子体接触后的所述基板供给HF气体。
2.如权利要求1所述的基板处理方法，其特征在于：
所述基板具有在所述热氧化膜上突出的凸状的导电部，所述氮化膜覆盖所述导电部的侧面和顶面，
在所述氧等离子体接触步骤中，所述含有氧的等离子体中的活性种大致平行于所述侧面进行移动，与所述氮化膜接触。
3.如权利要求2所述的基板处理方法，其特征在于：
所述活性种至少含有阳离子。
4.如权利要求2或3所述的基板处理方法，其特征在于：
包括选择性氧化步骤，选择性地氧化所述氮化膜的平坦部。
5.如权利要求1所述的基板处理方法，其特征在于：
所述基板具有在所述热氧化膜上从该基板表面垂直突出的凸状的导电部，所述氮化膜覆盖所述导电部的侧面和顶面，
在所述氧等离子体接触步骤中，所述含有氧的等离子体中的活性种大致垂直于所述基板表面进行移动，与所述氮化膜接触。
6.如权利要求5所述的基板处理方法，其特征在于：
包括选择性氧化步骤，选择性地氧化所述氮化膜的平坦部。
7.一种基板处理装置，对具有通过热氧化处理形成的热氧化膜和氮化膜的基板进行处理，其特征在于，包括：
氧等离子体接触装置，使含有氧的等离子体与所述基板接触；和
HF气体供给装置，向与所述含有氧的等离子体接触后的所述基板供给HF气体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006180184A JP5102467B2 (ja) | 2006-06-29 | 2006-06-29 | 基板処理方法 |
| JP2006180184 | 2006-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101097865A true CN101097865A (zh) | 2008-01-02 |
| CN100514572C CN100514572C (zh) | 2009-07-15 |
Family
ID=39011559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101268794A Active CN100514572C (zh) | 2006-06-29 | 2007-06-29 | 基板处理方法和基板处理装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5102467B2 (zh) |
| KR (1) | KR100880747B1 (zh) |
| CN (1) | CN100514572C (zh) |
| TW (1) | TWI497597B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102668061A (zh) * | 2009-10-05 | 2012-09-12 | 应用材料公司 | 后平坦化致密化 |
| CN103403860A (zh) * | 2011-03-04 | 2013-11-20 | 旭化成微电子株式会社 | 半导体装置、半导体装置的制造方法 |
| CN112201557A (zh) * | 2019-07-08 | 2021-01-08 | 细美事有限公司 | 基板处理装置和方法 |
| CN113380618A (zh) * | 2020-03-10 | 2021-09-10 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093389B2 (en) * | 2013-01-16 | 2015-07-28 | Applied Materials, Inc. | Method of patterning a silicon nitride dielectric film |
| JP6073172B2 (ja) * | 2013-03-29 | 2017-02-01 | 岩谷産業株式会社 | エッチング方法 |
| KR102095983B1 (ko) * | 2017-08-24 | 2020-04-02 | 피에스케이홀딩스 (주) | 기판 처리 장치 및 기판 처리 방법 |
| KR200489542Y1 (ko) | 2017-09-12 | 2019-07-04 | 미라클통상 주식회사 | 애견용 방석·카시트 겸용 소파 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1539700A (en) * | 1976-05-14 | 1979-01-31 | Int Plasma Corp | Process for etching sio2 |
| JPS57138139A (en) * | 1981-02-19 | 1982-08-26 | Nec Home Electronics Ltd | Etching method for insulating film of semiconductor device |
| JPH0628259B2 (ja) | 1982-12-27 | 1994-04-13 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS6276630A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | ドライ洗浄方法 |
| US5279705A (en) * | 1990-11-28 | 1994-01-18 | Dainippon Screen Mfg. Co., Ltd. | Gaseous process for selectively removing silicon nitride film |
| JPH09171996A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体基板の処理方法及びその処理装置 |
| US6534351B2 (en) * | 2001-03-19 | 2003-03-18 | International Business Machines Corporation | Gate-controlled, graded-extension device for deep sub-micron ultra-high-performance devices |
| JP3519066B2 (ja) * | 2001-08-27 | 2004-04-12 | 忠弘 大見 | プラズマプロセス用装置 |
| JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
| JP3974547B2 (ja) * | 2003-03-31 | 2007-09-12 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US7077903B2 (en) | 2003-11-10 | 2006-07-18 | International Business Machines Corporation | Etch selectivity enhancement for tunable etch resistant anti-reflective layer |
| KR100541680B1 (ko) * | 2003-11-28 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US20070209200A1 (en) | 2004-03-31 | 2007-09-13 | Tadahiro Ohmi | Circuit Board, Method Of Manufacturing Circuit Board, And Display Device Having Circuit Board |
| US20060042752A1 (en) * | 2004-08-30 | 2006-03-02 | Rueger Neal R | Plasma processing apparatuses and methods |
| JP2006108629A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置の製造方法 |
-
2006
- 2006-06-29 JP JP2006180184A patent/JP5102467B2/ja active Active
-
2007
- 2007-05-31 KR KR1020070053364A patent/KR100880747B1/ko active IP Right Grant
- 2007-06-28 TW TW096123567A patent/TWI497597B/zh active
- 2007-06-29 CN CNB2007101268794A patent/CN100514572C/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102668061A (zh) * | 2009-10-05 | 2012-09-12 | 应用材料公司 | 后平坦化致密化 |
| CN103403860A (zh) * | 2011-03-04 | 2013-11-20 | 旭化成微电子株式会社 | 半导体装置、半导体装置的制造方法 |
| CN103403860B (zh) * | 2011-03-04 | 2015-11-25 | 旭化成微电子株式会社 | 半导体装置、半导体装置的制造方法 |
| CN112201557A (zh) * | 2019-07-08 | 2021-01-08 | 细美事有限公司 | 基板处理装置和方法 |
| CN113380618A (zh) * | 2020-03-10 | 2021-09-10 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100880747B1 (ko) | 2009-02-02 |
| KR20080001612A (ko) | 2008-01-03 |
| JP5102467B2 (ja) | 2012-12-19 |
| TWI497597B (zh) | 2015-08-21 |
| TW200818316A (en) | 2008-04-16 |
| CN100514572C (zh) | 2009-07-15 |
| JP2008010661A (ja) | 2008-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100514572C (zh) | 基板处理方法和基板处理装置 | |
| US8114781B2 (en) | Substrate processing method and substrate processing apparatus | |
| US8043659B2 (en) | Substrate processing apparatus and substrate processing method | |
| JP4860219B2 (ja) | 基板の処理方法、電子デバイスの製造方法及びプログラム | |
| CN100587920C (zh) | 基板处理方法和基板处理装置 | |
| TWI392016B (zh) | 基板處理方法 | |
| JP2008192643A (ja) | 基板処理装置 | |
| US10141195B2 (en) | Substrate processing method | |
| US10497557B2 (en) | Integrated platform for improved wafer manufacturing quality | |
| KR100892542B1 (ko) | 기판 처리 방법 및 기판 처리 시스템 | |
| US8870164B2 (en) | Substrate processing method and storage medium | |
| US20130025537A1 (en) | Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium | |
| JP2007266455A (ja) | 基板処理装置、基板処理方法及び記憶媒体 | |
| JP5405012B2 (ja) | プラズマエッチング方法及び記憶媒体 | |
| US8210742B2 (en) | Method and apparatus for detecting foreign matter attached to peripheral edge of substrate, and storage medium | |
| US7993540B2 (en) | Substrate processing method and substrate processing apparatus | |
| KR20070044081A (ko) | 반도체 기판의 처리 방법 | |
| CN113871325A (zh) | 晶圆处理装置及方法 | |
| KR20080060781A (ko) | 건식 식각 장치 및 방법 | |
| JP2008153510A (ja) | 基板処理システム、基板処理方法及び記憶媒体 | |
| US20080273893A1 (en) | Substrate transfer member cleaning method, substrate transfer apparatus, and substrate processing system | |
| KR20060018917A (ko) | 기판의 처리 방법, 화학기계 연마후 세정 방법, 전자디바이스의 제조 방법 및 프로그램을 기록한 기록매체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |