CN113366574A - 存储器装置的极性写入单元架构 - Google Patents

存储器装置的极性写入单元架构 Download PDF

Info

Publication number
CN113366574A
CN113366574A CN201980089838.3A CN201980089838A CN113366574A CN 113366574 A CN113366574 A CN 113366574A CN 201980089838 A CN201980089838 A CN 201980089838A CN 113366574 A CN113366574 A CN 113366574A
Authority
CN
China
Prior art keywords
memory cell
voltage
access lines
cell
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980089838.3A
Other languages
English (en)
Other versions
CN113366574B (zh
Inventor
A·皮罗瓦诺
F·佩里兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113366574A publication Critical patent/CN113366574A/zh
Application granted granted Critical
Publication of CN113366574B publication Critical patent/CN113366574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述用于存储器装置的极性写入单元架构的方法、系统及装置。在实例中，所述所描述架构可包含存储器单元，所述存储器单元各自包含材料或以其它方式与所述材料相关联，所述材料经配置以至少部分地基于施加到所述材料的写入电压的极性而存储一组逻辑状态中的一者。所述存储器单元中的每一者还可包含经配置以将所述材料与存取线选择性地耦合的单元选择组件。在一些实例中，所述材料可包含硫属化物，且所述材料可经配置以在所述硫属化物的非晶状态中存储所述一组逻辑状态中的每一者。在各种实例中，不同逻辑状态可与相应存储器单元的所述材料的不同组成分布、相应存储器单元的所述材料的不同阈值特性或其它特性相关联。

Description

存储器装置的极性写入单元架构
交叉参考
本专利申请案主张皮罗瓦诺(Pirovano)等人在2019年1月25日提出申请的标题为“存储器装置的极性写入单元架构(POLARITY-WRITTEN CELL ARCHITECTURES FOR AMEMORYDEVICE)”的第16/257,521号美国专利申请案的优先权，所述美国专利申请案转让给本申请案的受让人且以其全文引用方式明确地并入本文中。
背景技术
下文一般来说涉及存储器装置，且更具体来说涉及存储器装置的极性写入单元架构。
存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器及类似者的各种电子装置中存储信息。信息是通过编程存储器装置的不同状态而存储的。举例来说，二进制装置最常存储通常由逻辑1或逻辑0表示的两个状态中的一者。在其它装置中，可存储多于两个状态。为存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为存储信息，装置的组件可将状态写入或编程于存储器装置中。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器(SSM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器单元可甚至在不存在外部电源的情况下维持其所存储逻辑状态达延长时间周期。易失性存储器单元可随着时间而丢失其所存储状态，除非由外部电源周期性地刷新所述易失性存储器单元。
改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少电力消耗或降低制造成本，以及其它度量。在一些应用中，可期望使用相对低电压来存取存储器单元。可进一步期望增加读取或写入裕量、降低对所存储逻辑状态的降级或损坏的敏感度以及其它改进，包含对于使用相对低电压来存取存储器单元的存储器单元架构。
附图说明
图1图解说明根据如本文中所公开的实例的支持极性写入单元架构的存储器装置的实例。
图2图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的电路的实例。
图3图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。
图4图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。
图5图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。
图6图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图的实例。
图7图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的单元结构的实例。
图8图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的单元结构的实例。
图9展示根据本公开的方面的支持存储器装置的极性写入单元架构的存储器装置的框图。
图10及11展示根据如本文中所公开的实例图解说明支持存储器装置的极性写入单元架构的一或若干方法的流程图。
具体实施方式
例如消费型装置(例如，智能电话及其它便携式装置)、汽车系统及工业系统的嵌入式应用可包含存储器系统及微控制器以及用以实施相关功能的各种其它类型的电路系统。这些应用通常对大小(例如，面积、占用面积)、电力消耗及其它特性具有严格约束。因此，对于嵌入式或其它应用，将存储器系统及其它电路系统整合于小占用面积内或以相对低电力消耗整合存储器系统及其它电路系统的芯片或裸片可为合意的。
包含但不限于嵌入式应用的各种应用可受益于使用相对低电流及相对低电压来支持各种存取操作(例如，读取操作、写入操作、重写操作、刷新操作)的非易失性存储器单元架构。在一些实例中，采用经配置以使用相同或类似电压范围(与包含非易失性存储器的系统的其它功能相关联)的存储器单元架构可为有利的。举例来说，在嵌入式应用中，采用非易失性单元架构可为有利的，所述非易失性单元架构使用相同于或类似于与嵌入式应用的处理电路(例如微控制器)相关联的电压范围(例如，在所述电压范围内)的电压范围来进行存取操作。
在一个实例中，存储器单元架构可将逻辑状态存储于例如硫属化物的材料中(例如，所述材料的物理特性中)，其中所述所存储逻辑状态至少部分地基于在写入操作期间跨越所述材料施加的电压的极性。在一些实例中，所述所存储逻辑状态可基于给定存储器单元中的组成迁移或偏析，其中所述材料的一些成分(例如，离子、元素、化合物)迁移朝向所述存储器单元的正偏置节点或电极，或所述材料的一些成分迁移朝向所述存储器单元的负偏置节点或电极，或两者。因此，存储器单元的材料的对应于逻辑状态的特定组成分布(例如，节点之间的各向异性)可在写入操作期间至少部分地基于所述存储器单元的所述节点之间的电压极性而受鼓励。
在一些实例中，用于编程的极性可伴有材料的特定行为或特性，例如材料的阈值电压，这可用于检测由存储器单元存储的逻辑状态(例如，在读取操作中)。举例来说，写入操作的一个电压极性可与材料的相对高阈值电压相关联(例如，对于特定读取操作、对于特定读取电压)，然而写入操作的另一电压极性可与材料的相对低阈值电压相关联(例如，对于所述特定读取操作、对于所述特定读取电压)。在此类实例中，存在或不存在响应于跨越材料施加的读取电压而穿过材料的电流可用于确定(例如，区分)曾以一个电压极性还是另一电压极性对存储器单元进行写入，借此提供曾写入到存储器单元的逻辑状态的指示(例如，每一逻辑状态可对应于材料的不同阈值电压，且因此存在或不存在响应于读取电压而穿过材料的电流可用于确定材料的阈值电压)。
在一些实例中，相对小写入电压量值一般可与经写入存储器单元的材料行为或特性(例如，阈值特性)的用于区分所存储逻辑状态的相对较小差异相关联，所述相对较小差异可因不同存储器单元之间的统计差异而加重。另外或替代地，在一些实例中，存储器单元所存储的以相对较小电压量值经写入的逻辑状态可比存储器单元所存储的以相对较大电压量值经写入的逻辑状态对破坏或降级更敏感。在一些实例中，此破坏或降级可由对其它存储器单元执行的存取操作引起。举例来说，施加到在目标单元处交叉的存取线的存取操作的电压可导致共享所述存取线的非目标单元的改变，借此可能使由所述非目标单元存储的逻辑状态降级或破坏所述逻辑状态。此外，在一些实例中，包含以相对较小电压量值经写入的材料的存储器单元可相对更容易发生泄漏或无意选择或阈值化(例如，不合意电流穿过非目标存储器单元)，这可与感测目标存储器单元的困难(例如，由于无法自流动穿过感测组件处的目标存储器单元的电流确定流动穿过非目标存储器单元的额外电流)相关联。
根据本公开的实例，装置可包含存储器单元，所述存储器单元各自包含经配置以存储一组逻辑状态中的一者的材料或以其它方式与所述材料相关联，且所述存储器单元各自包含经配置以将所述材料与存取线选择性地耦合或隔离(例如，基于激活信号)的单元选择组件(例如，晶体管、专用互补金属氧化物半导体(CMOS)选择器)。在一些实例中，由所述材料存储的逻辑状态可至少部分地基于施加到所述材料的写入电压的极性。在一些实例中，所述材料可经配置以在所述材料的非晶状态中存储所述一组逻辑状态中的一些或所有逻辑状态(例如，基于处于所述非晶材料状态中的所述材料的不同阈值特性(例如阈值电压)，基于处于所述非晶状态中的所述材料的不同组成分布)。在一些实例中，所述存储器单元的所述材料可包含硫属化物。与所述存储器单元相关联的所述材料可与对于所述装置的所述存储器单元中的所有存储器单元是共同的节点、电极或板(例如，共同源极、源极板)耦合，或可与对于所述装置的所述存储器单元的某一子组是共同的节点、电极或存取线(例如，可独立于与所述存储器单元的另一子组相关联的源极线而控制的源极线)耦合。
极性写入存储器单元的所描述架构可支持使用相对低电压及低电流来对目标存储器单元的材料进行写入及读取同时可将非目标存储器单元的所述材料与写入及读取操作的一些方面选择性地隔离的非易失性存储器功能。此外，所述所描述架构可通过在各种操作(例如，存取操作)期间经由单元选择组件将所述材料与其它节点组件选择性地耦合或解耦而改进由所述存储器单元的所述材料存储的逻辑状态的保持。
最初在参考图1及2的存储器系统及电路系统的上下文中描述本公开的特征。在参考图3到6的时序图以及参考图7及8的物理布局的上下文中进一步描述本公开的特征。进一步由设备图及若干流程图图解说明且参考设备图及若干流程图描述本公开的这些及其它特征，所述设备图及所述若干流程图与如参考图9到11所描述的存储器装置的极性写入单元架构有关。
图1图解说明根据本公开的支持极性写入单元架构的存储器装置100的实例。存储器装置100还可称为电子存储器设备。存储器装置100可包含可编程以存储不同逻辑状态的存储器单元105。在一些情形中，存储器单元105可为可编程的以存储表示为逻辑0及逻辑1的两个逻辑状态。在一些情形中，存储器单元105可为可编程的以存储多于两个逻辑状态。所述不同逻辑状态可至少部分地基于在写入操作期间施加到存储器单元105或跨越存储器单元105施加的不同电压极性而编程到特定存储器单元105。
存储器单元105组可为存储器装置100的存储器区段110(例如，包含存储器单元105阵列)的一部分，其中在一些实例中，存储器区段110可能是指存储器单元105的连续拼贴块(例如，半导体芯片的一组连续元件)。在一些实例中，存储器区段110可能是指可在存取操作中经偏置的最小存储器单元105组，或共享共同节点(例如，共同源极节点、共同源极板、偏置到共同电压的一组源极线)的最小存储器单元105组。尽管展示存储器装置100的单个存储器区段110，但根据本公开的存储器装置的各种实例可具有一组多于一个存储器区段110。在一个说明性实例中，存储器装置100或其子区段(例如，多核心存储器装置100的核心、多芯片存储器装置的芯片)可包含32个“库”且每一库可包含32个区段。因此，根据说明性实例，存储器装置100或其子区段可包含1,024个存储器区段110。
在各种实例中，存储器单元105可包含材料，其可称为存储器元件、存储器存储元件、材料存储器元件、材料部分、极性写入材料部分及其它。所述材料可具有表示(例如，对应于)不同逻辑状态的一或多个可变及可配置特性，其可包含不同电阻、不同阈值电压及其它。举例来说，材料可采取不同形式、不同原子配置或分布，或以其它方式基于在写入操作期间跨越所述材料的电压的极性(例如，电场的定向)而维持不同特性，且此材料可取决于在所述写入操作期间电压的极性而具有不同电阻或阈值特性。在一个实例中，在以正电压极性进行写入操作之后所述材料的状态可具有相对低电阻或阈值电压，然而在以负电压极性进行写入操作之后所述材料的状态可具有相对高电阻或阈值电压。在一些情形中，经写入存储器单元105的相对高或低电阻或阈值电压可与在读取操作期间施加的电压的极性相关联或以其它方式至少部分地基于所述电压的所述极性。举例来说，像先前写入操作一样，具有相对高或低电阻或阈值电压的存储器单元105的材料可取决于对存储器单元105执行的读取操作具有相同极性还是不同极性(例如，相反极性)。
在一些情形中，存储器单元105的材料可与阈值电压相关联。举例来说，当跨越存储器单元105施加大于所述阈值电压的电压时，电流可流动穿过所述材料，且当跨越存储器单元105施加小于所述阈值电压的电压时，电流可不流动穿过所述材料，或可以低于某一水平的速率(例如，根据泄漏速率)流动穿过所述材料。因此，取决于以正电压极性还是负电压极性对存储器单元105的材料部分进行写入，施加到存储器单元105的电压可产生不同电流或不同所感知电阻。相应地，与因将读取电压施加到存储器单元105而产生的电流相关联的量值或其它特性可用于确定由存储器单元105存储的逻辑状态。
在存储器装置100的实例中，存储器区段110的每一存储器单元105行可与一组第一存取线120中的一者(例如，字线(WL)，例如WL1到WLM中的一者)耦合，且每一存储器单元105列可与一组第二存取线130中的一者(例如，位线(BL)，例如BL1到BLN中的一者)耦合。多个第一存取线120可与行组件125耦合，行组件125可控制例如激活多个第一存取线120中的一或多者或者将多个第一存取线120中的一或多者与电压源或其它电路元件选择性地耦合的各种操作。多个第二存取线130可与感测组件150耦合，感测组件150可支持检测由存储器单元105存储的逻辑状态。在一些实例中，感测组件150可与列组件135通信，或者可包含列组件135或以其它方式与列组件135共置，其中列组件135可控制例如激活多个第二存取线130中的一或多者或者将多个第二存取线130中的一或多者与电压源或其它电路元件选择性地耦合的各种操作。
在一些实例中，不同存储器区段110(未展示)的存储器单元105行可与不同多个第一存取线120中的一者(例如，不同于WL1到WLM的字线)耦合，且不同存储器区段110的存储器单元105列可与不同多个第二存取线130中的一者(例如，不同于BL1到BLN的位线)耦合。在一些情形中，第一存取线120及第二存取线130可在存储器装置100中基本上彼此垂直(例如，当观看存储器装置100的层面的平面时，如图1中所展示)。对字线及位线或其相似者的参考是可互换的而不有损理解或操作。
一般来说，一个存储器单元105可位于第一存取线120与第二存取线130的交叉点处(例如，与第一存取线120及第二存取线130耦合，耦合于第一存取线120与第二存取线130之间)。此交叉点或此交叉点的指示可称为存储器单元105的地址。目标或选定存储器单元105可为位于通电或以其它方式选择的第一存取线120与通电或以其它方式选择的第二存取线130的交叉点处的存储器单元105。换句话说，第一存取线120及第二存取线130可通电或以其它方式经选择以对其交叉点处的存储器单元105进行存取(例如，读取、写入、重写、刷新)。未在目标存储器单元105的交叉点处的其它存储器单元105可称为非目标或非选定存储器单元105。
存储器区段110的存储器单元105还可与多个第三存取线140中的一者(例如，源极线(SL)，例如SL1到SLN中的一者)耦合。多个第三存取线140可与源极组件145耦合，源极组件145可控制例如激活多个第三存取线140中的一或多者或将多个第三存取线140中的一或多者与电压源或其它电路元件选择性地耦合的各种操作。尽管存储器装置100的多个第三存取线140经展示为与多个第二存取线130平行，但在其它实例中，多个第三存取线140可与多个第一存取线120平行，或呈任何其它配置。举例来说，在存储器装置100的实例中，第三存取线140中的每一者可对应于第二存取线130中的相应一者。在未展示的另一实例中，第三存取线140中的每一者可对应于第一存取线120中的相应一者。
尽管经图解说明为单独线，但在一些实例中，多个第三存取线140可表示或以其它方式功能上等效于共同源极线、共同源极板或存储器区段110的某一其它共同节点(例如，对于存储器区段110中的存储器单元105中的每一者共同的节点)，或存储器装置100的其它共同节点(例如，对于多于一个存储器区段110共同的节点)。在一些实例中，不同存储器区段110(未展示)的存储器单元105可与不同多个第三存取线140中的一者(例如，不同于SL1到SLN的一组源极线、不同共同源极线、不同共同源极、不同共同节点)耦合，不同多个第三存取线140可与所图解说明第三存取线140(例如，源极线SL1到SLN)电隔离且可独立于所图解说明第三存取线140而控制。
在一些架构中，存储器单元105的逻辑存储组件(例如，材料部分)可通过单元选择组件与相应第三存取线140电耦合或隔离，在一些实例中，所述单元选择组件可称为切换组件或选择器装置。单元选择组件可与第一存取线120中的一者耦合(例如，经由所述单元选择组件的控制节点或端子)，第一存取线120可经配置以控制存储器单元105的单元选择组件或与存储器单元105相关联的单元选择组件。举例来说，当存储器单元105的单元选择组件是晶体管时，第一存取线120可与所述晶体管的栅极耦合(例如，其中所述晶体管的栅极可为所述晶体管的控制节点)，且所述晶体管的源极及漏极(例如，可选择性地耦合或隔离的晶体管的节点、可在其之间选择性地准许或阻挡电流的晶体管的节点)可与第三存取线140或相关联于存储器单元的材料耦合。激活第一存取线120可在沿着经激活第一存取线120的一或多个存储器单元105的材料与其对应第三存取线140之间产生电连接或闭合电路(例如，选择性耦合)。将第一存取线120撤销激活可在沿着经撤销激活第一存取线120的一或多个存储器单元105的材料与其对应第三存取线140之间产生隔离或断开电路(例如，选择性隔离)。在一些实例中，流动穿过存储器单元105的材料(例如，经由通过单元选择组件的选择性激活而启用的第二存取线130)的电流可用于对存储器单元105的材料进行读取或写入。
在一些实例中，第二存取线130可提供对存储器单元105的材料的一个区(例如，一个侧、一个端)的存取，且第三存取线140可提供对存储器单元105的材料的另一区(例如，不同侧、相对侧、相对端)的存取。因此，第二存取线130及第三存取线140可支持跨越存储器单元105的材料部分以不同极性(例如，当第二存取线130的电压高于第三存取线140的电压时为第一极性，当第二存取线130的电压低于第三存取线140的电压时为第二极性)施加电压。尽管参考图1所描述的存取线经展示为存储器单元105与所耦合组件之间的直线，但存取线可包含可用于支持存取操作(包含本文中所描述的那些存取操作)的其它电路元件，例如电容器、电阻器、晶体管、放大器、电压源、切换组件、选择组件及其它。
可通过如下方式对存储器单元105执行例如读取、写入、重写及刷新的存取操作：激活或选择与存储器单元105耦合的第一存取线120、第二存取线130或第三存取线140，这可包含将电压、电荷或电流施加到相应存取线。存取线120、130及140可由例如金属(例如，铜(Cu)、银(Ag)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳或者其它导电或半导电材料、合金或化合物的导电材料制成。基于选择存储器单元105，所得信号(例如，单元存取信号、单元读取信号)可用于确定由存储器单元105存储的逻辑状态。举例来说，可选择具有存储逻辑状态的材料部分的存储器单元105，且可检测、转换或放大经由存取线(例如，经由第二存取线130)的所得电流或其缺乏以确定由存储器单元105存储的经编程逻辑状态。
存取存储器单元105可通过行组件125(例如，行解码器)、列组件135(例如，列解码器)或源极组件145(例如，源极驱动器)或其组合来控制。举例来说，行组件125可从存储器控制器170接收行地址且基于所述所接收行地址而选择、激活或偏置适当第一存取线120。类似地，列组件135可从存储器控制器170接收列地址且选择、激活或偏置适当第二存取线130。因此，在一些实例中，可通过选择或激活第一存取线120及第二存取线130而存取存储器单元105。在一些实例中，此类存取操作可伴有源极组件145选择、激活或偏置第三存取线140中的一或多者(例如，偏置存储器区段110的第三存取线140中的一者，偏置存储器区段的第三存取线140中的所有第三存取线，偏置存储器区段110或存储器装置100的共同源极板，偏置存储器区段110或存储器装置100的共同源极节点)。在各种实例中，行组件125、列组件135或源极组件145中的任何一或多者可称为或以其它方式包含存取线驱动器或存取线解码器。
在一些实例中，存储器控制器170可通过各种组件(例如，行组件125、列组件135、源极组件145、感测组件150)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作)。在一些情形中，行组件125、列组件135、源极组件145及感测组件150中的一或多者可与存储器控制器170共置或以其它方式与存储器控制器170一起包含在内。在一些实例中，列组件135、源极组件145或感测组件150中的一或多者可经共置(例如，在共同电路系统中、在存储器装置100的共同部分中)。在一些实例中，行组件125、列组件135或源极组件145中的任何一或多者还可称为用于执行存储器装置100的存取操作的存储器控制器或电路系统。在一些实例中，行组件125、列组件135或源极组件145中的任何一或多者可经描述为控制或执行用于存取存储器装置100的操作，或者控制或执行用于存取存储器装置100的存储器区段110的操作。
存储器控制器170可产生行及列地址信号以激活目标第一存取线120及第二存取线130。存储器控制器170还可产生或控制在存储器装置100的操作期间使用的各种电压或电流。尽管展示单个存储器控制器170，但存储器装置100可具有多于一个存储器控制器170(例如，用于存储器装置100的一组存储器区段110中的每一者的存储器控制器170、用于存储器装置100的存储器区段110的若干个子组中的每一者的存储器控制器170、用于多芯片存储器装置100的一组芯片中的每一者的存储器控制器170、用于多库存储器装置100的一组库中的每一者的存储器控制器170、用于多核心存储器装置100的每一核心的存储器控制器170或其任一组合)，其中不同存储器控制器170可执行相同功能或不同功能。
尽管存储器装置100经图解说明为包含单个行组件125、单个列组件135及单个源极组件145，但存储器装置100的其它实例可包含不同配置以适应存储器区段110或一组存储器区段110。举例来说，在各种存储器装置100中，行组件125可在一组存储器区段110(例如，具有对于存储器区段110组中的所有存储器区段共同的子组件，具有专用于存储器区段110组中的相应存储器区段的子组件)当中共享，或行组件125可专用于一组存储器区段110中的一个存储器区段110。同样地，在各种存储器装置100中，列组件135可在一组存储器区段110(例如，具有对于存储器区段110组中的所有存储器区段共同的子组件，具有专用于存储器区段110组中的相应存储器区段的子组件)当中共享，或列组件135可专用于一组存储器区段110中的一个存储器区段110。另外，在各种存储器装置100中，源极组件145可在一组存储器区段110(例如，具有对于存储器区段110组中的所有存储器区段共同的子组件，具有专用于存储器区段110组中的相应存储器区段的子组件)当中共享，或源极组件145可专用于一组存储器区段110中的一个存储器区段110。
可通过偏置相关联第一存取线120、第二存取线130或第三存取线140的各种组合(例如，经由存储器控制器170)而对存储器单元105的材料进行设定或写入或刷新。换句话说，逻辑状态可存储于存储器单元105的材料中(例如，经由单元存取信号、经由单元写入信号)。行组件125、列组件135或源极组件145可(举例来说)经由输入/输出组件160接受待写入到存储器单元105的数据。在一些实例中，写入操作可至少部分地由感测组件150执行，或写入操作可经配置以绕过感测组件150(例如，由列组件135执行)。可以至少部分地基于跨越存储器单元105的写入电压的极性的逻辑状态对存储器单元105的材料进行写入，在一些实例中，所述写入电压可伴有写入电流(例如，至少部分地基于所述写入电压)或存储器单元的其它加热。
存储器单元105的材料可在存取存储器单元105(例如，与存储器控制器170协作)时由感测组件150读取(例如，感测)以确定由存储器单元105存储的逻辑状态。举例来说，感测组件150可经配置以响应于读取操作而感测穿过存储器单元105的电流或电荷，或因将存储器单元105与感测组件150或其它介入组件(例如，存储器单元105与感测组件150之间的信号形成组件)耦合而产生的电压。感测组件150可将指示(例如，至少部分地基于)由存储器单元105存储的逻辑状态的输出信号提供到一或多个组件(例如，列组件135、输入/输出组件160、存储器控制器170)。在一些实例中，所检测逻辑状态可提供到主机装置(例如，使用存储器装置100来进行数据存储的装置、与嵌入式应用中的存储器装置100耦合的处理器)，其中此传讯可从输入/输出组件直接提供(例如，经由I/O线165)或经由存储器控制器170提供。在各种存储器装置100中，感测组件150可在存储器区段110组或库(例如，具有对于存储器区段110组或库中的所有存储器区段共同的子组件，具有专用于存储器区段110组或库中的相应存储器区段的子组件)当中共享，或感测组件150可专用于存储器区段110组或库中的一个存储器区段110。
在存取存储器单元105期间或之后，存储器单元105的材料部分可准许或可不准许电荷或电流经由其对应存取线130或140流动(例如，响应于读取电压)。此电荷或电流可因从存储器装置100的一或多个电压源或供应器(未展示)偏置存储器单元105或将电压施加到存储器单元105而产生，其中电压源或供应器可为行组件125、列组件135、源极组件145、感测组件150、存储器控制器170或某一其它组件(例如，偏置组件)的一部分。可通过目标存储器单元105的单元选择组件的激活、非目标存储器单元105的单元选择组件的撤销激活或两者来支持所描述偏置。
在一些实例中，当跨越具有存储第一逻辑状态(例如，逻辑0，与第一写入极性相关联)的材料的存储器单元105施加读取信号(例如，读取脉冲、读取电流、读取电压)时，存储器单元105可由于所述读取脉冲超过存储器单元105的阈值电压而传导电流。响应于或至少部分地基于此情况，作为确定由存储器单元105存储的逻辑状态的一部分，感测组件150因此可检测穿过存储器单元105的电流(例如，经由第二存取线130)。当读取脉冲施加到具有存储第二逻辑状态(例如，逻辑1，与不同于所述第一写入极性的第二写入极性相关联)的存储器元件的存储器单元105时，存储器单元105可由于所述读取脉冲未超过存储器单元105的阈值电压而不传导电流。作为确定所存储逻辑状态的一部分，感测组件150因此可检测到极少或未检测到穿过存储器单元105的电流。
在一些实例中，参考电流可经定义以用于感测由存储器单元105存储的逻辑状态。所述参考电流可设定为在存储器单元105未响应于读取脉冲而达到阈值时高于通过存储器单元105的电流，但在存储器单元105响应于读取脉冲而达到阈值时等于或低于穿过存储器单元105的预期电流。举例来说，所述参考电流可高于相关联存取线130或140的泄漏电流(例如，高于与一或多个存储器单元105相关联的泄漏电流，一或多个存储器单元105和与目标存储器单元105共同的存取线130或140耦合)。在一些实例中，由存储器单元105存储的逻辑状态可至少部分地基于因由读取脉冲驱动的电流而产生的电压(例如，跨越分路电阻)来确定。举例来说，可相对于参考电压(例如，如在感测组件150内产生或经由参考线(RL)155提供)比较所得电压，其中小于所述参考电压的所得电压对应于第一逻辑状态且大于所述参考电压的所得电压对应于第二逻辑状态。
在一些实例中，可在读取存储器单元105时施加多于一个电压(例如，可在读取操作的部分期间施加多个电压)。举例来说，如果所施加读取电压未产生电流，那么可施加一或多个其它读取电压或电压极性(例如，直到由感测组件150检测到电流为止)。至少部分地基于存取产生电流的读取电压，可确定存储器单元105的所存储逻辑状态。在一些情形中，可使读取电压斜升(例如，平滑地增加到较高量值)直到由感测组件150检测到电流或其它条件为止。在其它情形中，可施加预定读取电压(例如，以分步方式增加到较高量值的读取电压的预定序列、包含不同读取电压极性的读取电压的预定序列)直到检测到电流为止。同样地，读取电流可施加到存储器单元105且用以形成所述读取电流的电压的量值或极性可取决于存储器单元105的电阻或总阈值电压。
感测组件150可包含各种切换组件、选择组件、多路复用器、晶体管、放大器、电容器、电阻器、电压源或其它组件以检测、转换或放大感测信号的差(例如，读取电压与参考电压之间的差、读取电流与参考电流之间的差)，在一些实例中，这可称为锁存或产生锁存信号。在一些实例中，感测组件150可包含针对连接到感测组件150的一组第二存取线130中的每一者重复的组件(例如，电路元件、电路系统)的集合。举例来说，感测组件150可针对与感测组件150耦合的一组第二存取线130中的每一者包含单独感测电路或电路系统(例如，单独感测放大器、单独信号形成组件)，使得可针对与第二存取线130组中的相应一者耦合的相应存储器单元105单独检测逻辑状态。在一些实例中，参考信号源(例如，参考组件)或所产生参考信号可在存储器装置100的组件之间共享(例如，在一或多个感测组件150当中共享，在感测组件150的单独感测电路当中共享，在存储器区段110的存取线120、130或140当中共享)。
在一些存储器架构中，存取存储器单元105可使由存储器区段110的一或多个存储器单元105存储的逻辑状态降级或破坏所述逻辑状态，且可执行重写或刷新操作以将原始逻辑状态传回到存储器单元105。在包含用于逻辑存储的材料部分的架构中，举例来说，感测操作可导致存储器单元105的原子配置或分布的改变，借此改变存储器单元105的电阻或阈值特性。因此，在一些实例中，可在存取操作之后重写存储于存储器单元105中的逻辑状态。
在一些实例中，读取存储器单元105可为非破坏性的。也就是说，可不需要在读取存储器单元105之后重写存储器单元105的逻辑状态。举例来说，在包含用于逻辑存储的材料部分的架构中，感测存储器单元105可不破坏逻辑状态，且因此，存储器单元105可不需要在存取之后进行重写。然而，在一些实例中，在不存在或存在其它存取操作的情况下可需要或可不需要刷新存储器单元105的逻辑状态。举例来说，可通过施加适当写入或刷新脉冲或偏置而以周期性间隔刷新由存储器单元105存储的逻辑状态以维持所存储逻辑状态。刷新存储器单元105可减少或消除由逻辑存储材料的组合物分布随着时间的改变引起的读取干扰误差或逻辑状态毁坏。
图2图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的电路200的实例。电路200的组件可为参考图1所描述的对应组件的实例。
电路200可包含存储器区段110-a，存储器区段110-a包含一组存储器单元105-a(例如，存储器单元105-a-11到105-a-mn)，其可图解说明具有m列及n行的存储器单元105阵列。存储器单元105-a中的每一者可与存储器区段110-a的字线205-a(例如，字线205-a-1到205-a-n中的一者)、存储器区段110-a的位线210-a(例如，位线210-a-1到210-a-m中的一者)及存储器区段110-a的源极线215-a耦合。尽管经图解说明为针对每一存储器单元105-a列包含单独源极线215-a(例如，与位线210-a中的每一者相关联的单独源极线215-a)，但在各种实例中，源极线215-a中的个别者可经独立控制或可不经独立控制或者可为可独立控制的或可并非可独立控制的。在一些实例中，源极线215-a-1到215-a-m可共同图解说明电路200的共同节点或共同源极(例如，共同源极板)。
字线205-a中的每一者(例如，字线WL1到WLn中的每一者)可与如图解说明的相应字线电压VWL相关联，且可与行组件125-a耦合。行组件125-a可将字线205-a中的一或多者与各种电压源(未展示)耦合。举例来说，行组件125-a可将字线205-a中的一或多者与具有相对高电压(例如，选择电压，VWL,H，其可为大于0V的电压)的电压源或具有相对低电压(例如，取消选择电压，VWL,L，其可为0V的接地电压或负电压)的电压源选择性地耦合。
位线210-a中的每一者(例如，位线BL1到BLm中的每一者)可与如图解说明的相应位线电压VBL相关联，且可与感测组件150-a耦合。在电路200的实例中，位线210-a中的每一者经图解说明为存储器区段110-a与感测组件150-a之间的直接连接(例如，将存储器区段110-a与感测组件150-a直接耦合)。在支持所描述存取方案或操作的电路的其它实例中，额外组件或元件可与存储器区段110及感测组件150耦合或耦合于存储器区段110与感测组件150之间。在一些实例中，感测组件150-a可将位线210-a中的一或多者与具有相对高电压(例如，高位线电压，VBL,H，其可为大于0V的电压)的电压源或具有相对低电压(例如，低位线电压，VBL,L，其可为0V的接地电压或负电压)的电压源选择性地耦合。
源极线215-a中的每一者(例如，源极线SL1到SLm中的每一者)可与如图解说明的相应源极线电压VSL相关联，且可与源极组件145-a耦合。源极组件145-a可将一或多个源极线215-a与各种电压源(未展示)耦合。举例来说，源极组件145-a可将一或多个源极线215-a与具有相对高电压(例如，源极高电压，VSL,H，其可为大于0V的电压)的电压源或具有相对低电压(例如，源极低电压，VSL,L，其可为0V的接地电压或负电压)的电压源选择性地耦合。
根据由电路200图解说明的实例，存储器单元105-a-11到105-a-1n可表示存储器区段110-a的存储器单元105-a组(例如，列)，存储器单元105-a组与存储器区段110-a的位线(例如，位线210-a-1)及存储器区段110-a的源极线(例如，源极线215-a-1)耦合或耦合于所述位线与所述源极线之间。此外，存储器单元105-a-m1到105-a-mn可表示存储器区段110-a的存储器单元105-a组(例如，另一列)，存储器单元105-a组与存储器区段110-a的不同位线(例如，位线210-a-m)及存储器区段110-a的不同源极线(例如，源极线215-a-m)耦合或耦合于所述不同位线与所述不同源极线之间。
根据由电路200图解说明的实例，存储器单元105-a-11到105-a-m1可表示与存储器区段110-a的字线(例如，字线205-a-1)耦合的存储器区段110-a的存储器单元105-a组(例如，行)。此外，存储器单元105-a-1n到105-a-mn可表示与存储器区段110-a的不同字线(例如，字线205-a-n)耦合的存储器区段110-a的存储器单元105-a组(例如，另一行)。
在电路200的实例中，存储器单元105-a中的每一者包含相应材料部分220-a及相应单元选择组件230-a。多个存储器单元105-a可图解说明实例，其中每一存储器单元105-a包含与第一多个存取线中的一者(例如，源极线215-a中的一者)耦合的材料部分220-a以及经配置以至少部分地基于第三多个存取线中的一者(例如，字线205-a中的一者)的电压而将材料部分220-a与第二多个存取线中的一者(例如，位线210-a中的一者)选择性地耦合的单元选择组件230-a。换句话说，存储器单元105-a各自包含经配置以响应于信号(例如，如由字线205-a载送)而与存取线(例如，位线210-a)选择性地耦合或隔离的材料部分220-a。尽管存储器单元105-a经图解说明具有与源极线215-a耦合的材料部分220-a及与位线210-a耦合的单元选择组件230-a，但可在所描述存储器单元架构的其它实例中调换这些组件的次序，使得存储器单元可包含与源极线215耦合的材料部分220及与位线耦合的单元选择组件230。
在一些实例中，材料部分220-a包含硫属化物材料。举例来说，在材料部分220-a中使用的所述硫属化物材料可为包含硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)或硅(Si)或其各种组合的合金。在一些实例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可称为SAG合金。在一些实例中，SAG合金可包含硅(Si)且此硫属化物材料可称为SiSAG合金。在一些实例中，硫属化物可包含各自呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。在一些实例中，由存储器单元105-a支持的逻辑状态组中的一些或所有逻辑状态可与材料部分220-a的非晶状态相关联。
在一些实例中，电极可与材料部分220-a耦合(例如，位于材料部分220-a与对应单元选择组件230-a之间，位于材料部分220-a与对应源极线215之间)。术语电极可能是指电导体，或组件之间的其它电接口，且在一些情形中，可用作通往材料部分220-a的电触点。电极可包含提供电路200的元件或组件之间的导电路径的迹线、导线、导电线、导电层、导电垫或类似者。在一些实例中，电极可由不同于材料部分220-a及介接组件的材料形成，这可减少材料部分220-a与介接组件之间的原子扩散或相互作用，或可提供其它益处。举例来说，电极可由不同于硫属化物的材料(例如，碳)形成，且可阻止材料部分220-a的硫属化物与源极线215-a或单元选择组件230-a之间的化学相互作用。在一些实例中，可省略所描述电极，使得材料部分220-a可与源极线215-a或单元选择组件230-a中的一者或两者直接接触，或以其它方式与源极线215-a或单元选择组件230-a中的一者或两者连续地由一材料形成。
在材料部分220-a中使用的材料可基于合金，例如上文所列出的合金，且可经配置以在电路200的正常操作期间避免相变(例如，归因于硫属化物材料的组合物，归因于经配置以将硫属化物材料维持在例如非晶或玻璃相的单个相中的操作电压及电流)。举例来说，硫属化物材料可包含抑制硫属化物材料的结晶化的化学元素，例如砷。因此，材料部分220-a可在电路200的操作期间保持在非晶状态中。换句话说，可由材料部分220-a存储的逻辑状态中的一些或所有逻辑状态可对应于相应材料部分220-a的非晶状态。
材料部分220-a可经配置以至少部分地基于施加到材料的写入电压的极性而存储一组逻辑状态中的一者。可参考材料部分220-a的对应第一节点221-a及第二节点222-a描述跨越材料部分220-a的电压极性。在一些实例中，跨越材料部分220-a的正电压极性可能是指其中对应第一节点221-a处的电压高于对应第二节点222-a的电压的条件，且跨越材料部分220-a的负电压极性可能是指其中对应第一节点221-a处的电压低于对应第二节点222-a的电压的条件。然而，不同方向或定向可用于描述施加到材料部分220-a的电压极性。
通过实例方式，且在不将本公开或权利要求书限制于此物理现象或对其的解释的情况下，当编程特定存储器单元105时，对应材料部分220-a内的元素可分开，从而导致离子或其它组成迁移或各向异性。在一些实例中，对存储器单元105-a的写入操作可引起对应材料部分220-a在第一节点221-a与第二节点222-a之间的方向性各向异性(例如，沿着第一节点221-a与第二节点222-a之间的方向)。举例来说，取决于施加到存储器单元105-a的写入电压的极性，材料部分220-a的离子或其它成分可迁移朝向特定节点。在一些实例中，材料部分220-a的特定成分可迁移朝向相对负电极。
在一些实例中，组成迁移可至少部分地由材料部分220-a的所施加加热(其可由因穿过材料部分220-a的电流产生的欧姆加热提供)支持。在一些实例中，此电流可响应于或以其它方式至少部分地基于写入电压(例如，在至少部分地基于所施加电压的极性的穿过材料的方向上)。可发生材料部分220-a的组成迁移同时维持很大程度上非晶原子布置(例如，分子的相对随机结构布置，与例如结晶布置的相对有序结构布置进行比较)。尽管在材料部分220-a中用于区分存储器单元105-a的一个逻辑状态与另一逻辑状态的组成分布或各向异性的上下文中经描述，但用于基于写入操作极性而存储逻辑状态的其它机构或材料特性可支持极性写入存储器单元105-a的所描述架构。
在不将本公开或权利要求书限制于此物理现象或对其的解释的情况下，取决于存储器单元105-a的经定义或经配置方向性，朝向一个节点或另一节点的迁移离子的浓度可表示逻辑“1”或逻辑“0”状态。存储器单元105-a然后可通过跨越材料部分220-a施加电压以感测由存储器单元105-a存储的逻辑状态来读取。在一些实例中，阈值电压(例如，如在读取操作期间所经历)可基于材料部分220-a中的离子分布及所施加读取脉冲的极性。举例来说，如果材料部分220-a具有给定离子分布，那么在读取操作期间检测到的阈值电压对于具有第一极性的第一读取脉冲及具有第二极性的第二读取脉冲可为不同的。在另一实例中，并非检测材料部分220-a的特定阈值电压，而是可在读取操作中施加不同逻辑状态的所预测阈值电压之间的电压，且存在或不存在穿过材料部分220-a的电流可用于检测以一个极性还是另一极性对材料部分220-a进行写入。应理解，无论组成分布还是各向异性(例如，离子迁移等)或任何其它基本机制的结果，根据本文中所描述的结构及技术，可发生且支持与至少部分地基于材料的不同阈值电压而写入(编程、感应、强加、配置或以其它方式形成)及读取(检测、确定或以其它方式观察)不同逻辑状态及施加具有不同极性的电压有关的方面。在根据本公开的各种实例中，一或多个其它物理现象可与写入到所描述存储器单元105或从所描述存储器单元105检测的逻辑状态有关，且更一般来说，本文中的教示可与基于极性的存储器单元及其操作有关，而不限于可为此存储器单元105的所描述行为的基础的任何特定物理现象。
行组件125-a、感测组件150-a及源极组件145-a可经配置以支持存储器区段110-a的各种存取操作(例如，读取操作、写入操作、重写操作、刷新操作及其它操作)。举例来说，行组件125-a可经配置以选择特定字线205-a、激活特定字线205-a或以其它方式将电压施加到特定字线205-a。在一些实例中，选择或激活字线205-a可针对与相应字线205-a耦合的存储器单元105-a中的一或多者选择或激活单元选择组件230-a。举例来说，激活字线205-a-1可选择或激活与存储器单元105-a-11到105-a-m1(例如，存储器区段110-a的存储器单元105-a行)相关联的所有单元选择组件230-a-11到230-a-m1。尽管在一些实例中针对单元选择组件230-a使用n沟道晶体管可为有利的，但在各种实例中单元选择组件230-a可包含n沟道晶体管、p沟道晶体管或其它切换组件，且可相应地修改用于存取存储器单元105-a的所描述操作。
在一些实例中，源极组件145-a可经配置以选择源极线215-a中的一或多者，激活源极线215-a中的一或多者，或以其它方式将电压施加到源极线215-a中的一或多者，且感测组件150-a可经配置以选择位线210-a中的一或多者，激活位线210-a中的一或多者，或以其它方式将电压施加到位线210-a中的一或多者。在一些实例中，源极组件145-a及感测组件150-a可协作地操作以根据所要电压量值或电压极性跨越特定存储器单元105-a施加电压。在一些实例中，与行组件125-a、源极组件145-a或感测组件150-a相关联的操作可至少部分地受存储器控制器170(未展示)控制。
感测组件150-a可包含经配置以检测由存储器单元105-a中的相应存储器单元存储的逻辑状态的各种组件，所述检测可至少部分地基于电流IBL响应于跨越存储器单元105-a施加的电压(例如，位线210-a与源极线215-a之间的电压)而沿着相应位线210-a流动。在一些实例中，感测组件150-a可通过将沿着相应位线210-a流动的电流(例如，电流IBL)与参考电流或其它阈值进行比较或者将相关联此电流的电压(例如，跨越载送电流IBL的分路电阻器的电压)与参考电压或其它阈值进行比较而检测所存储逻辑状态。在一些实例中，感测组件150-a可通过确定存储器单元105-a(例如，材料部分220-a)是否已达到阈值而检测所存储逻辑状态。举例来说，感测组件150-a可经配置以检测材料部分220-a何时经历了电阻状态的改变，例如从高电阻状态到低电阻状态的雪崩。
在一些实例中，感测组件150-a可用于在检测到由存储器单元105-a存储的逻辑状态时锁存与读取操作相关联的信号。可在感测组件150-a与输入/输出组件160(未展示)之间传递与此锁存相关联的电信号。在一些实例中，感测组件150-a可与可控制感测组件150-a的各种操作的存储器控制器(未展示)(例如参考图1所描述的存储器控制器170)进行电子通信。
存储器单元105-a的所描述架构可提供各种优点。举例来说，通过包含材料部分220-a以基于材料特性(例如，可至少部分地基于写入电压极性而写入的物理或组成特性、此一组成分布或其它各向异性或者阈值特性的差)而存储逻辑状态，存储器部分220-a可提供电容性或其它基于电荷存储的存储器架构未提供的非易失性存储区的方面。
作为另一实例，针对不同逻辑状态将材料部分220-a维持在非晶状态(例如，玻璃状态、相对无序分子布置)中，材料部分220-a可减少写入逻辑状态的加热量(例如，较低电流)或时间。举例来说，改变材料的相(例如，如在一些相变存储器架构中)可要求足以形成非晶状态的电流穿过存储器单元，无论对应材料已经处于非晶状态中还是先前处于结晶状态中。在一个实例中，此相变可需要在500到600微安培电流的范围中，然而存储器单元105-a的对应写入操作可需要在20到30微安培电流(其可与和材料部分220-a的阈值化特性相关联的关断电流(例如，Ihold)一样低)的范围中。
相变操作及一些相关存储器架构的相对高电流可能是个问题，这不仅因为相关电力消耗，而且因为可用于在此类电流下进行单元选择的相对大高容量晶体管，以及此类高容量(例如，高电压或电流容差)晶体管的相关成本及布局限制。在极性写入单元的所描述架构的情形中，单元选择组件230-a可由于与存取存储器单元105-a(例如，当材料部分220-a维持在非晶状态中)相关联的相对低电流而显着减少。
作为另一实例，形成与不同逻辑状态对应的不同相可包含：作为写入操作的一部分，将材料放置到非晶状态中且然后控制所述材料的冷却速率。在一些实例中，形成结晶状态可包含相对缓慢冷却，且可不需要此操作用于对如本文中所描述的存储器单元105-a进行写入。此外，在一些情形中，形成材料的不同相可与材料的降级相关联(例如，可随着时间而导致材料的降级)，且因此，通过避免此降级(例如，由于材料部分220-a保持在非晶状态中)，所描述存储器架构的存储器单元105-a可与经改进耐力特性(当与至少一些存储器架构进行比较时)相关联。
作为另一实例，包含单元选择组件230-a可支持材料部分220-a经设计或经配置而以比不存在单元选择组件230-a(例如，如在一些相变或其它存储器架构中)的情况低的存取电压(例如，用于读取操作或写入操作)来操作。举例来说，不具有专用选择组件(例如，与存储组件分开)的存储器架构可需要考虑穿过非目标存储器单元(例如，与目标存储器单元共享经激活存取线的非目标存储器单元)的泄漏电流，或非目标单元的无意选择(例如，归因于非目标单元的阈值化)，其中可能无法从用于感测所存储逻辑状态的穿过目标单元的电流确定这些泄漏或无意选择电流。此外此类存储器架构还可需要考虑非目标存储器单元中的逻辑状态降级的可能效应。因此，为支持可操作读取或写入裕量，此类自选存储器架构可命令相对高电压(例如，在10V的范围中)用于特定存取操作(例如，用于对具有自选性质及逻辑存储性质的材料部分进行写入)。相应地，此类自选存储器架构可命令专用电压源或其它电路系统，这可与提高成本或电力消耗相关联。
在极性写入存储器单元105-a的所描述架构中，单元选择组件230-a可用于将材料部分220-a选择性地耦合或隔离。此架构可减少或消除将以其它方式与非目标存储器单元105-a相关联的泄漏电流或无意选择或阈值化，且还可降低对所存储逻辑状态的降级的敏感度(例如，因与共享共同源极线215或位线210的其它目标存储器单元105-a相关联的存取电压而引起)。因此，存储器单元105-a可在用于存取操作的相对低电压、例如跨越存储器单元105-a的在3V且甚至低到1V的范围中的电压下支持适合读取或写入裕量(例如，正读取窗预算)(例如，以用于偏置字线205-a、用于激活单元选择组件230-a)。换句话说，材料部分220-a可针对材料部分220-a的相对低阈值电压(例如，Vth)经工程设计以支持相对低电压操作，而单元选择组件230-a可用于(例如，经由阵列解码)选择性地隔离非目标存储器单元以减少或消除非目标存储器单元105-a的泄漏电流或无意阈值化(其将以其它方式导致解析或检测由目标存储器单元105-a存储的逻辑状态的困难)。因此，可以避免或以其它方式不依赖于(至少非排他地)存储器材料的自选行为的方式操作存储器单元105-a。在例如嵌入式应用的一些应用中，此布置可使用与嵌入式应用的其它组件相同的电压源(例如由嵌入式应用的微控制器或其它处理电路使用的电压源)支持电路200。
因此，出于这些及其它原因，包含材料部分220-a与单元选择组件230-a的所描述组合的存储器单元105-a可提供优于其它已知存储器架构的特定优点。
尽管存储器区段110-a、存储器单元105-a及单元选择组件230-a经图解说明具有如反映特定边界的相应虚线，但仅出于说明性目的而展示此类边界。换句话说，存储器区段110-a、存储器单元105-a或单元选择组件230-a中的一或多者可具有不同于电路200中所展示的虚线边界的边界，且相应地可包含比图2的实例中所图解说明的多或少的组件。
图3图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图300的实例。可由例如参考图1所描述的存储器装置100的存储器装置执行所述时序图。时序图300是参考参考图2所描述的实例性电路200的组件来描述的，但可图解说明也可以不同电路布置来执行的操作。在时序图300的实例中，电路200可为其中源极线215-a表示共同节点(例如，其中源极线215-a-1到215-a-m表示共同源极板，或在源极组件145-a处具有共同连接点，或以其它方式电等效，如在共同电节点中)的实例。因此，对时序图300的源极线215-a的参考可能是指共同(例如，作为共同电节点、共同偏置)施加到电路200的所有源极线215-a的操作。
在时序图300的实例中，存储器单元105-a-11可经选择以用于存取操作(例如，在时序图300的操作之前)。因此，存储器单元105-a-11可为目标存储器单元，然而电路200的其它存储器单元105-a(例如，与目标存储器单元105-a-11相同的列的存储器单元105-a-12到105-a-1n、与目标存储器单元105-a-11相同的行的存储器单元105-a-21到105-a-m1、未与目标存储器单元105-a-11共享存取线的存储器单元105-a-22到105-a-mn)可为非目标存储器单元。在各种实例中，目标存储器单元105-a-11可经选择以用于写入操作、读取操作、重写操作、刷新操作或其它存取操作，且可相应地调整由时序图300图解说明的操作的方面(例如，相对定时、持续时间、电压电平)。
参考字线205-a、位线210-a及源极线215-a的偏置而描述时序图300。举例来说，可以相对较低电压(例如，VWL,L，其可为接地电压)或相对较高电压(例如，VWL,H，其可为经选择以选择性地激活单元选择组件230-a的电压，例如施加到单元选择组件230-a的n型晶体管的栅极的高于所述晶体管的阈值电压的电压)选择性地偏置字线205-a。举例来说，可以相对较低电压(例如，VBL,L，其可为接地电压)或相对较高电压(例如，VBL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置位线210-a。举例来说，可以相对较低电压(例如，VSL,L，其可为接地电压)或相对较高电压(例如，VSL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置共同经偏置源极线215-a。
在时序图300的操作之前，所有字线205-a、位线210-a及源极线215-a可经偏置到低电平或经撤销激活状态。在一些实例中，在时序图300的操作之前，电路200可处于备用状态或继先前存取操作之后的转变周期中。在其它实例中，字线205-a、位线210-a或源极线215-a中的任何一或多者可经偏置到不同电平，在一些情形中，这可为先前存取操作的最后条件。
在301处，可将目标位线210-a(例如，位线210-a-1、目标列)偏置到相对较高电压(例如，VBL,H)。作为301的操作的结果，目标列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)可以一电压(例如，目标位线210-a-1与源极线215-a-1之间的电压差，等于VBL,H–VSL,L)来偏置。然而，由于未激活沿着与目标位线210-a相关联的列的单元选择组件230-a(例如，单元选择组件230-a-11到230-a-1n)，因此电流可不流动跨越目标列中的目标存储器单元105-a或其它存储器单元105-a。换句话说，尽管目标位线210-a与源极线215-a之间存在电压差，但在301处电流可不流动跨越经激活列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)。此外，作为由目标位线210-a的经撤销激活目标单元选择组件230-a提供的隔离的结果，对应第一节点221-a可未上升到目标位线210-a的电压(例如，在301处，第一节点221-a-11到221-a-1n可不处于VBL,H)。
在302处，可将目标字线205-a(例如，字线205-a-1、目标行)偏置到相对较高电压(例如，VWL,H)。作为302的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地耦合(例如，第一节点221-a-11可与位线210-a-1选择性地耦合，第一节点221-a-12可与位线210-a-2选择性地耦合，依此类推)，这可准许电流流动穿过目标行的相应存储器单元105-a。然而，在此情形中，电流可不流动穿过目标行的非目标存储器单元105-a(例如，存储器单元105-a-21到105-a-m1)，这是因为可不存在跨越非目标存储器单元105-a施加的电压(例如，这是因为对应非目标位线210-a可处于电压VBL,L，源极线215-a可处于电压VSL,L，且VBL,L可与VSL,L相同)。此外，由于沿着目标位线210-a的非目标存储器单元的单元选择组件230-a(例如，单元选择组件230-a-12到230-a-1n)保持撤销激活(例如，由于非目标字线205-a-2到205-a-n保持处于经取消选择电压，VWL,L)，因此仍可跨越目标列的非目标存储器单元105-a抑制电流(例如，可跨越存储器单元105-a-12到105-a-1n抑制电流)。
在303处，可对目标存储器单元105-a-11执行存取操作。尽管关于特定时间而描述(例如，在303处)，但可在302与304之间的各种持续时间内发生所描述存取操作(例如，这是因为跨越材料部分220-a-11在一持续时间内形成电压差，在所述持续时间期间，跨越材料部分220-a-11维持电压差)。
在一个实例中，当目标存储器单元105-a-11已经选择以用于写入操作时，跨越材料部分220-a-11的电压差(例如，VBL,H–VSL,L)可经选择以具有足够高以写入所要逻辑状态的量值。在一些实例中，跨越材料部分220-a-11的电压差可经选择以高于材料部分220-a-11的阈值电压，而不管先前所存储逻辑状态如何。换句话说，跨越材料部分220-a-11的电压差的量值可针对可由材料部分220-a-11存储的逻辑状态中的每一者高于材料部分220-a-11的相应阈值电压。相应地，为在303处支持写入操作，跨越材料部分220-a-11的电压差可经配置以驱动跨越材料部分220-a-11的电流。在时序图300的实例中，跨越材料部分220-a-11的电压可具有正极性(例如，其中第一节点221-a-11处的电压高于第二节点222-a-11处的电压)，这可与写入特定逻辑状态(例如，与将以负极性写入的逻辑状态不同的逻辑状态)相关联。
在写入操作的实例中，在303处使用存储器单元的所描述架构而非其它架构，目标列的非目标存储器单元105-a可不太易于发生扰动(例如，所存储的降级)。举例来说，尽管跨越非目标存储器单元105-a施加电压差(例如，VBL,H–VSL,L)，但可根据所描述架构由非目标存储器单元105-a的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流。
在另一实例中，当目标存储器单元105-a-11已经选择以用于读取操作时，跨越材料部分220-a-11的电压差(例如，VBL,H–VSL,L)可经选择以具有介于可由材料部分220-a-11存储的逻辑状态的阈值电压之间的量值。举例来说，为在303处支持读取操作，跨越材料部分220-a-11的电压差可以大于第一逻辑状态(例如，如以第一电压极性写入)的阈值电压但低于第二逻辑状态(例如，如以不同于所述第一电压极性的第二电压极性写入)的阈值电压的量值来配置。因此，当时序图300图解说明读取操作时，在303处，存在或不存在跨越目标存储器单元105-a-11的电流(例如，存在或不存在沿着目标位线210-a-1的电流，如在感测组件150-a处所检测)可用于确定目标存储器单元105-a-11存储第一逻辑状态还是第二逻辑状态。在其中跨越材料部分220-a-11的电压具有正极性(例如，其中第一节点221-a-11处的电压高于第二节点222-a-11处的电压)的实例中，303的操作可图解说明以正电压极性进行的读取操作。
在读取操作的实例中，可通过存储器单元的所描述架构改进对存储器单元105-a-11的所存储逻辑状态的检测，这是因为可由非目标存储器单元的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过目标列的非目标存储器单元105-a的电流，借此阻挡或以其它方式抑制非目标存储器单元105-a的泄漏电流或无意阈值化。因此，通过阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流，由感测组件检测到的电流(例如，IBL,1)可更表示流动穿过目标存储器单元105-a-11的电流，与其中未由此单元选择组件230-a抑制泄漏或无意阈值化的架构进行比较，这可改进读取裕量。
在304处，可将目标字线205-a(例如，字线205-a-1)偏置到相对较低电压(例如，VWL,L)。作为304的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为撤销激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地隔离(例如，第一节点221-a-11可与位线210-a-1选择性地隔离，第一节点221-a-12可与位线210-a-2选择性地隔离，依此类推)，这可抑制电流流动穿过目标行的相应存储器单元105-a。
在305处，可将目标位线210-a(例如，位线210-a-1)偏置到相对较低电压(例如，VBL,L)。作为305的操作的结果，目标列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)可以等于VBL,L–VSL,L的电压来偏置，在一些实例中，这可为零偏置(例如，当VBL,L等于VSL,L时)。在一些实例中，在305处，字线205-a、位线210-a及源极线215-a中的每一者可为接地的或以其它方式共同偏置的。
时序图300中所展示的操作的次序仅为了图解说明，且可根据本公开执行各种其它次序及组合的步骤。举例来说，可调换301及302的操作的相对次序，或者可同时或在重叠间隔期间发生301及302的操作。另外或替代地，可调换304及305的操作的相对次序，或者可同时或在重叠间隔期间发生304及305的操作。
此外，时序图300的操作的时序还仅出于图解说明目的，且不打算指示一个操作与另一操作之间的特定相对持续时间。举例来说，尽管目标位线经图解说明为在比激活目标字线长的持续时间内是激活的，但在一些实例中，目标字线可在比目标位线长的持续时间内是激活的。在另一实例中，301及302的操作可在时间上是相对紧密地间隔开的，且304及305的操作可在时间上是相对紧密地间隔开的，然而302及304的操作可在时间上是相对远地间隔开的(例如，以支持基于目标位线与共同源极板之间的电压差而发生的读取或写入操作或响应)。此外，尽管参考时间点描述时序图300的操作，但可在各种持续时间内发生操作或对此类操作的响应。可在与在根据本公开的存储器装置的极性写入单元架构的各种实例中所图解说明的相比是相对较短或相对较长的持续时间或时间间隔内发生各种操作。
图4图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图400的实例。可由例如参考图1所描述的存储器装置100的存储器装置执行所述时序图。时序图400是参考参考图2所描述的实例性电路200的组件来描述的，但可图解说明也可以不同电路布置来执行的操作。在时序图400的实例中，电路200可为其中源极线215-a表示共同节点(例如，其中源极线215-a-1到215-a-m表示共同源极板，或在源极组件145-a处具有共同连接点，或以其它方式电等效，如在共同电节点中)的实例。因此，对时序图400的源极线215-a的参考可能是指共同(例如，作为共同电节点、共同偏置)施加到电路200的所有源极线215-a的操作。
在时序图400的实例中，存储器单元105-a-11可经选择以用于存取操作(例如，在时序图400的操作之前)。因此，存储器单元105-a-11可为目标存储器单元，然而电路200的其它存储器单元105-a(例如，与目标存储器单元105-a-11相同的列的存储器单元105-a-12到105-a-1n、与目标存储器单元105-a-11相同的行的存储器单元105-a-21到105-a-m1、未与目标存储器单元105-a-11共享存取线的存储器单元105-a-22到105-a-mn)可为非目标存储器单元。在各种实例中，目标存储器单元105-a-11可经选择以用于写入操作、读取操作、重写操作、刷新操作或其它存取操作，且可相应地调整由时序图400图解说明的操作的方面(例如，相对定时、持续时间、电压电平)。
参考字线205-a、位线210-a及源极线215-a的偏置而描述时序图400。举例来说，可以相对较低电压(例如，VWL,L，其可为接地电压)或相对较高电压(例如，VWL,H，其可为经选择以选择性地激活单元选择组件230-a的电压，例如施加到单元选择组件230-a的n型晶体管的栅极的高于所述晶体管的阈值电压的电压)选择性地偏置字线205-a。举例来说，可以相对较低电压(例如，VBL,L，其可为接地电压)或相对较高电压(例如，VBL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置位线210-a。举例来说，可以相对较低电压(例如，VSL,L，其可为接地电压)或相对较高电压(例如，VSL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置共同经偏置源极线215-a。
在时序图400的操作之前，所有字线205-a、位线210-a及源极线215-a可经偏置到低电平或经撤销激活状态。在一些实例中，在时序图400的操作之前，电路200可处于备用状态或继先前存取操作之后的转变周期中。在其它实例中，字线205-a、位线210-a或源极线215-a中的任何一或多者可经偏置到不同电平，在一些情形中，这可为先前存取操作的最后条件。
在401处，可将源极线215-a(例如，源极线215-a-1到215-a-m、共同源极板)偏置到相对较高电压(例如，VSL,H)。作为401的操作的结果，所有存储器单元105-a(例如，存储器单元105-a-11到105-a-mn)可以一电压(例如，位线210-a-1到210-a-m中的每一者与源极线215-a-1到215-a-m中的每一者之间的电压差，等于VBL,L–VSL,H)来偏置。然而，由于未激活单元选择组件230-a(例如，单元选择组件230-a-11到230-a-mn)，因此电流可不流动跨越目标存储器单元105-a或其它存储器单元105-a。换句话说，尽管位线210-a与源极线215-a之间存在电压差，但在401处电流可不流动跨越存储器单元105-a(例如，存储器单元105-a-11到105-a-mn)。
在402处，可将非目标位线210-a(例如，位线210-a-2到210-a-m)偏置到相对较高电压(例如，VBL,H)。作为402的操作的结果，目标列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)可保持以一电压(例如，目标位线210-a-1与源极线215-a-1之间的电压差，等于VBL,L–VSL,H)来偏置。然而，由于沿着与目标位线210-a相关联的列的单元选择组件230-a(例如，单元选择组件230-a-11到230-a-1n)保持撤销激活，因此电流可不流动跨越目标列中的目标存储器单元105-a或其它存储器单元105-a。换句话说，尽管目标位线210-a与源极线215-a之间存在电压差，但在401处电流可不流动跨越经激活列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)。作为402的操作的额外结果，非目标列的存储器单元105-a(例如，存储器单元105-a-21到105-a-mn)可以等于VBL,H–VSL,H的电压来偏置，在一些实例中，这可为零偏置(例如，当VBL,H等于VSL,H时)。
在403处，可将目标字线205-a(例如，字线205-a-1、目标行)偏置到相对较高电压(例如，VWL,H)。作为403的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地耦合(例如，第一节点221-a-11可与位线210-a-1选择性地耦合，第一节点221-a-12可与位线210-a-2选择性地耦合，依此类推)，这可准许电流流动穿过目标行的相应存储器单元105-a。然而，在此情形中，电流可不流动穿过目标行的非目标存储器单元105-a(例如，存储器单元105-a-21到105-a-m1)，这是因为可不存在跨越非目标存储器单元105-a施加的电压(例如，这是因为对应非目标位线210-a可处于电压VBL,L，源极线215-a可处于电压VSL,L，且VBL,L可与VSL,L相同)。此外，由于沿着目标位线210-a的非目标存储器单元的单元选择组件230-a(例如，单元选择组件230-a-12到230-a-1n)保持撤销激活(例如，由于非目标字线205-a-2到205-a-n保持处于经取消选择电压，VWL,L)，因此仍可跨越目标列的非目标存储器单元105-a抑制电流(例如，可跨越存储器单元105-a-12到105-a-1n抑制电流)。
在404处，可对目标存储器单元105-a-11执行存取操作。尽管关于特定时间而描述(例如，在404处)，但可在403与405之间的各种持续时间内发生所描述存取操作(例如，这是因为跨越材料部分220-a-11在一持续时间内形成电压差，在所述持续时间期间，跨越材料部分220-a-11维持电压差)。
在一个实例中，当目标存储器单元105-a-11已经选择以用于写入操作时，跨越材料部分220-a-11的电压差(例如，VBL,L–VSL,H)可经选择以具有足够高以写入所要逻辑状态的量值。在一些实例中，跨越材料部分220-a-11的电压差可经选择以高于材料部分220-a-11的阈值电压，而不管先前所存储逻辑状态如何。换句话说，跨越材料部分220-a-11的电压差的量值可针对可由材料部分220-a-11存储的逻辑状态中的每一者高于材料部分220-a-11的相应阈值电压。相应地，为在403处支持写入操作，跨越材料部分220-a-11的电压差可经配置以驱动跨越材料部分220-a-11的电流。在时序图400的实例中，跨越材料部分220-a-11的电压可具有负极性(例如，其中第一节点221-a-11处的电压低于第二节点222-a-11处的电压)，这可与写入特定逻辑状态(例如，与将以正极性写入的逻辑状态不同的逻辑状态、与将根据时序图300写入的逻辑状态不同的逻辑状态)相关联。
在写入操作的实例中，在404处使用存储器单元的所描述架构而非其它架构，目标列的非目标存储器单元105-a可不太易于发生扰动(例如，所存储的降级)。举例来说，尽管跨越非目标存储器单元105-a施加电压差(例如，VBL,L–VSL,H)，但可根据所描述架构由非目标存储器单元105-a的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流。
在另一实例中，当目标存储器单元105-a-11已经选择以用于读取操作时，跨越材料部分220-a-11的电压差(例如，VBL,L–VSL,H)可经选择以具有介于可由材料部分220-a-11存储的逻辑状态的阈值电压之间的量值。举例来说，为在404处支持读取操作，跨越材料部分220-a-11的电压差可以大于第一逻辑状态(例如，如以第一电压极性写入)的阈值电压但低于第二逻辑状态(例如，如以不同于所述第一电压极性的第二电压极性写入)的阈值电压(当与在于读取操作中执行时时序图300的操作进行比较时，其可为相同或不同阈值电压)的量值来配置。因此，当时序图400图解说明读取操作时，在404处，存在或不存在跨越目标存储器单元105-a-11的电流(例如，存在或不存在沿着目标位线210-a-1的电流，如在感测组件150-a处所检测)可用于确定目标存储器单元105-a-11存储第一逻辑状态还是第二逻辑状态。在其中跨越材料部分220-a-11的电压具有负极性(例如，其中第一节点221-a-11处的电压低于第二节点222-a-11处的电压)的实例中，403的操作可图解说明以负电压极性进行的读取操作。
在读取操作的实例中，可通过存储器单元的所描述架构改进对存储器单元105-a-11的所存储逻辑状态的检测，这是因为可由非目标存储器单元的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过目标列的非目标存储器单元105-a的电流，借此阻挡或以其它方式抑制非目标存储器单元105-a的泄漏电流或无意阈值化。因此，通过阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流，由感测组件检测到的电流(例如，IBL,1)可更表示流动穿过目标存储器单元105-a-11的电流，与其中未由此单元选择组件230-a抑制泄漏或无意阈值化的架构进行比较，这可改进读取裕量。
在405处，可将目标字线205-a(例如，字线205-a-1)偏置到相对较低电压(例如，VWL,L)。作为405的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为经撤销激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地隔离(例如，第一节点221-a-11可与位线210-a-1选择性地隔离，第一节点221-a-12可与位线210-a-2选择性地隔离，依此类推)，这可抑制电流流动穿过目标行的相应存储器单元105-a。
在406处，可将非目标位线210-a(例如，位线210-a-2到210-a-m)偏置到相对较低电压(例如，VBL,L)。在407处，可将源极线215-a(例如，源极线215-a-1到210-a-m、共同源极板)偏置到相对较低电压(例如，VSL,L)。作为406及407的操作的结果，电路200的存储器单元105-a(例如，存储器单元105-a-11到105-a-mn)可以等于VBL,L–VSL,L的电压来偏置，在一些实例中，这可为零偏置(例如，当VBL,L等于VSL,L时)。在一些实例中，在407处，字线205-a、位线210-a及源极线215-a中的每一者可为接地的或以其它方式共同偏置的。
时序图400中所展示的操作的次序仅为了图解说明，且可根据本公开执行各种其它次序及组合的步骤。举例来说，可调换401及402的操作的相对次序，或者可同时或在重叠间隔期间发生401及402的操作。另外或替代地，可调换406及407的操作的相对次序，或者可同时或在重叠间隔期间发生406及407的操作。
此外，时序图400的操作的时序还仅出于图解说明目的，且不打算指示一个操作与另一操作之间的特定相对持续时间。举例来说，尽管共同源极线215-a经图解说明为在比非目标位线210-a长的持续时间内是激活的，但在一些实例中，非目标位线210-a可在比共同源极线215-a长的持续时间内是激活的。在另一实例中，401、402或403的操作可在时间上是相对紧密地间隔开的，且405、406及407的操作可在时间上是相对紧密地间隔开的，然而403及405的操作可在时间上是相对远地间隔开的(例如，以支持基于目标位线与共同源极板之间的电压差而发生的读取或写入操作或响应)。此外，尽管参考时间点描述时序图400的操作，但可在各种持续时间内发生操作或对此类操作的响应。可在与在根据本公开的存储器装置的极性写入单元架构的各种实例中所图解说明的相比是相对较短或相对较长的持续时间或时间间隔内发生各种操作。
图5图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图500的实例。可由例如参考图1所描述的存储器装置100的存储器装置执行所述时序图。时序图500是参考参考图2所描述的实例性电路200的组件来描述的，但可图解说明也可以不同电路布置来执行的操作。在时序图500的实例中，电路200可为其中源极线215-a是可独立控制的(例如，其中源极线215-a-1可独立于源极线215-a-2到215-a-m经偏置，或处于不同于源极线215-a-2到215-a-m的电压)的实例。因此，对时序图500的源极线215-a的参考可能是指对比非目标源极线215-a而施加到目标源极线215-a的操作。
在时序图500的实例中，存储器单元105-a-11可经选择以用于存取操作(例如，在时序图500的操作之前)。因此，存储器单元105-a-11可为目标存储器单元，然而电路200的其它存储器单元105-a(例如，与目标存储器单元105-a-11相同的列的存储器单元105-a-12到105-a-1n、与目标存储器单元105-a-11相同的行的存储器单元105-a-21到105-a-m1、未与目标存储器单元105-a-11共享存取线的存储器单元105-a-22到105-a-mn)可为非目标存储器单元。在各种实例中，目标存储器单元105-a-11可经选择以用于写入操作、读取操作、重写操作、刷新操作或其它存取操作，且可相应地调整由时序图500图解说明的操作的方面(例如，相对定时、持续时间、电压电平)。
参考字线205-a、位线210-a及源极线215-a的偏置而描述时序图500。举例来说，可以相对较低电压(例如，VWL,L，其可为接地电压)或相对较高电压(例如，VWL,H，其可为经选择以选择性地激活单元选择组件230-a的电压，例如施加到单元选择组件230-a的n型晶体管的栅极的高于所述晶体管的阈值电压的电压)选择性地偏置字线205-a。举例来说，可以相对较低电压(例如，VBL,L，其可为接地电压)或相对较高电压(例如，VBL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置位线210-a。举例来说，可以相对较低电压(例如，VSL,L，其可为接地电压)或相对较高电压(例如，VSL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置可独立控制的源极线215-a。
在时序图500的操作之前，所有字线205-a、位线210-a及源极线215-a可经偏置到低电平或经撤销激活状态。在一些实例中，在时序图500的操作之前，电路200可处于备用状态或继先前存取操作之后的转变周期中。在其它实例中，字线205-a、位线210-a或源极线215-a中的任何一或多者可经偏置到不同电平，在一些情形中，这可为先前存取操作的最后条件。
在501处，可将目标位线210-a(例如，位线210-a-1、目标列)偏置到相对较高电压(例如，VBL,H)。作为501的操作的结果，目标列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)可以一电压(例如，目标位线210-a-1与目标源极线215-a-1之间的电压差，等于VBL,H–VSL,L)来偏置。然而，由于未激活沿着与目标位线210-a相关联的列的单元选择组件230-a(例如，单元选择组件230-a-11到230-a-1n)，因此电流可不流动跨越目标列中的目标存储器单元105-a或其它存储器单元105-a。换句话说，尽管目标位线210-a与源极线215-a之间存在电压差，但在501处电流可不流动跨越经激活列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)。此外，作为由目标位线210-a的经撤销激活目标单元选择组件230-a提供的隔离的结果，对应第一节点221-a可未上升到目标位线210-a的电压(例如，在501处，第一节点221-a-11到221-a-1n可不处于VBL,H)。
在502处，可将目标字线205-a(例如，字线205-a-1、目标行)偏置到相对较高电压(例如，VWL,H)。作为502的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地耦合(例如，第一节点221-a-11可与位线210-a-1选择性地耦合，第一节点221-a-12可与位线210-a-2选择性地耦合，依此类推)，这可准许电流流动穿过目标行的相应存储器单元105-a。然而，在此情形中，电流可不流动穿过目标行的非目标存储器单元105-a(例如，存储器单元105-a-21到105-a-m1)，这是因为可不存在跨越非目标存储器单元105-a施加的电压(例如，这是因为对应非目标位线210-a可处于电压VBL,L，非目标源极线215-a可处于电压VSL,L，且VBL,L可与VSL,L相同)。此外，由于沿着目标位线210-a的非目标存储器单元的单元选择组件230-a(例如，单元选择组件230-a-12到230-a-1n)保持撤销激活(例如，由于非目标字线205-a-2到205-a-n保持处于经取消选择电压，VWL,L)，因此仍可跨越目标列的非目标存储器单元105-a抑制电流(例如，可跨越存储器单元105-a-12到105-a-1n抑制电流)。
在503处，可对目标存储器单元105-a-11执行存取操作。尽管关于特定时间而描述(例如，在503处)，但可在502与504之间的各种持续时间内发生所描述存取操作(例如，这是因为跨越材料部分220-a-11在一持续时间内形成电压差，在所述持续时间期间，跨越材料部分220-a-11维持电压差)。
在一个实例中，当目标存储器单元105-a-11已经选择以用于写入操作时，跨越材料部分220-a-11的电压差(例如，VBL,H–VSL,L)可经选择以具有足够高以写入所要逻辑状态的量值。在一些实例中，跨越材料部分220-a-11的电压差可经选择以高于材料部分220-a-11的阈值电压，而不管先前所存储逻辑状态如何。换句话说，跨越材料部分220-a-11的电压差的量值可针对可由材料部分220-a-11存储的逻辑状态中的每一者高于材料部分220-a-11的相应阈值电压。相应地，为在503处支持写入操作，跨越材料部分220-a-11的电压差可经配置以驱动跨越材料部分220-a-11的电流。在时序图500的实例中，跨越材料部分220-a-11的电压可具有正极性(例如，其中第一节点221-a-11处的电压高于第二节点222-a-11处的电压)，这可与写入特定逻辑状态(例如，与将以负极性写入的逻辑状态不同的逻辑状态)相关联。
在写入操作的实例中，在503处使用存储器单元的所描述架构而非其它架构，目标列的非目标存储器单元105-a可不太易于发生扰动(例如，所存储的降级)。举例来说，尽管跨越非目标存储器单元105-a施加电压差(例如，VBL,H–VSL,L)，但可根据所描述架构由非目标存储器单元105-a的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流。
在另一实例中，当目标存储器单元105-a-11已经选择以用于读取操作时，跨越材料部分220-a-11的电压差(例如，VBL,H–VSL,L)可经选择以具有介于可由材料部分220-a-11存储的逻辑状态的阈值电压之间的量值。举例来说，为在503处支持读取操作，跨越材料部分220-a-11的电压差可以大于第一逻辑状态(例如，如以第一电压极性写入)的阈值电压但低于第二逻辑状态(例如，如以不同于所述第一电压极性的第二电压极性写入)的阈值电压的量值来配置。因此，当时序图500图解说明读取操作时，在503处，存在或不存在跨越目标存储器单元105-a-11的电流(例如，存在或不存在沿着目标位线210-a-1的电流，如在感测组件150-a处所检测)可用于确定目标存储器单元105-a-11存储第一逻辑状态还是第二逻辑状态。在其中跨越材料部分220-a-11的电压具有正极性(例如，其中第一节点221-a-11处的电压高于第二节点222-a-11处的电压)的实例中，503的操作可图解说明以正电压极性进行的读取操作。
在读取操作的实例中，可通过存储器单元的所描述架构改进对存储器单元105-a-11的所存储逻辑状态的检测，这是因为可由非目标存储器单元的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过目标列的非目标存储器单元105-a的电流，借此阻挡或以其它方式抑制非目标存储器单元105-a的泄漏电流或无意阈值化。因此，通过阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流，由感测组件检测到的电流(例如，IBL,1)可更表示流动穿过目标存储器单元105-a-11的电流，与其中未由此单元选择组件230-a抑制泄漏或无意阈值化的架构进行比较，这可改进读取裕量。
在504处，可将目标字线205-a(例如，字线205-a-1)偏置到相对较低电压(例如，VWL,L)。作为504的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为撤销激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地隔离(例如，第一节点221-a-11可与位线210-a-1选择性地隔离，第一节点221-a-12可与位线210-a-2选择性地隔离，依此类推)，这可抑制电流流动穿过目标行的相应存储器单元105-a。
在505处，可将目标位线210-a(例如，位线210-a-1)偏置到相对较低电压(例如，VBL,L)。作为505的操作的结果，目标列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)可以等于VBL,L–VSL,L的电压来偏置，在一些实例中，这可为零偏置(例如，当VBL,L等于VSL,L时)。在一些实例中，在505处，字线205-a、位线210-a及源极线215-a中的每一者可为接地的或以其它方式共同偏置的。
时序图500中所展示的操作的次序仅为了图解说明，且可根据本公开执行各种其它次序及组合的步骤。举例来说，可调换501及502的操作的相对次序，或者可同时或在重叠间隔期间发生501及502的操作。另外或替代地，可调换504及505的操作的相对次序，或者可同时或在重叠间隔期间发生504及505的操作。
此外，时序图500的操作的时序还仅出于图解说明目的，且不打算指示一个操作与另一操作之间的特定相对持续时间。举例来说，尽管目标位线经图解说明为在比激活目标字线长的持续时间内是激活的，但在一些实例中，目标字线可在比目标位线长的持续时间内是激活的。在另一实例中，501及502的操作可在时间上是相对紧密地间隔开的，且504及505的操作可在时间上是相对紧密地间隔开的，然而502及504的操作可在时间上是相对远地间隔开的(例如，以支持基于目标位线与目标源极线之间的电压差而发生的读取或写入操作或响应)。此外，尽管参考时间点描述时序图500的操作，但可在各种持续时间内发生操作或对此类操作的响应。可在与在根据本公开的存储器装置的极性写入单元架构的各种实例中所图解说明的相比是相对较短或相对较长的持续时间或时间间隔内发生各种操作。
图6图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的时序图600的实例。可由例如参考图1所描述的存储器装置100的存储器装置执行所述时序图。时序图600是参考参考图2所描述的实例性电路200的组件来描述的，但可图解说明也可以不同电路布置来执行的操作。在时序图600的实例中，电路200可为其中源极线215-a是可独立控制的(例如，其中源极线215-a-1可独立于源极线215-a-2到215-a-m经偏置，或处于不同于源极线215-a-2到215-a-m的电压)的实例。因此，对时序图600的源极线215-a的参考可能是指对比非目标源极线215-a而施加到目标源极线215-a的操作。
在时序图600的实例中，存储器单元105-a-11可经选择以用于存取操作(例如，在时序图600的操作之前)。因此，存储器单元105-a-11可为目标存储器单元，然而电路200的其它存储器单元105-a(例如，与目标存储器单元105-a-11相同的列的存储器单元105-a-12到105-a-1n、与目标存储器单元105-a-11相同的列的存储器单元105-a-21到105-a-m1、未与目标存储器单元105-a-11共享存取线的存储器单元105-a-22到105-a-mn)可为非目标存储器单元。在各种实例中，目标存储器单元105-a-11可经选择以用于写入操作、读取操作、重写操作、刷新操作或其它存取操作，且可相应地调整由时序图600图解说明的操作的方面(例如，相对定时、持续时间、电压电平)。
参考字线205-a、位线210-a及源极线215-a的偏置而描述时序图600。举例来说，可以相对较低电压(例如，VWL,L，其可为接地电压)或相对较高电压(例如，VWL,H，其可为经选择以选择性地激活单元选择组件230-a的电压，例如施加到单元选择组件230-a的n型晶体管的栅极的高于所述晶体管的阈值电压的电压)选择性地偏置字线205-a。举例来说，可以相对较低电压(例如，VBL,L，其可为接地电压)或相对较高电压(例如，VBL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置位线210-a。举例来说，可以相对较低电压(例如，VSL,L，其可为接地电压)或相对较高电压(例如，VSL,H，其可为经挑选以将特定逻辑状态写入到目标存储器单元105-a的电压，或经挑选以如在读取操作中识别由目标存储器单元105-a存储的逻辑状态的电压)选择性地偏置可独立控制的源极线215-a。
在时序图600的操作之前，所有字线205-a、位线210-a及源极线215-a可经偏置到低电平或经撤销激活状态。在一些实例中，在时序图600的操作之前，电路200可处于备用状态或继先前存取操作之后的转变周期中。在其它实例中，字线205-a、位线210-a或源极线215-a中的任何一或多者可经偏置到不同电平，在一些情形中，这可为先前存取操作的最后条件。
在601处，可将目标源极线215-a(例如，源极线215-a-1、目标列)偏置到相对较高电压(例如，VSL,H)。作为601的操作的结果，目标列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)可以一电压(例如，目标位线210-a-1与目标源极线215-a-1之间的电压差，等于VBL,L–VSL,H)来偏置。然而，由于未激活沿着与目标源极线215-a相关联的列的单元选择组件230-a(例如，单元选择组件230-a-11到230-a-1n)，因此电流可不流动跨越目标列中的目标存储器单元105-a或其它存储器单元105-a。换句话说，尽管目标位线210-a与目标源极线215-a之间存在电压差，但在601处电流可不流动跨越经激活列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)。
在602处，可将目标字线205-a(例如，字线205-a-1、目标行)偏置到相对较高电压(例如，VWL,H)。作为602的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地耦合(例如，第一节点221-a-11可与位线210-a-1选择性地耦合，第一节点221-a-12可与位线210-a-2选择性地耦合，依此类推)，这可准许电流流动穿过目标行的相应存储器单元105-a。然而，在此情形中，电流可不流动穿过目标行的非目标存储器单元105-a(例如，存储器单元105-a-21到105-a-m1)，这是因为可不存在跨越非目标存储器单元105-a施加的电压(例如，这是因为对应非目标位线210-a可处于电压VBL,L，非目标源极线215-a可处于电压VSL,L，且VBL,L可与VSL,L相同)。此外，由于沿着目标位线210-a的非目标存储器单元的单元选择组件230-a(例如，单元选择组件230-a-12到230-a-1n)保持撤销激活(例如，由于非目标字线205-a-2到205-a-n保持处于经取消选择电压，VWL,L)，因此仍可跨越目标列的非目标存储器单元105-a抑制电流(例如，可跨越存储器单元105-a-12到105-a-1n抑制电流)。
在603处，可对目标存储器单元105-a-11执行存取操作。尽管关于特定时间而描述(例如，在603处)，但可在602与604之间的各种持续时间内发生所描述存取操作(例如，这是因为跨越材料部分220-a-11在一持续时间内形成电压差，在所述持续时间期间，跨越材料部分220-a-11维持电压差)。
在一个实例中，当目标存储器单元105-a-11已经选择以用于写入操作时，跨越材料部分220-a-11的电压差(例如，VBL,L–VSL,H)可经选择以具有足够高以写入所要逻辑状态的量值。在一些实例中，跨越材料部分220-a-11的电压差可经选择以高于材料部分220-a-11的阈值电压，而不管先前所存储逻辑状态如何。换句话说，跨越材料部分220-a-11的电压差的量值可针对可由材料部分220-a-11存储的逻辑状态中的每一者高于材料部分220-a-11的相应阈值电压。相应地，为在603处支持写入操作，跨越材料部分220-a-11的电压差可经配置以驱动跨越材料部分220-a-11的电流。在时序图600的实例中，跨越材料部分220-a-11的电压可具有负极性(例如，其中第一节点221-a-11处的电压低于第二节点222-a-11处的电压)，这可与写入特定逻辑状态(例如，与将以正极性写入的逻辑状态不同的逻辑状态、与将根据时序图500写入的逻辑状态不同的逻辑状态)相关联。
在写入操作的实例中，在603处使用存储器单元的所描述架构而非其它架构，目标列的非目标存储器单元105-a可不太易于发生扰动(例如，所存储的降级)。举例来说，尽管跨越非目标存储器单元105-a施加电压差(例如，VBL,H–VSL,L)，但可根据所描述架构由非目标存储器单元105-a的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流。
在另一实例中，当目标存储器单元105-a-11已经选择以用于读取操作时，跨越材料部分220-a-11的电压差(例如，VBL,H–VSL,L)可经选择以具有介于可由材料部分220-a-11存储的逻辑状态的阈值电压之间的量值。举例来说，为在603处支持读取操作，跨越材料部分220-a-11的电压差可以大于第一逻辑状态(例如，如以第一电压极性写入)的阈值电压但低于第二逻辑状态(例如，如以不同于所述第一电压极性的第二电压极性写入)的阈值电压的量值来配置。因此，当时序图600图解说明读取操作时，在603处，存在或不存在跨越目标存储器单元105-a-11的电流(例如，存在或不存在沿着目标位线210-a-1的电流，如在感测组件150-a处所检测)可用于确定目标存储器单元105-a-11存储第一逻辑状态还是第二逻辑状态。在其中跨越材料部分220-a-11的电压具有正极性(例如，其中第一节点221-a-11处的电压高于第二节点222-a-11处的电压)的实例中，603的操作可图解说明以正电压极性进行的读取操作。
在读取操作的实例中，可通过存储器单元的所描述架构改进对存储器单元105-a-11的所存储逻辑状态的检测，这是因为可由非目标存储器单元的经撤销激活单元选择组件230-a阻挡或以其它方式抑制穿过目标列的非目标存储器单元105-a的电流，借此阻挡或以其它方式抑制非目标存储器单元105-a的泄漏电流或无意阈值化。因此，通过阻挡或以其它方式抑制穿过非目标存储器单元105-a的电流，由感测组件检测到的电流(例如，IBL,1)可更表示流动穿过目标存储器单元105-a-11的电流，与其中未由此单元选择组件230-a抑制泄漏或无意阈值化的架构进行比较，这可改进读取裕量。
在604处，可将目标字线205-a(例如，字线205-a-1)偏置到相对较低电压(例如，VWL,L)。作为604的操作的结果，目标行的单元选择组件230-a中的一或多者(例如，单元选择组件230-a-11到230-a-m1中的每一者)可为撤销激活的。因此，目标行的第一节点221-a可与对应位线210-a选择性地隔离(例如，第一节点221-a-11可与位线210-a-1选择性地隔离，第一节点221-a-12可与位线210-a-2选择性地隔离，依此类推)，这可抑制电流流动穿过目标列的相应存储器单元105-a。
在605处，可将目标位线210-a(例如，位线210-a-1)偏置到相对较低电压(例如，VBL,L)。作为605的操作的结果，目标列的存储器单元105-a(例如，存储器单元105-a-11到105-a-1n)可以等于VBL,L–VSL,L的电压来偏置，在一些实例中，这可为零偏置(例如，当VBL,L等于VSL,L时)。在一些实例中，在605处，字线205-a、位线210-a及源极线215-a中的每一者可为接地的或以其它方式共同偏置的。
时序图600中所展示的操作的次序仅为了图解说明，且可根据本公开执行各种其它次序及组合的步骤。举例来说，可调换601及602的操作的相对次序，或者可同时或在重叠间隔期间发生601及602的操作。另外或替代地，可调换604及605的操作的相对次序，或者可同时或在重叠间隔期间发生604及605的操作。
此外，时序图600的操作的时序还仅出于图解说明目的，且不打算指示一个操作与另一操作之间的特定相对持续时间。举例来说，尽管目标位线经图解说明为在比激活目标字线长的持续时间内是激活的，但在一些实例中，目标字线可在比目标位线长的持续时间内是激活的。在另一实例中，601及602的操作可在时间上是相对紧密地间隔开的，且604及605的操作可在时间上是相对紧密地间隔开的，然而602及604的操作可在时间上是相对远地间隔开的(例如，以支持基于目标位线与共同源极板之间的电压差而发生的读取或写入操作或响应)。此外，尽管参考时间点描述时序图600的操作，但可在各种持续时间内发生操作或对此类操作的响应。可在与在根据本公开的存储器装置的极性写入单元架构的各种实例中所图解说明的相比是相对较短或相对较长的持续时间或时间间隔内发生各种操作。
时序图300到600的信号的转变图解说明从一个状态到另一状态的转变，且可反映如与特定经编号操作相关联的经停用或经撤销激活状态(例如，相对低状态或偏置，状态“0”)与经启用或经激活状态(例如，相对高状态或偏置，状态“1”)之间的转变。在一些实例中，所述状态可与逻辑信号的特定电压(例如，施加到操作为开关的晶体管的栅极的逻辑输入电压)相关联，且电压从一个状态到另一状态的改变可并非瞬间的。确切来说，在一些实例中，与逻辑信号相关联的电压可随着时间而从一个逻辑状态到另一逻辑状态遵循斜升行为或时间常数(例如，对数或指数)行为。
在一些实例中，组件从一个状态到另一状态的转变可基于相关联逻辑信号的特性，包含逻辑信号的电压电平或逻辑信号自身的转变特性。因此，时序图300到600中所展示的转变未必指示瞬间转变。此外，与经编号操作处的转变相关联的逻辑信号的初始状态可已在所述经编号操作之前的各种时间期间达到同时仍支持所描述转变及相关联操作。尽管逻辑信号经描述为逻辑状态之间的转变，但逻辑信号的电压可经选择以在特定工作点处(例如，在作用区域中或在饱和区域中)操作组件，且可相同于或不同于其它逻辑信号的电压。
图7图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的单元结构700的实例。单元结构700可包含材料部分220-b及单元选择组件230-b，其可能是指存储器单元105-b的组件。在单元结构700的实例中，材料部分220-b可与位线210-b耦合，且单元选择组件230-b可与源极线215-b耦合，源极线215-b在各种实例中可为共同源极线215-b(例如，共同源极板或节点)，或可为可独立控制的源极线215-b。在其它实例中，可调换位线210-b及源极线215-b的相对位置，使得材料部分220-b可与源极线215-b耦合且单元选择组件230-b可与位线210-b耦合。
单元选择组件230-b可包含具有N+经掺杂区域605-a及P子区域610的n沟道晶体管。单元选择组件230-b可在字线205-b(例如，与所述n沟道晶体管的栅极耦合或以其它方式涉及所述n沟道晶体管的栅极)的电压大于所述n沟道晶体管的阈值电压时经激活。换句话说，当字线205-b以大于n沟道晶体管的阈值电压的电压来偏置时，可在N+经掺杂区域605-a-1与N+经掺杂区域605-a-2之间支持导电路径(例如，经由P子区域610)。
应理解，图7中所图解说明的单元结构700仅是实例，且可利用其它物理布局，包含针对单元选择组件230。举例来说，单元选择组件230(例如，晶体管)具有垂直沟道区域(例如，经制作以至少部分地环绕垂直栅极氧化物层(例如在垂直柱周围或与所述垂直柱接触的栅极氧化物层)或以其它方式与所述栅极氧化物层接触)。可鉴于布局(例如，区域或垂直)约束或其它约束(例如，制作考虑)而优化单元选择组件230的此或其它各种布局或者存储器单元105的其它方面。举例来说，源极线215-b可在毗邻的对称地(例如，镜面反射、镜像)经设计存储器单元105-b(未展示)当中共享。在此共享源极线215-b的一个实例中，毗邻于图7中所图解说明的存储器单元105-b的存储器单元105可以镜面反射(例如，镜像)方式复制到存储器单元105-b的左侧，其中存储器单元105-b的元件可经“平移”直到两个存储器单元105的代表性源极线215-b重叠为止。换句话说，毗邻存储器单元105可共享用于毗邻存储器单元105中的两者的单个源极线215-b，且每一存储器单元105可由其自身的相应字线205(例如，未与存储器单元105中的其它存储器单元共享)唯一地或单独地选择。
图8图解说明根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的单元结构800的实例。单元结构800可包含材料部分220-c及单元选择组件230-c，其可能是指存储器单元105-c的组件。在单元结构800的实例中，材料部分220-c可与位线210-c耦合，且单元选择组件230-c可与源极线215-c耦合，源极线215-c在各种实例中可为共同源极线215-c(例如，共同源极板或节点)，或可为可独立控制的源极线215-c。在其它实例中，可调换位线210-c及源极线215-c的相对位置，使得材料部分220-c可与源极线215-c耦合且单元选择组件230-c可与位线210-c耦合。在一些实例中，位线210-c及源极线215-c可形成于存储器裸片的相同层中。在一些实例中，位线210-c及源极线215-c可彼此正交(未展示)，在此情形中，位线210-c及源极线215-c可形成于存储器裸片的不同层上。
单元选择组件230-c可包含具有N+经掺杂区域及P子区域(例如参考单元结构700所描述的类似区域)的n沟道晶体管。在一些实例中，位线210-c或源极线215-c中的一者或两者可使用在与单元结构800相关联的成型层之间延伸或延伸穿过与单元结构800相关联的成型层的柱与单元选择组件230-c耦合(例如，在漏极区域805处)。单元选择组件230-c可在字线205-c(例如，与所述n沟道晶体管的栅极耦合或以其它方式涉及所述n沟道晶体管的栅极)的电压大于所述n沟道晶体管的阈值电压时经激活。换句话说，当字线205-c以大于n沟道晶体管的阈值电压的电压来偏置时，可在位线210-c与源极线215-c之间支持导电路径(例如，穿过材料部分220-c)。
应理解，图8中所图解说明的单元结构800仅是实例，且可利用其它物理布局，包含针对单元选择组件230。举例来说，单元选择组件230(例如，晶体管)具有垂直沟道区域(例如，经制作以至少部分地环绕垂直栅极氧化物层(例如在垂直柱周围或与所述垂直柱接触的栅极氧化物层)或以其它方式与所述栅极氧化物层接触)。可鉴于布局(例如，区域或垂直)约束或其它约束(例如，制作考虑)而优化单元选择组件230的此或其它各种布局或者存储器单元105的其它方面。
图9展示根据如本文中所公开的实例的支持存储器装置的极性写入单元架构的存储器装置905的框图900。存储器装置905可为如参考图1到8所描述的存储器装置、系统或电路系统的方面的实例。存储器装置905可包含单元识别符910、单元选择组件915、偏置组件920及感测组件925。这些组件中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。
在一些实例中，单元识别符910可识别包含与第一组存取线中的一者耦合的材料的存储器单元，其中所述材料经配置以存储一组逻辑状态中的一者。在一些实例中，所述组中的每一逻辑状态可与(例如，写入操作的)相应电压极性相关联。在一些实例中，所述一组逻辑状态可与所述材料的非晶状态相关联(例如，所述材料可经配置以在处于非晶材料状态中时存储所述一组逻辑状态中的至少两个逻辑状态)。在一些实例中，单元识别符910可识别存储器单元，所述存储器单元包含与第一组存取线中的一者耦合的硫属化物材料且经配置以存储与所述硫属化物材料的非晶状态相关联的一组逻辑状态中的一者。
在一些实例中，单元选择组件915可使用存储器单元的单元选择组件将所述存储器单元的材料与第二组存取线中的一者耦合。在一些实例中，单元选择组件915可经由存储器单元的单元选择组件将所述存储器单元的硫属化物材料与第二组存取线中的一者耦合。
在一些实例中，单元选择组件915可在对第一存储器单元的材料的写入期间经由第二存储器单元的单元选择组件将所述第二存储器单元的材料与所述第二组存取线中的所述一者隔离。在一些实例中，单元选择组件915可在对第一存储器单元的材料的写入期间经由第三存储器单元的单元选择组件将所述第三存储器单元的材料与所述第二组存取线中的另一者隔离。
在一些实例中，单元选择组件915可在所述跨越第一存储器单元施加读取电压期间经由第二存储器单元的单元选择组件将所述第二存储器单元的硫属化物材料与所述第二组存取线中的所述一者隔离。在一些实例中，单元选择组件915可在所述跨越存储器单元施加读取电压期间经由第三存储器单元的单元选择组件将所述第三存储器单元的硫属化物材料与所述第二组存取线中的另一者隔离。
在一些实例中，偏置组件920可基于在所述第一组存取线中的所述一者与所述第二组存取线中的所述一者之间施加的写入电压的极性而将所述一组逻辑状态中的第一者写入到存储器单元的材料。在一些实例中，偏置组件920可将第一电压施加到所述第一组存取线中的所述一者。在一些实例中，偏置组件920可将不同于所述第一电压的第二电压施加到所述第二组存取线中的所述一者。在一些实例中，偏置组件920可在写入期间将不同于所述第一电压的第三电压施加到所述第一组存取线中的另一者。在一些实例中，偏置组件920可在写入期间将不同于所述第二电压的第四电压施加到所述第二组存取线中的另一者。在一些实例中，偏置组件920可在写入期间将所述第二电压施加所述第二组存取线中的另一者。在一些情形中，所述经写入逻辑状态基于穿过材料的电流，且所述电流可基于所述所施加写入电压。
在一些实例中，偏置组件920可跨越存储器单元施加读取电压，其中施加所述读取电压包含将第一电压施加到所述第一组存取线中的所述一者且将第二电压施加到所述第二组存取线中的所述一者。
感测组件925可基于施加所述读取电压而确定由所述存储器单元存储的逻辑状态，所述逻辑状态基于所述存储器单元的硫属化物材料的阈值电压。在一些实例中，感测组件925可基于响应于所述读取电压的穿过所述存储器单元的电流而确定由所述存储器单元存储的所述逻辑状态。
在一些情形中，材料经配置以在所述写入电压具有第一极性时在非晶状态中具有第一阈值电压且在所述写入电压具有第二极性时在非晶状态中具有第二阈值电压，所述第一阈值电压及所述第二阈值电压分别对应于所述一组逻辑状态中的第一逻辑状态及第二逻辑状态。
图10展示根据本公开的方面图解说明支持存储器装置的极性写入单元架构的一或若干方法1000的流程图。可由如本文中所描述的存储器装置或其组件实施方法1000的操作。举例来说，可由如参考图9所描述的存储器装置执行方法1000的操作。在一些实例中，存储器装置可执行一组指令以控制所述存储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用电路系统或硬件执行所描述功能的方面。
在1005处，所述存储器装置可识别存储器单元，所述存储器单元包含与第一组存取线中的一者耦合且经配置以存储一组逻辑状态中的一者的材料。在一些实例中，所述逻辑状态中的每一者可与(例如，写入操作的)相应电压极性相关联。在一些实例中，所述一组逻辑状态可与所述材料(例如，硫属化物材料)的非晶状态相关联。可根据本文中所描述的方法执行1005的操作。在一些实例中，可由如参考图9所描述的单元识别符执行1005的操作的方面。
在1010处，所述存储器装置可使用所述存储器单元的单元选择组件将所述存储器单元的所述材料与第二组存取线中的一者耦合。可根据本文中所描述的方法执行1010的操作。在一些实例中，可由如参考图9所描述的单元选择组件执行1010的操作的方面。
在1015处，所述存储器装置可基于在所述第一组存取线中的所述一者与所述第二组存取线中的所述一者之间施加的写入电压的极性而将所述一组逻辑状态中的第一者写入到所述存储器单元的所述材料。可根据本文中所描述的方法执行1015的操作。在一些实例中，可由如参考图9所描述的偏置组件执行1015的操作的方面。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1000。所述设备可包含用于进行以下操作的特征、电路系统、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别存储器单元，所述存储器单元包含与第一组存取线中的一者耦合且经配置以存储一组逻辑状态中的一者的材料；使用所述存储器单元的单元选择组件将所述存储器单元的所述材料与第二组存取线中的一者耦合；及基于在所述第一组存取线中的所述一者与所述第二组存取线中的所述一者之间施加的写入电压的极性而将所述一组逻辑状态中的第一者写入到所述存储器单元的所述材料。
本文中所描述的方法1000及设备的一些实例可进一步包含用于在向所述存储器单元的所述材料的所述写入期间经由第二存储器单元的单元选择组件将所述第二存储器单元的材料与所述第二组存取线中的所述一者隔离的操作、特征、电路系统、构件或指令。
本文中所描述的方法1000及设备的一些实例可进一步包含用于在向所述存储器单元的所述材料的所述写入期间经由第三存储器单元的单元选择组件将所述第三存储器单元的材料与所述第二组存取线中的另一者隔离的操作、特征、电路系统、构件或指令。
在本文中所描述的方法1000及设备的一些实例中，所述写入可包含用于将第一电压施加到所述第一组存取线中的所述一者且将不同于所述第一电压的第二电压施加到所述第二组存取线中的所述一者的操作、特征、电路系统、构件或指令。
本文中所描述的方法1000及设备的一些实例可进一步包含用于在所述写入期间将不同于所述第一电压的第三电压施加到所述第一组存取线中的另一者的操作、特征、电路系统、构件或指令。
本文中所描述的方法1000及设备的一些实例可进一步包含用于在所述写入期间将不同于所述第二电压的第四电压施加到所述第二组存取线中的另一者的操作、特征、电路系统、构件或指令。
本文中所描述的方法1000及设备的一些实例可进一步包含用于在所述写入期间将所述第二电压施加到所述第二组存取线中的另一者的操作、特征、电路系统、构件或指令。
在本文中所描述的方法1000及设备的一些实例中，所述材料可经配置以在所述写入电压具有第一极性时在非晶状态中具有第一阈值电压且在所述写入电压具有第二极性时在所述非晶状态中具有第二阈值电压，其中所述第一阈值电压及所述第二阈值电压分别对应于所述一组逻辑状态中的第一逻辑状态及第二逻辑状态。
在本文中所描述的方法1000及设备的一些实例中，经写入逻辑状态可基于穿过材料的电流，所述电流基于所述所施加写入电压。在本文中所描述的方法1000及设备的一些实例中，经写入逻辑状态可基于材料的加热
图11展示根据本公开的方面图解说明支持存储器装置的极性写入单元架构的一或若干方法1100的流程图。可由如本文中所描述的存储器装置或其组件实施方法1100的操作。举例来说，可由如参考图9所描述的存储器装置执行方法1100的操作。在一些实例中，存储器装置可执行一组指令以控制所述存储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用电路系统或硬件执行所描述功能的方面。
在1105处，所述存储器装置可识别存储器单元，所述存储器单元包含与第一组存取线中的一者耦合的硫属化物材料且经配置以存储所述硫属化物材料的一组逻辑状态中的一者。在一些实例中，所述逻辑状态中的每一者可与(例如，写入操作的)相应电压极性相关联。在一些实例中，所述一组逻辑状态可与所述硫属化物材料的非晶状态相关联。可根据本文中所描述的方法执行1105的操作。在一些实例中，可由如参考图9所描述的单元识别符执行1105的操作的方面。
在1110处，所述存储器装置可经由所述存储器单元的单元选择组件将所述存储器单元的所述硫属化物材料与第二组存取线中的一者耦合。可根据本文中所描述的方法执行1110的操作。在一些实例中，可由如参考图9所描述的单元选择组件执行1110的操作的方面。
在1115处，所述存储器装置可跨越所述存储器单元施加读取电压，其中施加所述读取电压包含将第一电压施加到所述第一组存取线中的所述一者且将第二电压施加到所述第二组存取线中的所述一者。可根据本文中所描述的方法执行1115的操作。在一些实例中，可由如参考图9所描述的偏置组件执行1115的操作的方面。
在1120处，所述存储器装置可基于施加所述读取电压而确定由所述存储器单元存储的逻辑状态，所述逻辑状态基于所述存储器单元的所述硫属化物材料的阈值电压。可根据本文中所描述的方法执行1120的操作。在一些实例中，可由如参考图9所描述的感测组件执行1120的操作的方面。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1100。所述设备可包含用于进行以下操作的特征、电路系统、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别存储器单元，所述存储器单元包含与第一组存取线中的一者耦合的硫属化物材料且经配置以存储所述硫属化物材料的一组逻辑状态中的一者；经由所述存储器单元的单元选择组件将所述存储器单元的所述硫属化物材料与第二组存取线中的一者耦合；跨越所述存储器单元施加读取电压，其中施加所述读取电压包含将第一电压施加到所述第一组存取线中的所述一者及将第二电压施加到所述第二组存取线中的所述一者；及基于施加所述读取电压而确定由所述存储器单元存储的逻辑状态，所述逻辑状态基于所述存储器单元的所述硫属化物材料的阈值电压。在一些实例中，所述逻辑状态中的每一者可与(例如，写入操作的)相应电压极性相关联。在一些实例中，所述一组逻辑状态可与所述硫属化物材料的非晶状态相关联。
本文中所描述的方法1100及设备的一些实例可进一步包含用于在所述跨越所述存储器单元施加所述读取电压期间经由第二存储器单元的单元选择组件将所述第二存储器单元的硫属化物材料与所述第二组存取线中的所述一者隔离的操作、特征、电路系统、构件或指令。
本文中所描述的方法1100及设备的一些实例可进一步包含用于在所述跨越所述存储器单元施加所述读取电压期间经由第三存储器单元的单元选择组件将所述第三存储器单元的硫属化物材料与所述第二组存取线中的另一者隔离的操作、特征、电路系统、构件或指令。
本文中所描述的方法1100及设备的一些实例可进一步包含用于基于响应于所述读取电压的穿过所述存储器单元的电流而确定由所述存储器单元存储的所述逻辑状态的操作、特征、电路系统、构件或指令。
应注意，所描述方法是可能实施方案，且所述操作及所述步骤可经重新布置或以其它方式经修改并且其它实施方案也是可能的。此外，可组合来自所述方法中的两者或两者以上的方面。
本发明描述一种设备。所述设备可包含第一多个存取线、第二多个存取线、第三多个存取线及多个存储器单元。所述多个存储器单元中的每一存储器单元可包含：材料，其与所述第一多个存取线中的一者耦合且经配置以至少部分地基于施加到所述材料的写入电压的极性而存储一组逻辑状态中的一者；及单元选择组件，其经配置以至少部分地基于所述第三多个存取线中的一者的电压而将所述材料与所述第二多个存取线中的一者选择性地耦合。
在所述设备的一些实例中，所述材料可经配置以在所述写入电压具有第一极性时具有第一阈值电压且在所述写入电压具有第二极性时具有第二阈值电压。所述第一阈值电压及所述第二阈值电压可分别对应于所述一组逻辑状态中的第一逻辑状态及第二逻辑状态。
在所述设备的一些实例中，所述多个存储器单元中的每一者的所述单元选择组件可包含晶体管，且所述第三多个存取线中的所述一者可与所述晶体管的栅极耦合。
在所述设备的一些实例中，所述第二多个存取线中的每一者可经配置以与共同电压源耦合。
在所述设备的一些实例中，所述第二多个存取线中的每一者可经配置以独立于所述第二多个存取线中的至少一个其它存取线而被偏置。
在所述设备的一些实例中，所述材料可经配置以在处于非晶材料状态中时存储所述一组逻辑状态中的至少两个逻辑状态。
所述设备的一些实例可包含与所述第一多个存取线、所述第二多个存取线及所述第三多个存取线耦合的电路系统。在一些实例中，所述电路系统可经配置以至少部分地基于将与所述多个存储器单元中的目标存储器单元相关联的所述第一多个存取线中的所述一者设定为比与所述目标存储器单元相关联的所述第二多个存取线中的所述一者高的电压而将所述一组逻辑状态中的第一逻辑状态写入到所述目标存储器单元，且至少部分地基于将与所述目标存储器单元相关联的所述第一多个存取线中的所述一者设定为比与所述目标存储器单元相关联的所述第二多个存取线中的所述一者低的电压而将所述一组逻辑状态中的第二逻辑状态写入到所述目标存储器单元。
在所述设备的一些实例中，所述电路系统可经配置以在将所述第一逻辑状态写入到所述目标存储器单元或将所述第二逻辑状态写入到所述目标存储器单元时经由所述目标存储器单元的所述单元选择组件将所述目标存储器单元的所述材料与相关联于所述目标存储器单元的所述第二多个存取线中的所述一者耦合，且所述目标存储器单元可经配置以至少部分地基于所述耦合而使电流流动穿过所述材料。
在所述设备的一些实例中，所述电路系统可经配置以在将所述第一逻辑状态写入到所述目标存储器单元或将所述第二逻辑状态写入到所述目标存储器单元时经由第二存储器单元的所述单元选择组件将所述第二存储器单元的所述材料与相关联于所述第二存储器单元的所述第二多个存取线中的所述一者隔离。
所述设备的一些实例可包含与所述第一多个存取线、所述第二多个存取线及所述第三多个存取线耦合的电路系统，且所述电路系统可经配置以经由目标存储器单元的所述单元选择组件将所述目标存储器单元的所述材料与相关联于所述目标存储器单元的所述第二多个存取线中的所述一者耦合，在相关联于所述目标存储器单元的所述第一多个存取线中的所述一者与相关联于所述目标存储器单元的所述第二多个存取线中的所述一者之间施加读取电压，且至少部分地基于响应于所述读取电压的穿过所述目标存储器单元的电流而确定由所述目标存储器单元的所述材料存储的所述一组逻辑状态中的一者。
在所述设备的一些实例中，所述材料可经配置以在施加所述写入电压期间至少部分地基于所述写入电压的所述极性及穿过所述材料的电流而存储所述一组逻辑状态中的一者。
在所述设备的一些实例中，所述材料可经配置以至少部分地基于所述写入电压的所述极性及所述材料的加热而存储所述一组逻辑状态中的一者。
可使用各种不同技艺及技术中的任一者表示本文中所描述的信息及信号。举例来说，可贯穿以上说明提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任一组合表示。一些图式可将信号图解说明为单个信号；然而，所属领域的技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。
如本文中所使用，术语“虚接地”是指保持在大致零伏特(0V)的电压但未与接地直接耦合的电路的节点。相应地，虚接地的电压可暂时波动且在稳态下返回到大致0V。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)实施虚接地。其它实施方案也是可能的。“虚接地”或“虚接地的”意味连接到大致0V。
术语“电子通信”、“导电接触”、“连接”及“耦合”可能是指组件之间的关系，这支持所述组件之间的信号流。如果组件之间存在可在任何时间支持所述组件之间的信号流的任何导电路径，那么所述组件被视为彼此进行电子通信(或导电接触或连接或耦合)。在任一给定时间处，基于包含经连接组件的装置的操作，彼此进行电子通信(或导电接触或连接或耦合)的组件之间的导电路径可为断开电路或闭合电路。经连接组件之间的导电路径可为所述组件之间的直接导电路径或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情形中，可(举例来说)使用例如开关或晶体管的一或多个中间组件将所述经连接组件之间的信号流中断一定时间。
术语“耦合”是指从组件之间的断开电路关系(其中信号目前不能够经由导电路径在所述组件之间传递)移动到组件之间的闭合电路关系(其中信号可经由所述导电路径在组件之间传递)的条件。当例如控制器的组件将其它组件耦合在一起时，所述组件起始允许信号经由先前未准许信号流动的导电路径在所述其它组件之间流动的改变。
术语“隔离”是指其中信号目前不能够在组件之间流动的所述组件之间的关系。如果组件之间存在断开电路，那么所述组件彼此隔离。举例来说，通过定位于两个组件之间的开关分开的所述组件在所述开关断开时彼此隔离。当控制器将两个组件彼此隔离时，所述控制器影响阻止信号使用先前准许信号流动的导电路径在所述组件之间流动的改变。
本文中所使用的术语“层”是指几何结构的层次或薄片。每一层可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层可为三维结构，其中两个维度大于第三维度，例如，薄膜。层可包含不同元件、组件或材料。在一些情形中，一个层可由两个或多于两个子层构成。在一些附图中，出于图解说明目的而描绘三维层的两个维度。然而，所属领域的技术人员将认识到，所述层本质上是三维的。
如本文中所使用，术语“基本上”意味经修饰特性(例如，由术语基本上修饰的动词或形容词)不需要是绝对的，而是足够接近的以达成特性的优点。
如本文中所使用，术语“电极”可能是指电导体，且在一些情形中，可用作通往存储器阵列的存储器单元或其它组件的电触点。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、导线、导电线、导电层或类似者。
如本文中所使用，术语“光微影”可能是指使用光致抗蚀剂材料进行图案化且使用电磁辐射曝光这些材料的过程。举例来说，可通过(举例来说)在基底材料上旋涂光致抗蚀剂而在所述基底材料上形成光致抗蚀剂材料。可通过将光致抗蚀剂曝光于辐射而在所述光致抗蚀剂中形成一图案。可由(举例来说)在空间上描绘辐射曝光光致抗蚀剂的位置的光掩模界定所述图案。然后可(举例来说)通过化学处理移除经曝光光致抗蚀剂区，从而留下所要图案。在一些情形中，经曝光区域可仍存在，且未经曝光区域可经移除。
如本文中所使用，术语“短接”是指组件之间的关系，其中经由激活所述两个组件之间的单个中间组件在所述组件之间建立导电路径。举例来说，短接到第二组件的第一组件可在闭合所述两个组件之间的开关时与所述二组件交换信号。因此，短接可为使得电荷能够在进行电子通信的组件(或线)之间流动的动态操作。
本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅-锗合金、砷化镓、氮化镓等)上。在一些情形中，所述衬底是半导体晶片。在其它情形中，所述衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或石墨烯上硅(SOP)或在另一衬底上的外延半导体材料层。可通过使用包含但不限于磷、硼或砷的各种化学物质进行掺杂来控制所述衬底或所述衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段来执行掺杂。
本文中所论述的切换组件或晶体管可表示场效应晶体管(FET)且包括三端子装置，所述三端子装置包含源极、漏极及栅极。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括经重掺杂(例如，简并)半导体区域。源极与漏极可通过经轻掺杂半导体区域或沟道而分开。如果所述沟道是n型(也就是说，大多数载子是电子)，那么FET可称为n型FET。如果所述沟道是p型(也就是说，大多数载子是空穴)，那么FET可称为p型FET。所述沟道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极而控制沟道导电性。举例来说，分别将正电压或负电压施加到n型FET或p型FET可致使沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，所述晶体管可为“接通”或“激活的”。当小于所述晶体管的阈值电压的电压施加到晶体管栅极时，所述晶体管可为“关断”或“撤销激活的”。
结合附图在本文中所陈述的说明描述实例性配置且不表示可经实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味“用作实例、例子或图解说明”，且并非“优选的”或“优于其它实例”。详细说明包含提供对所描述技术的理解的特定细节。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免使所描述实例的概念模糊。
在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后接着破折号及在类似组件当中进行区分的第二标签而区分同一类型的各种组件。如果在说明书中仅使用第一参考标签，那么说明可适用于具有相同第一参考标签的类似组件中的任一者而无论第二参考标签如何。
可使用各种不同技艺及技术中的任一者表示本文中所描述的信息及信号。举例来说，可贯穿以上说明提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任一组合表示。
可借助经设计以执行本文中所描述的功能的一般用途处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其任一组合来实施或执行在本文中结合本公开所描述的各种说明性块及模块。一般用途处理器可为微处理器，但在替代方案中，所述处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的联合或任一其它此类配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么所述功能可作为一或多个指令或代码存储于计算机可读媒体上或经由所述计算机可读媒体传输。其它实例及实施方案也在本公开及所附权利要求书的范围内。举例来说，可使用由处理器执行的软件、硬件、固件、硬接线或这些各项中的任何者的组合实施所描述功能。实施功能的特征还可物理地位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中(包含在权利要求书中)所使用，如物项列表(举例来说，前面有例如“中的至少一者”或“中的一或多者”的短语的物项列表)中所使用的“或”指示包含性列表，使得(举例来说)A、B或C中的至少一者的列表意味A或B或C或AB或AC或BC或ABC(也就是说，A及B及C)。而且，如本文中所使用，短语“基于”不应被解释为对闭合条件组的参考。举例来说，经描述为“基于条件A”的示范性步骤可基于条件A及条件B两者，这不背离本公开的范围。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式来解释。
本文中的说明经提供以使得所属领域的技术人员能够制成或使用本公开。所属领域的技术人员将易于明了对本公开的各种修改，且本文中所定义的通用原理可应用于其它变化形式，这并不背离本公开的范围。因此，本公开不限于本文中所描述的实例及设计，而是将被赋予与本文中所公开的原理及新颖特征一致的最宽广范围。

Claims (25)

1.一种设备，其包括：
第一多个存取线；
第二多个存取线；
第三多个存取线；及
多个存储器单元，所述多个中的每一存储器单元包括：
材料，其与所述第一多个存取线中的一者耦合且经配置以至少部分地基于施加到所述材料的写入电压的极性而存储一组逻辑状态中的一者；及
单元选择组件，其经配置以至少部分地基于所述第三多个存取线中的一者的电压而将所述材料与所述第二多个存取线中的一者选择性地耦合。
2.根据权利要求1所述的设备，其中所述材料经配置以在所述写入电压具有第一极性时具有第一阈值电压且在所述写入电压具有第二极性时具有第二阈值电压，所述第一阈值电压及所述第二阈值电压分别对应于所述一组逻辑状态中的第一逻辑状态及第二逻辑状态。
3.根据权利要求1所述的设备，其中所述多个存储器单元中的每一者的所述单元选择组件包括晶体管，且所述第三多个存取线中的所述一者与所述晶体管的栅极耦合。
4.根据权利要求1所述的设备，其中所述第二多个存取线中的每一者经配置以与共同电压源耦合。
5.根据权利要求1所述的设备，其中所述第二多个存取线中的每一者经配置以独立于所述第二多个存取线中的至少一个其它存取线而被偏置。
6.根据权利要求1所述的设备，其中所述材料经配置以在处于非晶材料状态中时存储所述一组逻辑状态中的至少两个逻辑状态。
7.根据权利要求1所述的设备，其进一步包括：
电路系统，其与所述第一多个存取线、所述第二多个存取线及所述第三多个存取线耦合，所述电路系统经配置以：
至少部分地基于将与所述多个存储器单元中的目标存储器单元相关联的所述第一多个存取线中的所述一者设定为比与所述目标存储器单元相关联的所述第二多个存取线中的所述一者高的电压而将所述一组逻辑状态中的第一逻辑状态写入到所述目标存储器单元；且
至少部分地基于将与所述目标存储器单元相关联的所述第一多个存取线中的所述一者设定为比与所述目标存储器单元相关联的所述第二多个存取线中的所述一者低的电压而将所述一组逻辑状态中的第二逻辑状态写入到所述目标存储器单元。
8.根据权利要求7所述的设备，其中：
所述电路系统经配置以在将所述第一逻辑状态写入到所述目标存储器单元或将所述第二逻辑状态写入到所述目标存储器单元时经由所述目标存储器单元的所述单元选择组件将所述目标存储器单元的所述材料与相关联于所述目标存储器单元的所述第二多个存取线中的所述一者耦合；且
所述目标存储器单元经配置以至少部分地基于所述耦合而使电流流动穿过所述材料。
9.根据权利要求7所述的设备，其中所述电路系统经配置以：
在将所述第一逻辑状态写入到所述目标存储器单元或将所述第二逻辑状态写入到所述目标存储器单元时经由第二存储器单元的所述单元选择组件将所述第二存储器单元的所述材料与相关联于所述第二存储器单元的所述第二多个存取线中的所述一者隔离。
10.根据权利要求1所述的设备，其进一步包括：
电路系统，其与所述第一多个存取线、所述第二多个存取线及所述第三多个存取线耦合，所述电路系统经配置以：
经由目标存储器单元的所述单元选择组件将所述目标存储器单元的所述材料与相关联于所述目标存储器单元的所述第二多个存取线中的所述一者耦合；
在相关联于所述目标存储器单元的所述第一多个存取线中的所述一者与相关联于所述目标存储器单元的所述第二多个存取线中的所述一者之间施加读取电压；且
至少部分地基于响应于所述读取电压的穿过所述目标存储器单元的电流而确定由所述目标存储器单元的所述材料存储的所述一组逻辑状态中的一者。
11.根据权利要求1所述的设备，其中所述材料经配置以在施加所述写入电压期间至少部分地基于所述写入电压的所述极性及穿过所述材料的电流而存储所述一组逻辑状态中的一者。
12.根据权利要求1所述的设备，其中所述材料经配置以至少部分地基于所述写入电压的所述极性及所述材料的加热而存储所述一组逻辑状态中的一者。
13.一种方法，其包括：
识别存储器单元，所述存储器单元包括与第一多个存取线中的一者耦合且经配置以存储一组逻辑状态中的一者的材料；
使用所述存储器单元的单元选择组件将所述存储器单元的所述材料与第二多个存取线中的一者耦合；及
至少部分地基于在所述第一多个存取线中的所述一者与所述第二多个存取线中的所述一者之间施加的写入电压的极性而将所述一组逻辑状态中的第一者写入到所述存储器单元的所述材料。
14.根据权利要求13所述的方法，其进一步包括：
在向所述存储器单元的所述材料的所述写入期间经由第二存储器单元的单元选择组件将所述第二存储器单元的材料与所述第二多个存取线中的所述一者隔离。
15.根据权利要求13所述的方法，其进一步包括：
在向所述存储器单元的所述材料的所述写入期间经由第三存储器单元的单元选择组件将所述第三存储器单元的材料与所述第二多个存取线中的另一者隔离。
16.根据权利要求13所述的方法，其中所述写入包括：
将第一电压施加到所述第一多个存取线中的所述一者；及
将不同于所述第一电压的第二电压施加到所述第二多个存取线中的所述一者。
17.根据权利要求16所述的方法，其进一步包括：
在所述写入期间将不同于所述第一电压的第三电压施加到所述第一多个存取线中的另一者。
18.根据权利要求16所述的方法，其进一步包括：
在所述写入期间将不同于所述第二电压的第四电压施加到所述第二多个存取线中的另一者。
19.根据权利要求16所述的方法，其进一步包括：
在所述写入期间将所述第二电压施加到所述第二多个存取线中的另一者。
20.根据权利要求13所述的方法，其中所述材料经配置以在所述写入电压具有第一极性时具有第一阈值电压且在所述写入电压具有第二极性时具有第二阈值电压，所述第一阈值电压及所述第二阈值电压分别对应于所述一组逻辑状态中的第一逻辑状态及第二逻辑状态。
21.根据权利要求13所述的方法，其中所述经写入逻辑状态至少部分地基于穿过所述材料的电流，所述电流至少部分地基于所述所施加写入电压。
22.一种方法，其包括：
识别存储器单元，所述存储器单元包括与第一多个存取线中的一者耦合且经配置以存储一组逻辑状态中的一者的硫属化物材料；
经由所述存储器单元的单元选择组件将所述存储器单元的所述硫属化物材料与第二多个存取线中的一者耦合；
跨越所述存储器单元施加读取电压，其中施加所述读取电压包括将第一电压施加到所述第一多个存取线中的所述一者且将第二电压施加到所述第二多个存取线中的所述一者；及
至少部分地基于施加所述读取电压而确定由所述存储器单元存储的逻辑状态，所述逻辑状态至少部分地基于所述存储器单元的所述硫属化物材料的阈值电压。
23.根据权利要求22所述的方法，其进一步包括：
在所述跨越所述存储器单元施加所述读取电压期间经由第二存储器单元的单元选择组件将所述第二存储器单元的硫属化物材料与所述第二多个存取线中的所述一者隔离。
24.根据权利要求22所述的方法，其进一步包括：
在所述跨越所述存储器单元施加所述读取电压期间经由第三存储器单元的单元选择组件将所述第三存储器单元的硫属化物材料与所述第二多个存取线中的另一者隔离。
25.根据权利要求22所述的方法，其中：
确定由所述存储器单元存储的所述逻辑状态至少部分地基于响应于所述读取电压的穿过所述存储器单元的电流。
CN201980089838.3A 2019-01-25 2019-12-19 存储器装置的极性写入单元架构 Active CN113366574B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/257,521 US11164627B2 (en) 2019-01-25 2019-01-25 Polarity-written cell architectures for a memory device
US16/257,521 2019-01-25
PCT/US2019/067409 WO2020154058A1 (en) 2019-01-25 2019-12-19 Polarity-written cell architectures for a memory device

Publications (2)

Publication Number Publication Date
CN113366574A true CN113366574A (zh) 2021-09-07
CN113366574B CN113366574B (zh) 2024-04-26

Family

ID=71731877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980089838.3A Active CN113366574B (zh) 2019-01-25 2019-12-19 存储器装置的极性写入单元架构

Country Status (7)

Country Link
US (2) US11164627B2 (zh)
EP (1) EP3915114A4 (zh)
JP (1) JP2022518253A (zh)
KR (1) KR20210108489A (zh)
CN (1) CN113366574B (zh)
TW (1) TWI737104B (zh)
WO (1) WO2020154058A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067114A1 (en) * 2004-09-29 2006-03-30 Sony Corporation Storage apparatus and semiconductor apparatus
US9646692B1 (en) * 2015-12-10 2017-05-09 Macronix International Co., Ltd. Programming verify for nonvolatile memory
CN108475519A (zh) * 2015-11-04 2018-08-31 美光科技公司 包含存储器及其操作的设备及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681810B1 (ko) 2004-10-19 2007-02-12 비손반도체 주식회사 고집적 및 높은 전류 구동력을 갖는 상변화 메모리 셀어레이 및 이를 포함하는 고속 저전력 상변화 메모리반도체 장치
WO2010013081A1 (en) * 2008-07-29 2010-02-04 Fabio Pellizzer Reversing a potential polarity for reading phase-change cells to shorten a recovery delay after programming
US8071972B2 (en) * 2008-10-20 2011-12-06 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory
KR101019895B1 (ko) 2009-06-23 2011-03-04 주식회사 하이닉스반도체 반도체 메모리 어레이 및 이를 포함하는 반도체 메모리 소자
JP5598338B2 (ja) * 2011-01-13 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
JP2012204404A (ja) 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化型不揮発性半導体記憶装置
JP2012221525A (ja) * 2011-04-07 2012-11-12 Elpida Memory Inc 半導体装置
JP2014038675A (ja) * 2012-08-15 2014-02-27 Sony Corp 記憶装置および駆動方法
US8947909B1 (en) * 2012-10-05 2015-02-03 Marvell International Ltd. System and method for creating a bipolar resistive RAM (RRAM)
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US10163479B2 (en) * 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US20170345496A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Asymmetrical write driver for resistive memory
CN115762599A (zh) * 2017-01-20 2023-03-07 合肥睿科微电子有限公司 阻变式随机存取存储器电路及其操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067114A1 (en) * 2004-09-29 2006-03-30 Sony Corporation Storage apparatus and semiconductor apparatus
CN108475519A (zh) * 2015-11-04 2018-08-31 美光科技公司 包含存储器及其操作的设备及方法
US9646692B1 (en) * 2015-12-10 2017-05-09 Macronix International Co., Ltd. Programming verify for nonvolatile memory

Also Published As

Publication number Publication date
KR20210108489A (ko) 2021-09-02
WO2020154058A1 (en) 2020-07-30
EP3915114A4 (en) 2023-01-25
TW202046319A (zh) 2020-12-16
CN113366574B (zh) 2024-04-26
TWI737104B (zh) 2021-08-21
JP2022518253A (ja) 2022-03-14
US20220122663A1 (en) 2022-04-21
US20200243136A1 (en) 2020-07-30
US11164627B2 (en) 2021-11-02
US11721394B2 (en) 2023-08-08
EP3915114A1 (en) 2021-12-01

Similar Documents

Publication Publication Date Title
JP7271075B2 (ja) メモリセルをプログラムするための技術
US10692547B2 (en) Self-referencing sensing schemes with coupling capacitance
CN111527548B (zh) 极性经调节的存储器单元写入操作
CN112219240A (zh) 用于对多电平自选择存储器单元进行编程的技术
US10937487B2 (en) Differential amplifier schemes for sensing memory cells
CN114026641A (zh) 存储器单元选择
JP2022542047A (ja) メモリデバイスのための適応型書き込み動作
KR20220038045A (ko) 전원 오프 시 더티 기록
US11637145B2 (en) Multi-component cell architectures for a memory device
US11721394B2 (en) Polarity-written cell architectures for a memory device
US20230260581A1 (en) Techniques for operating a vertical memory architecture
US20230262995A1 (en) Vertical memory architecture
CN115516560B (zh) 存储器装置的修改的写入电压
CN117153201A (zh) 用于竖直存储器阵列的晶体管配置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant