CN117153201A - 用于竖直存储器阵列的晶体管配置 - Google Patents

Abstract

本申请是针对用于竖直存储器阵列的晶体管配置。存储器装置可实施多晶体管架构，例如双晶体管架构，其可操作以将支柱与位线耦合。举例来说，存储器装置可包含延伸穿过存储器阵列的层级的导电支柱。所述支柱可经由第一晶体管与第一位线耦合且经由第二晶体管与第二位线耦合。为存取与所述支柱耦合的存储器单元，所述存储器装置可将与所述存储器单元耦合的字线偏置到第一存取电压，将所述位线中的一个偏置到第二存取电压，激活所述晶体管中的一个以将所述支柱与所述位线中的所述一个耦合，以及解除激活另一个晶体管以将所述支柱与所述位线中的另一个隔离。

Description

用于竖直存储器阵列的晶体管配置

交叉参考

本专利申请要求由贝德斯基(BEDESCHI)在2022年8月30日申请的标题为“用于竖直存储器阵列的晶体管配置(TRANSISTOR CONFIGURATIONS FOR VERTICAL MEMORYARRAYS)”的美国专利申请第17/823,371号以及由贝德斯基在2022年6月01日申请的标题为“用于竖直存储器阵列的晶体管配置(TRANSISTOR CONFIGURATIONS FOR VERTICAL MEMORYARRAYS)”的美国临时专利申请第63/365,683号的优先权，所述申请中的每一个转让给本受让人，并且所述申请中的每一个在此以全文引用的方式明确并入本文中。

技术领域

本技术领域涉及用于竖直存储器阵列的晶体管配置。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可被编程为两个支持状态中的一个，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可支持多于两个状态，所述多于两个状态中的任一个可被存储。为存取所存储信息，组件可读取(例如，感测、检测、检索、识别、确定、评估)存储器装置中的所存储状态。为存储信息，组件可在存储器装置中写入(例如，编程、设置、指派)状态。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技艺等。可在易失性配置或非易失性配置方面描述存储器单元。以非易失性配置配置的存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持所存储逻辑状态。以易失性配置配置的存储器单元可在与外部电源断开连接时失去所存储状态。

发明内容

描述了一种设备。所述设备可包含：导电支柱，其延伸穿过存储器阵列的多个层级，其中在多个层级中的每一层级处，存储器阵列的一或多个存储器单元耦合在导电支柱与相应字线之间；第一晶体管，其可操作以至少部分地基于第一晶体管的栅极处的第一电压而将导电支柱与第一位线耦合；以及第二晶体管，其可操作以至少部分地基于第二晶体管的栅极处的第二电压而将导电支柱与第二位线耦合。

描述了一种方法。所述方法可包含：存取耦合在存储器裸片的导电支柱与存储器裸片的字线之间的存储器单元，存取存储器单元包括：至少部分地基于激活导电支柱与第一位线之间的第一晶体管而将导电支柱与第一位线耦合；至少部分地基于解除激活导电支柱与第二位线之间的第二晶体管而将导电支柱与第二位线隔离；用第一存取电压对字线进行偏置；以及用第二存取电压对第一位线进行偏置。

描述了一种设备。所述设备可包含：导电支柱；字线；存储器单元，其耦合在导电支柱与字线之间；第一晶体管，其具有耦合在导电支柱与第一位线之间的第一沟道部分；第二晶体管，其具有耦合在导电支柱与第二位线之间的第二沟道部分；以及控制器，其用于对存储器单元执行存取操作，控制器可操作以使设备：至少部分地基于激活第一沟道部分而将导电支柱与第一位线耦合；至少部分地基于解除激活第二沟道部分而将导电支柱与第二位线隔离；用第一存取电压对字线进行偏置；以及用第二存取电压对第一位线进行偏置。

附图说明

图1示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的存储器阵列的实例。

图2示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的存储器阵列的实例的俯视图。

图3A和3B示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的存储器阵列的实例的侧视图。

图4、5和6示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的布局的实例。

图7示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的存储器系统的框图。

图8展示示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的一或多种方法的流程图。

具体实施方式

在一些存储器架构中，存储器装置可包含以竖直架构，例如三维架构布置的存储器阵列，所述存储器阵列包含根据不同层级(例如，层、叠组、平面、层次)布置的存储器单元。在一些此类架构中，存储器单元可与字线和延伸穿过存储器阵列的层级的导电支柱耦合(例如，物理地耦合在它们之间、电耦合在它们之间或这两者)。为存取存储器单元，存储器装置可包含被配置成将字线和导电支柱偏置到相应电压以使得跨越存储器单元施加偏置的电路系统。可基于由于跨越存储器单元施加的偏置而驱动通过存储器单元的电流(例如，电流量、电流方向)而将逻辑状态写入到存储器单元。可根据基于或响应于跨越存储器单元施加的偏置而通过存储器单元的电流(例如，电流的存在、电流的不存在、电流量)而从存储器单元读取逻辑状态。

为根据经选择存储器单元的存取操作对导电支柱进行偏置，存储器装置可被配置成将导电支柱(例如，第一导电支柱、与经选择存储器单元耦合的支柱)与位线耦合，同时将其它导电支柱(例如，一或多个第二导电支柱)与位线隔离，这可防止或减少跨越未经选择存储器单元的偏置。举例来说，存储器装置可激活第一导电支柱与位线之间的第一晶体管以将导电支柱与位线耦合，由此用位线的电压对导电支柱进行偏置。存储器装置可解除激活第二导电支柱与位线之间的第二晶体管以将第二导电支柱与位线解耦。在一些情况下，存储器装置可通过将第二晶体管的栅极偏置到负电压来解除激活第二晶体管，这可导致跨越第二晶体管的相对较大电压差分(例如，栅极到源极差分、漏极到源极差分)。举例来说，如果位线根据存取操作被偏置到正电压+V且第二晶体管的栅极被偏置到负电压-V，则可跨越第二晶体管产生具有2V的量值的电压差分。在一些情况下，此类电压差分可与第二晶体管处的泄漏(例如，电荷泄漏、电流泄漏、意欲彼此隔离的电路元件之间的泄漏)相关联，这可中断存取操作(例如，更改位线的电压或沿着位线的电流，这可增加存取操作的时延或使存取操作失败)，增加功率消耗或这两者。

根据如本文中所公开的实例，存储器装置可实施多晶体管架构，例如双晶体管架构，其可操作以将给定导电支柱与一组(例如，一对、一或多个)位线耦合，这可减少跨越相应晶体管的电压差分，由此减少泄漏。举例来说，存储器装置可包含导电支柱，其可经由第一晶体管与第一位线耦合且经由第二晶体管与第二位线耦合。在一些实例中，为用正电压(例如，+V)对导电支柱进行偏置，存储器装置可被配置成将第一位线偏置到+V，激活第一晶体管以将导电支柱与第一位线耦合，并且解除激活第二晶体管以将导电支柱与第二位线隔离。在一些实例中，为用负电压(例如，-V)对导电支柱进行偏置，存储器装置可被配置成将第二位线偏置到-V，激活第二晶体管以将导电支柱与第二位线耦合，并且解除激活第一晶体管以将导电支柱与第一位线隔离。通过使用不同位线对导电支柱进行正和负偏置，可减少跨越经解除激活晶体管的电压差分，由此减少与经解除激活晶体管相关联的泄漏。举例来说，位线和经解除激活晶体管的相应栅极可被偏置，使得在存取操作期间，跨越经解除激活晶体管的相应电压差分可具有介于0与V之间的量值(例如，而非电压差分具有可在单晶体管实施方案中发生的2V的潜在量值。因此，通过实施多晶体管架构，例如双晶体管架构，以根据如本文中所公开的实例对存储器装置的导电支柱进行偏置，存储器装置可以通过经解除激活晶体管的减少的泄漏予以实施，这可支持减少的功率消耗、增加的存取操作准确性或其任何组合，以及其它益处。

首先在参考图1、2、3A和3B的存储器装置和阵列的上下文中描述本公开的特征。在参考图4-6的示例布局的上下文中描述本公开的特征。参考涉及如参考图7和8所描述的用于竖直存储器阵列的晶体管配置的设备图和流程图进一步示出且描述本公开的这些和其它特征。

图1示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的存储器装置100的实例。在一些实例中，存储器装置100可被称为或包含存储器裸片、存储器芯片或电子存储器设备。存储器装置100可为可操作以提供用于存储信息的位置(例如，物理存储器地址)，所述信息可供系统使用(例如，供与存储器装置100耦合的主机装置用于写入信息、用于读取信息)。

存储器装置100可包含一或多个存储器单元105，其可各自可编程以存储不同逻辑状态(例如，编程为两个或更多个可能状态的集合中的一个)。举例来说，存储器单元105可为可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元105(例如，多层级存储器单元105)可为可操作以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元105可以阵列布置。

存储器单元105可使用可配置材料存储逻辑状态，所述可配置材料可被称为存储器元件、存储元件、存储器存储元件、材料元件、材料存储器元件、材料部分或写入极性的材料部分等。存储器单元105的可配置材料可指基于硫族化物的存储组件。举例来说，硫族化物存储元件可用于相变存储器单元、阈值处理存储器单元或自选存储器单元，以及其它架构中。

在一些实例中，存储器单元105的材料可包含硫族化物材料或其它合金，包含硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)、硅(Si)或铟(In)，或其各种组合。在一些实例中，主要具有硒(Se)、砷(As)和锗(Ge)的硫族化物材料可被称为SAG合金。在一些实例中，SAG合金还可包含硅(Si)且此类硫族化物材料可被称为SiSAG合金。在一些实例中，SAG合金可包含硅(Si)或铟(In)或其组合且此类硫族化物材料可相应地被称为SiSAG合金或InSAG合金，或其组合。在一些实例中，硫族化物材料可包含额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)，其各自呈原子或分子形式。

在一些实例中，存储器单元105可为相变存储器单元的实例。在此类实例中，存储器单元105中使用的材料可基于合金(例如上文所列的合金)，并且可操作以便在存储器单元105的正常操作期间改变为不同物理状态(例如，经历相变)。举例来说，相变存储器单元105可与相对无序的原子配置(例如，相对非晶状态)和相对有序的原子配置(例如，相对结晶状态)相关联。相对无序的原子配置可对应于第一逻辑状态(例如，复位状态、逻辑0)，并且相对有序的原子配置可对应于第二逻辑状态(例如，不同于第一逻辑状态的逻辑状态，设置状态、逻辑1)。

在一些实例中(例如，对于阈值处理存储器单元105、对于自选存储器单元105)，由存储器单元105支持的逻辑状态集合中的一些或全部可与硫族化物材料的相对无序的原子配置相关联(例如，呈非晶状态的材料可为可操作以存储不同逻辑状态)。在一些实例中，存储器单元105的存储元件可为自选存储元件的实例。在此类实例中，存储器单元105中使用的材料可基于合金(例如，例如上文所列的合金)，并且可操作以便在存储器单元105的正常操作期间经历到不同物理状态的改变。举例来说，自选或阈值处理存储器单元105可具有高阈值电压状态和低阈值电压状态。高阈值电压状态可对应于第一逻辑状态(例如，重置状态、逻辑0)，并且低阈值电压状态可对应于第二逻辑状态(例如，不同于第一逻辑状态的逻辑状态，设置状态、逻辑1)。

在自选或阈值处理存储器单元105的写入操作(例如，编程操作)期间，用于写入操作的极性可影响(例如，确定、设置、编程)存储器单元105的材料的行为或特性，例如材料的阈值处理特性(例如，阈值电压)。对于由存储器单元105的材料存储的不同逻辑状态，存储器单元105的材料的阈值处理特性之间的差异(例如，在材料正存储逻辑状态‘0’相对于逻辑状态‘1’时的阈值电压之间的差异)可对应于存储器单元105的读取窗口。

存储器装置100可包含以例如网格状图案的图案布置的存取线(例如，各自沿着说明性x方向延伸的行线115、各自沿着说明性y方向延伸的列线125)。存取线可由一或多种导电材料形成。在一些实例中，行线115或其某一部分可被称为字线。在一些实例中，列线125或其某一部分可被称为数字线或位线。对存取线或其类似物的参考在不损失理解的情况下可互换。存储器单元105可定位在存取线，例如行线115和列线125的相交点处。在一些实例中，存储器单元105还可沿着说明性z方向布置(例如，寻址)，例如在存储器单元105的集合沿着说明性z方向位于不同层级(例如，层、叠组、平面、层次)处的实施方案中。在一些实例中，包含不同层级处的存储器单元105的存储器装置100可由与所展示的不同的配置的存取线、解码器和其它支持电路系统支持。

可通过激活存取线(例如行线115或列线125中的一或多个)以及与替代配置相关联的其它存取线而对存储器单元105执行操作，例如读取操作和写入操作。举例来说，通过激活行线115和列线125(例如，将电压施加到行线115或列线125)，可根据其相交点存取存储器单元105。各种二维或三维配置中的行线115和列线125以及其它存取线的相交点可被称为存储器单元105的地址。在一些实例中，存取线可为与存储器单元105耦合的导电线，并且可用于对存储器单元105执行存取操作。在一些实例中，存储器装置100可响应于命令而执行操作，所述命令可由与存储器装置100耦合的主机装置发布或可由存储器装置100(例如，由本地存储器控制器150)产生。

存取存储器单元105可通过一或多个解码器控制，所述解码器是例如行解码器110或列解码器120，以及其它实例。举例来说，行解码器110可从本地存储器控制器150接收行地址，并且基于所接收行地址而激活行线115。列解码器120可从本地存储器控制器150接收列地址，并且可基于所接收列地址而激活列线125。

感测组件130可为可操作以检测存储器单元105的状态(例如，材料状态、电阻状态、阈值状态)，并且基于所检测状态而确定存储器单元105的逻辑状态。感测组件130可包含一或多个感测放大器以转换(例如，放大)由存取存储器单元105产生的信号(例如，列线125或其它存取线的信号)。感测组件130可将从存储器单元105检测到的信号与参考135(例如，参考电压、参考电荷、参考电流)进行比较。存储器单元105的检测到的逻辑状态可作为感测组件130的输出提供(例如，到输入/输出组件140)，并且可向存储器装置100的另一组件或向与存储器装置100耦合的主机装置指示检测到的逻辑状态。

本地存储器控制器150可控制通过各种组件(例如，行解码器110、列解码器120、感测组件130以及其它组件)对存储器单元105的存取。在一些实例中，行解码器110、列解码器120和感测组件130中的一或多个可与本地存储器控制器150共址。本地存储器控制器150可为可操作以从一或多个不同控制器(例如，与主机装置相关联的外部存储器控制器、与存储器装置100相关联的另一控制器)接收信息(例如，命令、数据)，将信息翻译成可由存储器装置100使用的信令，对存储器单元105执行一或多个操作，以及基于执行一或多个操作而将数据从存储器装置100传达到主机装置。本地存储器控制器150可产生行地址信号和列地址信号以激活存取线，例如目标行线115和目标列线125。本地存储器控制器150还可产生并控制在存储器装置100的操作期间使用的各种信号(例如，电压、电流)。一般来说，本文中所论述的所施加信号的幅值、形状或持续时间可变化，并且对于操作存储器装置100时论述的各种操作来说可能不同。

本地存储器控制器150可为可操作以对存储器装置100的一或多个存储器单元105执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器150响应于存取命令(例如，来自主机装置)而执行或另外协调。本地存储器控制器150可为可操作以执行此处未列出的其它存取操作或与存储器装置100的操作相关的不与存取存储器单元105直接相关的其它操作。

在存储器装置100的一些实例中，存储器单元105可根据不同层级(例如，沿着说明性z方向)布置在三维架构中。在一些此类架构中，存储器单元105可耦合在存取线与导电支柱之间，所述导电支柱延伸穿过存储器单元105的层级。为存取存储器单元105，电路系统(例如，行解码器110、列解码器120或另一类型的解码器)可被配置成将存取线和导电支柱偏置到相应电压，使得跨越存储器单元105施加偏置。可基于由于跨越存储器单元105施加的偏置而驱动通过存储器单元105的电流(例如，电流量、电流方向)而将逻辑状态写入到存储器单元105。可根据基于或响应于跨越存储器单元105施加的偏置而通过存储器单元105的电流(例如，电流的存在、电流的不存在、电流量)而从存储器单元105读取逻辑状态。

根据如本文中所公开的实例，存储器装置100可实施多晶体管架构，例如双晶体管架构，以将导电支柱与相应存取线(例如，所述存取线各自与不同电压极性相关联)耦合，这可减少跨越晶体管的与泄漏相关联的电压差分。举例来说，存储器装置100可包含导电支柱，其可经由第一晶体管与第一存取线(例如，与正电压相关联)耦合且经由第二晶体管与第二存取线(例如，与负电压相关联)耦合。通过使用不同存取线经由不同晶体管对导电支柱进行正和负偏置，可减少跨越经解除激活晶体管的电压差分，由此减少泄漏(例如，与经解除激活晶体管相关联)。因此，通过实施多晶体管架构，例如双晶体管架构，以根据如本文中所公开的实例对存储器装置100导电支柱进行偏置，存储器装置100可支持相对于一些单晶体管架构的减少的功率消耗、增加的存取操作准确性或其任何组合，以及其它益处。

存储器装置100可包含支持用于竖直存储器阵列的晶体管配置的任何数量的非暂时性计算机可读媒体。举例来说，本地存储器控制器150、行解码器110、列解码器120、感测组件130或输入/输出组件140或其任何组合可包含或可存取存储指令(例如，固件)的一或多个非暂时性计算机可读媒体以用于执行本文中归于存储器装置100的功能。举例来说，如果由存储器装置100执行，则此类指令可使存储器装置100执行如本文中所描述的一或多个相关联功能。

图2、3A和3B示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的存储器阵列200的实例。存储器阵列200可包含在存储器装置100中，并且示出可由各种导电结构(例如，存取线)存取的存储器单元105的三维布置的实例。图2示出存储器阵列200相对于如图3A和3B中所展示的切割平面A-A的顶部截面视图(例如，截面A-A)。图3A示出存储器阵列200相对于如图2中所展示的切割平面B-B的侧截面视图(例如，截面B-B)。图3B示出存储器阵列200相对于如图2中所展示的切割平面C-C的侧截面视图(例如，截面C-C)。截面视图可为存储器阵列200的横截面视图的实例，其中出于清楚起见移除一些方面(例如，电介质结构)。可相对于x方向、y方向和z方向描述存储器阵列200的元件，如图2、3A和3B中的每一个中所示出。虽然包含在图2、3A和3B中的一些元件标记有数字指示符，而其它对应元件未经标记，但它们是相同的或将理解为类似的，以便增加所描绘特征的可见性和清晰度。此外，虽然一些数量的重复元件展示在存储器阵列200的说明性实例中，但根据如本文中所描述的实例的技术可适用于任何数量的此类元件，或一个重复元件与另一重复元件之间的数量比。

在存储器阵列200的实例中，存储器单元105和字线205可根据层级230(例如，叠组、层、平面，如图3A和3B中所示出)沿着z方向分布。在一些实例中，z方向可正交于存储器阵列200的衬底(未展示)，所述衬底可在沿着z方向的所示出结构下方。虽然存储器阵列200的说明性实例包含四个层级230，但根据如本文中所公开的实例的存储器阵列200可包含沿着z方向的任何数量的一或多个层级230(例如，64个层级、128个层级)。

每一字线205可为由一或多种导电材料(例如，一或多个金属部分、一或多个金属合金部分)形成的存取线的部分的实例。如所示出，字线205可以梳状结构形成，包含沿着y方向延伸穿过支柱220之间的间隙(例如，交替间隙)的部分(例如，突出部、齿)。举例来说，如所示出，存储器阵列200可包含每层级230两个字线205(例如，根据用于给定层级n的奇数字线205-a-n1和偶数字线205-a-n2)，其中相同层级230的此类字线205可被描述为交错的(例如，其中奇数字线205-a-n1的部分沿着y方向在偶数字线205-a-n2的部分之间突出，且反之亦然)。在一些实例中，(例如，层级230的)奇数字线205可与给定支柱220的第一侧上(例如，沿着x方向)的第一存储器单元105相关联，并且(例如，相同层级230的)偶数字线可与给定支柱220的第二侧上(例如，沿着x方向，与第一存储器单元105相对)的第二存储器单元105相关联。因此，在一些实例中，给定层级230的存储器单元105可根据偶数字线205或奇数字线205寻址(例如，选择、激活)。

每一支柱220可为由一或多种导电材料(例如，一或多个金属部分、一或多个金属合金部分)形成的存取线的部分(例如，导电支柱部分)的实例。如所示出，支柱220可布置在二维阵列中(例如，在xy平面中)，所述二维阵列沿着第一方向具有第一数量的支柱220(例如，沿着x方向的八个支柱，即八行支柱)且沿着第二方向具有第二数量的支柱220(例如，沿着y方向的五个支柱，即五列支柱)。虽然存储器阵列200的说明性实例包含沿着x方向的八个支柱220和沿着y方向的五个支柱220的二维布置，但根据如本文中所公开的实例的存储器阵列200可包含沿着x方向的任何数量的支柱220和沿着y方向的任何数量的支柱220。此外，如所示出，每一支柱220可与存储器单元105的相应集合(例如，沿着z方向，每一层级230一或多个存储器单元105)耦合。支柱220可在xy平面中具有沿着z方向延伸的横截面区域。虽然用xy平面中的圆形横截面区域示出，但支柱220可形成有不同形状，例如在xy平面中具有椭圆形、方形、矩形、多边形或其它横截面区域。

存储器单元105各自可包含硫族化物材料。在一些实例中，存储器单元105可为阈值处理存储器单元的实例。可根据字线205(例如，层级选择，其可包含层级230内的偶数或奇数选择)与支柱220之间的相交点存取(例如，寻址选择)每一存储器单元105。举例来说，如所示出，可根据支柱220-a-43与字线205-a-32之间的相交点存取层级230-a-3的经选择存储器单元105-a。

可通过跨越存储器单元105施加存取偏置(例如，存取电压V_存取，其可为正电压或负电压)而存取(例如，写入、读取)存储器单元105。在一些实例中，存取偏置可通过用第一电压(例如，V_存取/2)对经选择字线205进行偏置和通过用第二电压(例如，-V_存取/2)对经选择支柱220进行偏置来施加存取偏置，所述第二电压可具有相对于第一电压的相反正负号。关于经选择存储器单元105-a，对应存取偏置(例如，第一电压)可施加到字线205-a-32，而其它未经选择字线205可接地(例如，偏置到0V)。在一些实例中，字线偏置可由与字线205中的一或多个耦合的字线驱动器(未展示)提供。

为将对应存取偏置(例如，第二电压)施加到支柱220，支柱220可被配置成经由(例如，物理地、电)耦合在支柱220与位线215之间的相应晶体管225选择性地与位线215(例如，沿着y方向延伸的数字线、列线、存取线)耦合。在一些实例中，晶体管225可为竖直晶体管(例如，具有沿着z方向的沟道的晶体管、具有沿着z方向的半导体结的晶体管)，所述竖直晶体管可使用各种技术(例如，薄膜技术)形成在存储器阵列200的衬底上方。在一些实例中，经选择支柱220、经选择位线215或其组合可为参考图1所描述的经选择列线125的实例。

晶体管225(例如，晶体管225的沟道部分)可由栅极线210(例如，沿着x方向延伸的激活线、选择线、行线、存取线)激活，所述栅极线与晶体管225的集合(例如，沿着x方向的集合)的相应栅极耦合。换句话说，支柱220中的每一个可具有被配置成用于与存取线(例如，位线215)耦合的第一末端(例如，朝向负z方向，底部末端)。在一些实例中，栅极线210、晶体管225或这两者可被视为行解码器110的组件(例如，作为支柱解码器组件)。在一些实例中，支柱220或位线215或其各种组合的选择(例如，的偏置)可由列解码器120或感测组件130或这两者支持。

为将对应存取偏置(例如，-V_存取/2)施加到支柱220-a-43，位线215-a-4可用存取偏置进行偏置，并且栅极线210-a-3可接地(例如，偏置到0V)或以其它方式用激活电压进行偏置。在晶体管225为n型晶体管的实例中，栅极线210-a-3用比位线215-a-4相对更高的电压进行偏置可激活晶体管225-a(例如，使晶体管225-a在导电状态下操作)，由此将支柱220-a-43与位线215-a-4耦合且用相关联存取偏置对支柱220-a-43进行偏置。在晶体管225为p型晶体管的实例中，栅极线210-a-3用比位线215-a-4相对更低的电压进行偏置可激活晶体管225-a，由此将支柱220-a-43与位线215-a-4耦合且用相关联存取偏置对支柱220-a-43进行偏置。然而，晶体管225可包含不同沟道类型，或可根据不同偏置方案操作以支持各种存取操作。

在一些实例中，存储器阵列200中的未经选择支柱220可在晶体管225-a被激活时电浮动，或可(例如，接地、经由高电阻路径、经由泄漏路径)与另一电压源耦合以避免支柱220的电压漂移。举例来说，接地电压被施加到栅极线210-a-3可不激活与栅极线210-a-3耦合的其它晶体管225，因为栅极线210-a-3的接地电压可不大于其它位线215的电压(例如，其可用接地电压进行偏置或可浮动)。此外，其它未经选择栅极线210，包含如图3A中所展示的栅极线210-a-5可用等于或类似于存取偏置(例如，-V_存取/2，或一些其它负偏置或相对接近存取偏置电压的偏置)的电压进行偏置，使得沿着未经选择栅极线210的晶体管225不被激活。因此，与栅极线210-a-5耦合的晶体管225-b可被解除激活(例如，在不导电状态下操作)，由此将位线215-a-4的电压与支柱220-a-45以及其它支柱220隔离。

在写入操作中，可通过跨越存储器单元105施加写入偏置(例如，其中V_存取＝V_写入，其可为正电压或负电压)来写入存储器单元105。在一些实例中，写入偏置的极性可影响(例如，确定、设置、编程)存储器单元105的材料的行为或特性，例如材料的阈值电压。举例来说，施加具有第一极性的写入偏置可将存储器单元105的材料设置成具有可与存储逻辑0相关联的第一阈值电压。此外，施加具有第二极性(例如，与第一极性相反)的写入偏置可将存储器单元的材料设置成具有可与存储逻辑1相关联的第二阈值电压。对于由存储器单元105的材料存储的不同逻辑状态，存储器单元105的材料的阈值电压之间的差异(例如，在材料正存储逻辑状态‘0’相对于逻辑状态‘1’时的阈值电压之间的差异)可对应于存储器单元105的读取窗口。

在读取操作中，可通过跨越存储器单元105施加读取偏置(例如，其中V_存取＝V读取，其可为正电压或负电压)来读取存储器单元105。在一些实例中，可基于存储器单元105是否在所施加读取偏置的存在下进行阈值处理而评估存储器单元105的逻辑状态。举例来说，此类读取偏置可使存储第一逻辑状态(例如，逻辑0)的存储器单元105达到阈值(例如，准许电流流动，准许电流高于阈值电流)，并且可不使存储第二逻辑状态(例如，逻辑1)的存储器单元105达到阈值(例如，可不准许电流流动，可准许电流低于阈值电流)，其中可经由经激活字线205或经激活位线215检测此类电流。

在一些实例中，沿着位线215-a-4的经解除激活晶体管225，以及其它晶体管225，可准许在位线215-a-4用存取偏置进行偏置的操作期间的泄漏。举例来说，未经选择栅极线210(例如，栅极线210-a-5)可用具有等于或类似于位线偏置的量值的负电压(例如，具有V_存取/2的量值的负电压)进行偏置，以解除激活与位线215-a-4和未经选择栅极线耦合的晶体管225(例如，晶体管225-b)。因而，经解除激活晶体管225的相应栅极可被偏置到负电压。一些存取操作可导致跨越经解除激活晶体管225的相对较大的电压差分。举例来说，如果位线215-a-4用正存取偏置进行偏置(例如，其中-V_存取/2为正电压)，则跨越经解除激活晶体管225的电压差分可对应于负电压与正存取偏置(例如，V_存取)之间的差。在一些情况下，与晶体管225相关联的泄漏可随着跨越晶体管225的电压差分增加而增加。在一些情况下，增加的泄漏可与增加的功率消耗、中断的存取操作(例如，由于泄漏更改沿着位线215-a-4的电流或电荷而失败或减缓的存取操作)或这两者相关联。

根据如本文中所公开的实例，存储器阵列200可实施多晶体管架构，例如双晶体管架构，其中支柱220可使用两个晶体管225与两个位线215耦合。举例来说，支柱220可经由第一晶体管225与第一位线215耦合且经由第二晶体管225与第二位线215耦合。第一位线215可与用正电压对支柱220进行偏置相关联(例如，对于-V_存取/2为正电压的情形)，并且第二位线215可与用负电压对支柱220进行偏置相关联(例如，对于-V_存取/2为负电压的情形)。举例来说，为用正电压对支柱220进行偏置，存储器阵列200可被配置成用正电压对第一位线215进行偏置(例如，使用位线驱动器、列解码器120)，激活第一晶体管225以将支柱220与第一位线215耦合，并且解除激活第二晶体管225以将支柱220与第二位线215隔离(例如，在此期间第二位线可浮动、接地或用负电压进行偏置)。为用负电压对支柱220进行偏置，存储器阵列200可被配置成用负电压对第二位线215进行偏置(例如，使用位线驱动器、列解码器120)，激活第二晶体管225以将支柱220与第二位线215耦合，并且解除激活第一晶体管225以将支柱220与第一位线215隔离(例如，在此期间第一位线可浮动、接地或用正电压进行偏置)。

通过使用不同位线215对支柱220进行正或负偏置，可减少跨越经解除激活晶体管225的电压差分，由此减少伴随经解除激活晶体管225的泄漏电流。举例来说，位线215和未经选择栅极线210可被偏置，使得在存取操作期间，跨越经解除激活晶体管225的相应电压差分大致为存取电压的一半(例如，具有小于或等于V_存取/2的量值)。因此，通过实施多晶体管架构，例如双晶体管架构，以根据如本文中所公开的实例对存储器阵列200的支柱220进行偏置，存储器阵列200可以通过经解除激活晶体管225的减少的泄漏予以实施，这可支持减少的功率消耗、增加的存取操作准确性或其任何组合，以及其它益处。

图4示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的布局400的实例。布局400可为用于实施参考图2、3A和3B所描述的存储器阵列200的方面的实例，并且可参考x方向(例如，行方向)、y方向(例如，列方向)和z方向(例如，层级方向)描述布局400的方面。举例来说，布局400可包含支柱220-b的布置，所述支柱可为参考图2、3A和3B所描述的支柱220的实例。布局400还可包含字线205(例如，以梳状结构布置)和存储器单元105(例如，存储器单元105的三维阵列)的各种布置，所述字线和所述存储器单元还可为参考图2、3A和3B所描述的相应组件的实例，尽管出于说明性清晰度起见，从图4省略了此类组件。

支柱220-b中的每一个可延伸穿过存储器单元105的一或多个层级(例如，层级230)，并且可在每一层级230处与一或多个存储器单元105(例如，两个存储器单元105)耦合。举例来说，在每一层级处，一或多个存储器单元105可与支柱220-b和相应字线205耦合(例如，物理地耦合在它们之间、电耦合在它们之间或这两者)。虽然布局400的说明性实例包含与沿着x方向的两个支柱220-b(例如，一列元件)相关联的电路系统，但可针对沿着x方向和y方向的任何数量的支柱220-b(例如，在xy平面中的任何数量的行和列的元件)重复根据如本文中所公开的实例的布局400的元件。

布局400示出多晶体管架构，例如双晶体管架构的实例，其可被实施以促进支柱220的偏置(例如，经由沿着x方向延伸的位线215-b)。举例来说，支柱220-b-11可经由晶体管225-c-11a与位线215-b-1a耦合且经由晶体管225-c-11b与位线215-b-1b耦合，并且支柱220-b-12可经由晶体管225-c-12a与位线215-b-1a耦合且经由晶体管225-c-12b与位线215-b-1b耦合。此类布置可与划分此类元件对之间的位线215和晶体管225(例如，如参考图2、3A、和3B所描述)的功能性相关联。举例来说，可经由位线215-b-1a支持支柱220-b-11和220-b-12的具有第一电压极性的偏置，并且可经由位线215-b-1b支持支柱220-b-11和220-b-12的具有第二电压极性(例如，与第一电压极性相反)的偏置。

为支持一些存取操作，位线215-b-1a和位线215-b-1b中的一个可被激活(例如，与存取电压源耦合、与感测组件130耦合)，而位线215-b-1a和位线215-b-1b中的另一个可被解除激活(例如，浮动、与空闲电压源耦合、与感测组件130隔离)。举例来说，位线215-b-1a可用于用正存取电压对支柱220-b-11和220-b-12中的一个或两个进行偏置(例如，在此期间支柱220-b-11和220-b-12可与位线215-b-1b隔离)，并且位线215-b-1b可用于用负电压对支柱220-b-11和220-b-12中的一个或两个进行偏置(例如，在此期间支柱220-b-11和220-b-12可与位线215-b-1a隔离)。

晶体管225-c可为可操作以部分地基于晶体管225-c的相应栅极处的电压而将支柱220-b与相应位线215-b耦合。举例来说，布局400可包含沿着y方向延伸的栅极线210-b，其与晶体管225-c的(例如，沿着y方向的一行晶体管225-c的)栅极耦合且可操作以用各种电压对晶体管225-c的栅极进行偏置。举例来说，布局400可包含与晶体管225-c-11a(例如，和沿着y方向的其它晶体管225-c)的栅极耦合的栅极线210-b-1a、与晶体管225-c-11b的栅极耦合的栅极线210-b-1b、与晶体管225-c-12a的栅极耦合的栅极线210-b-2a和与晶体管225-c-12b的栅极耦合的栅极线210-b-2b。栅极线210-b中的每一个可独立地被驱动(例如，通过栅极线驱动器)以用相应电压对相应栅极进行偏置。

在布局400的实例中，每一晶体管225-c可与位线215-b和支柱220-b的末端耦合(例如，物理地、电耦合在它们之间)。举例来说，晶体管225-c-11a可耦合在位线215-b-1a与支柱220-b-11的第一末端(例如，沿着z方向处于相对正位置的末端、顶部末端)之间，晶体管225-c-11b可耦合在位线215-b-1b与支柱220-b-11的第二末端(例如，沿着z方向处于相对负位置的与第一末端相对的末端、底部末端)之间，依此类推。此处，位线215-b-1a和晶体管225-c-1na可位于支柱220-b上方(例如，相对于衬底)，并且位线215-b-1b和晶体管225-c-1nb可位于支柱220-b下方(例如，在支柱220-b与衬底之间)。然而，布局400可被实施，使得位线215-b-1a和晶体管225-c-1na可位于支柱220-b下方，并且位线215-b-1b和晶体管225-c-1nb可位于支柱220-b上方。

在一些实例中，位于支柱220-b上方的晶体管225-c或位线215-b可部分地基于激光退火过程而形成。举例来说，在一些情况下，与形成晶体管225-c和位线215相关联的其它退火过程的相对高热量可能在存储器单元105暴露于高热量的情况下损坏所述存储器单元。与其它退火过程相比，激光退火过程可与减少的热量相关联。因此，通过在形成存储器单元105之后实施激光退火过程，可减少存储器单元105的热暴露，由此减少损坏存储器单元105的可能性。

在一些实例中，每一晶体管225-c的沟道类型可基于晶体管225-c可操作以将支柱220-b与正电压(例如，正偏置的位线215-b，例如位线215-b-1a)耦合还是与负电压(例如，负偏置的位线215-b，例如位线215-b-1b)耦合而实施。举例来说，晶体管225-c-1na(例如，与支持支柱220-b的正偏置相关联)可为第一类型的晶体管(例如，与第一沟道类型相关联)，并且晶体管225-c-1nb(例如，与支持支柱220-b的负偏置相关联)可为第二类型晶体管(例如，与第二沟道类型相关联)。在一些实例中，晶体管225-c-1na可为p型晶体管，并且晶体管225-c-1nb可为n型晶体管。举例来说，p型晶体管可响应于用比位线215-b的电压相对更低的电压对栅极线210-b进行偏置而激活，并且n型晶体管可响应于用比位线215-b的电压相对更高的电压对栅极线210-b进行偏置而激活。因此，用正电压对位线215-b-1a进行偏置且用接地电压对晶体管225-c-1na的栅极进行偏置可基于晶体管225-c-1na为p型晶体管而激活晶体管225-c-1na。用负电压对位线215-b-1b进行偏置且用接地电压对晶体管225-c-1nb的栅极进行偏置可基于晶体管225-c-1nb为n型晶体管而激活晶体管225-c-1nb。因此，在一些实例中，每一支柱220-b可与n型/p型晶体管对耦合以通过相应位线215-b支持支柱220-b的负和正偏置。

布局400可支持基于使用位线215-b-1a或位线215-b-1b对与存储器单元105耦合的支柱220-b进行偏置而存取存储器单元105(例如，读取存储器单元105的逻辑状态，将逻辑状态写入到存储器单元105，以及其它存取操作)。举例来说，当执行对与支柱220-b-12耦合的存储器单元105的存取时，包含布局400的存储器装置100可被配置成使用位线215-b-1a或位线215-b-1b中的一个对支柱220-b-12进行偏置，并且将支柱220-b-11与位线215-b-1a或位线215-b-1b中的另一个隔离。基于哪一位线215-b用于对支柱220-b-12进行偏置(例如，基于支柱220-b-12被偏置到正电压还是负电压)，存储器装置100可被配置成将未经选择位线215-b与支柱220-b-12隔离。

下表1描绘与以下相关联的示例电压：“空闲”条件(例如，与存储器装置100的空闲状态相关联、与支柱220-b-11和220-b-12未经选择以用于给定存取操作相关联)、“正”条件(例如，与经由位线215-b-1a对与具有正单元偏置的支柱220-b-12耦合的存储器单元105执行存取操作相关联)，以及“负”条件(例如，与经由位线215-b-1b对与具有负单元偏置的支柱220-b-12耦合的存储器单元执行存取操作相关联)。如布局400中所示出，电压V_GLP1可对应于栅极线210-b-1a的电压，电压V_GLN1可对应于栅极线210-b-1b的电压，电压V_GLP2可对应于栅极线210-b-2a的电压，电压V_GLN2可对应于栅极线210-b-2b的电压，电压V_BLP可对应于位线215-b-1a的电压，电压V_BLN可对应于位线215-b-1b的电压，电压V_P1可对应于支柱220-b-11的电压，电压V_P2可对应于支柱220-b-12的电压，并且电压V_WL可对应于字线205(例如，经选择或另外代表性字线205)的电压。包含在表1中的电压为出于说明性目的的示例值，并且其它电压值可用于支持如本文中所描述的存取操作。

表1-与操作布局400相关联的存取电压

在“空闲”条件中，位线215-b和栅极线210-b可被偏置，使得晶体管225-c中的每一个被解除激活。举例来说，栅极线210-b-na的电压可大于位线215-b-1a的电压，并且栅极线210-b-nb的电压可小于位线215-b-1b的电压。因此，晶体管225-c中的每一个可被解除激活，使得支柱220-b-11和支柱220-b-12与位线215-b隔离(例如，并且可被称为未经选择支柱220-b)。

在一些实例中，在与位线215-b隔离期间，支柱220-b的电压可被偏置到大致0V。举例来说，支柱220-b中的每一个可经由耦合件405-a(例如，电阻耦合件、漏电器层次、漏电器层)与电压源耦合。耦合件405可包含提供电荷耗散的材料，例如与接地节点或其它电压源具有相对高电阻或阻抗的耦合件(例如，以支持无源均衡，以减少或防止浮动条件)。举例来说，耦合件405可具有大于与存储器单元105中的每一个相关联的电阻的电阻，其可提供具有相对低功率消耗的电荷耗散(例如，与相对低电阻耗散耦合件相比)。在一些实例中，可从布局400中排除耦合件405，使得支柱220-b可处于电浮动条件，同时与位线215-b隔离。

在一些实例中，耦合件405-a可位于布局400的存储器单元105的两个层级之间。举例来说，可另外包含存储器单元105的阵列的层级230可由耦合件405-a替换，使得支柱220-b可与电压源弱耦合(例如，与地面弱耦合)。此处，支柱220-b可延伸穿过耦合件405-a，并且可在存储器阵列内的耦合件405-a的层级处与耦合件405-a耦合。在各种实例中，耦合件405可代替存储器单元105的底部层级实施、代替存储器单元105的顶部层级实施，或可实施在多个层级上，以及其它实例。

在“正”条件中(例如，当经由支柱220-b-12用正单元偏置存取存储器单元105)时，位线215-b和栅极线210-b可被偏置，使得支柱220-b-12与位线215-b-1a耦合且与位线215-b-1b隔离。举例来说，当经由支柱220-b-12存取存储器单元105时，位线驱动器(例如，列解码器120)可用第一存取电压(例如，3.5V)对位线215-b-1a进行偏置，并且用接地电压(例如，0V)对位线215-b-1b进行偏置。另外，栅极线210-b-2a可用第一电压进行偏置，使得晶体管225-c-12a被激活，并且栅极线210-b-2b可用第二电压进行偏置，使得晶体管225-c-12b被解除激活。在一些实例中，栅极线210-b-2a和栅极线210-b-2b中的每一个可用相同电压，例如接地电压(例如，0V)进行偏置，并且晶体管225-c-12a和晶体管225-c-12b可基于相应位线215-b的偏置而被激活或解除激活。举例来说，V_BLP可大于V_GLP2(例如，3.5V>0V)，这可使晶体管225-c-12a被激活且将支柱220-b-12与位线215-b-1a耦合，并且V_BLN可等于V_GLN2(例如，两者均被偏置到0V)，这可使晶体管225-c-12b被解除激活且将支柱220-b-12与位线215-b-1b隔离。

基于将支柱220-b-12与位线215-b-1a耦合，支柱220-b-12可用第一存取电压(例如，3.5V)进行偏置，所述第一存取电压可对应于参考图2、3A和3B所描述的电压-V_存取/2。举例来说，将支柱220-b-12与位线215-b-1a耦合可使第一存取电压施加到支柱220-b-12，使得V_P2等于V_BLP。对于“正”条件，可结合与存储器单元105耦合的字线205的偏置跨越存储器单元105施加存取偏置(例如，V_存取)。举例来说，字线驱动器可用第二存取电压(例如，V_WL＝-3.5V)对字线205进行偏置，所述第二存取电压可对应于参考图2、3A和3B所描述的电压V_存取/2。可基于存取偏置而从存储器单元105读取逻辑状态或将逻辑状态写入到存储器单元105。举例来说，可基于存储器单元105是否响应于存取偏置而进行阈值处理来读取逻辑状态。在一些实例中，施加与“正”条件相关联的存取偏置可将经选择存储器单元105设置成具有与存储第一逻辑状态(例如，逻辑0)相关联的第一特性(例如，第一阈值电压)。

在“负”条件中(例如，当经由支柱220-b-12用负单元偏置存取存储器单元105)时，位线215-b和栅极线210-b可被偏置，使得支柱220-b-12与位线215-b-1b耦合且与位线215-b-1a隔离。举例来说，当经由支柱220-b-12存取存储器单元105时，位线驱动器可用第三存取电压(例如，-3.5V)对位线215-b-1b进行偏置，并且用接地电压(例如，0V)对位线215-b-1a进行偏置。另外，栅极线210-b-2b可用第一电压进行偏置，使得晶体管225-c-12b被激活，并且栅极线210-b-2a可用第二电压进行偏置，使得晶体管225-c-12a被解除激活。在一些实例中，栅极线210-b-2a和栅极线210-b-2b中的每一个可用相同电压，例如接地电压(例如，0V)进行偏置，并且晶体管225-c-12a和晶体管225-c-12b可基于相应位线215-b的偏置而被激活或解除激活。举例来说，V_BLP可等于V_GLP2(例如，两者均被偏置到0V)，这可使晶体管225-c-12a被解除激活且将支柱220-b-12与位线215-b-1a隔离。V_BLN可小于V_GLN2(例如，-3.5V<0V)，这可使晶体管225-c-12b被激活且将支柱220-b-12与位线215-b-1b耦合。

基于将支柱220-b-12与位线215-b-1b耦合，支柱220-b-12可用第三存取电压(例如，-3.5V)进行偏置，使得V_P2等于V_BLN。对于“负”条件，可结合与存储器单元105耦合的字线205的偏置跨越存储器单元105施加存取偏置。举例来说，字线驱动器可用第四存取电压(例如，V_WL＝3.5V)对字线205进行偏置。在一些实例中，可基于存储器单元105是否响应于存取偏置而进行阈值处理来从存储器单元105读取逻辑状态。在一些实例中，施加与“负”条件相关联的存取偏置可将经选择存储器单元105设置成具有与存储第二逻辑状态(例如，逻辑1)相关联的第二特性(例如，第二阈值电压)。

当经由支柱220-b-12(例如，用正或负单元偏置)存取存储器单元105时，位线215-b和栅极线210-b可被偏置，使得支柱220-b-11与位线215-b-1a和位线215-b-1b两者隔离。举例来说，当经由支柱220-b-12存取存储器单元105时，与支柱220-b-11相关联的栅极线210-b中的两个(例如，栅极线210-b-1a和栅极线210-b-1b)可根据“空闲”条件(例如，V_GLP1＝3.5V和V_GLN1＝-3.5V)进行偏置。因此，晶体管225-c-11a和晶体管225-c-11b两者可被解除激活，而不管是位线215-b-1a用第一存取电压进行偏置还是位线215-b-1b用第三存取电压进行偏置。举例来说，在正单元偏置期间，V_GLP1＝V_BLP且V_GLN1<V_BLN，并且在负单元偏置期间，V_GLP1>V_BLP且V_GLN1＝V_BLN。因此，晶体管225-c-11a和晶体管225-c-11b两者都不可在“正”条件期间或在“负”条件期间被激活。因此，支柱220-b-11可在经由支柱220-b-12的存取操作期间与位线215-b隔离。

在一些实例中，支柱220-b-11可在与位线215-b隔离时基于与耦合件405-a耦合而被偏置到～0V，这可例如将支柱220-b-11的电压减少(例如，耗散)到接地。在一些实例中，支柱220-b-11可基于与位线215-b隔离(例如，如果耦合件405从布局400中排除)而电浮动。

在一些实例中，栅极线210-b和位线215-b的偏置可在存取操作之后返回到空闲状态的偏置。耦合件405-a可减少支柱220-b与电压源(例如，接地节点)之间的电压差，或以其它方式耗散或防止支柱220-b上的电荷累积。举例来说，在存取操作之后，支柱220-b-12可与位线215-b隔离，并且支柱220-b-12可仍至少部分地偏置到存取电压(例如，第一存取电压、第三存取电压)。为耗散此类偏置，耦合件405-a可基于支柱220-b-12与电压源(例如，接地电压源)之间的电压差而支持电荷流向或流出支柱220-b-12。在一些实例中，耦合件405-a可允许至少一些电荷在存取操作期间流向或流出支柱220-b-12。然而，电荷的此类流动可足够缓慢，使得与位线215-b-1a或位线215-b-1b的耦合可在存取操作期间将支柱220-b-12的偏置维持在存取电压下。

通过实施用于对支柱220-b进行偏置的多晶体管架构，例如双晶体管架构，布局400示出用于减少通过未经选择晶体管225-c的泄漏的实例。举例来说，通过经解除激活晶体管225-c的泄漏可与跨越经解除激活晶体管225-c的电压差分的量值相关(例如，与之成比例)。在例如双晶体管架构的多晶体管架构的所描述实例中，在对支柱220-b进行偏置时跨越经解除激活晶体管225-c的最高电压差分可为位线215-b的存取电压的量值，其可对应于参考图2、3A和3B所描述的V_存取/2的量值(例如，与一些单晶体管架构中的V_存取的量值相比)。因此，通过根据布局400实施多晶体管架构，例如双晶体管架构，跨越经解除激活晶体管225-c的电压差分可小于实施单晶体管架构以对支柱220进行偏置的配置，这可减少对应泄漏。

在各种实例中，减少泄漏可支持减少的功率消耗，改进的存取操作准确性或其组合，以及其它益处。举例来说，此类泄漏可与用于维持所要存取电压的(例如，电压源的)功率消耗相关联，而不管无用电荷的流动。在一些实例中，此类泄漏可导致读取操作中的错误。举例来说，泄漏电流可叠加在通过存储器单元105的读取电流上，这可导致对由存储器单元105存储的电阻状态的不当评估，或对存储器单元105是否已进行阈值处理的不当评估，以及其它不准确性。因此，通过减少泄漏(例如，与经解除激活晶体管相关联)，用于对支柱220-b进行偏置的例如双晶体管架构的多晶体管架构可改进实施布局400的一或多个方面的存储器装置100的性能。

图5示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的布局500的实例。布局500可为用于实施参考图2、3A和3B所描述的存储器阵列200的方面的另一实例，并且可参考x方向(例如，行方向)、y方向(例如，列方向)和z方向(例如，层级方向)描述布局500的方面。举例来说，布局500可包含支柱220-c的布置，所述支柱可为参考图2、3A和3B所描述的支柱220的实例。布局500还可包含字线205和存储器单元105的各种布置，所述字线和所述存储器单元还可为参考图2、3A和3B所描述的相应组件的实例，尽管出于说明性清晰度起见，从图5省略了此类组件。

布局500示出例如双晶体管架构的多晶体管架构的另一实例，其可被实施以促进支柱220的偏置，所述布局可(例如，电、操作性地)类似于布局400，但可实施元件的不同物理布置。举例来说，支柱220-c-11可经由晶体管225-d-11a与位线215-c-1a耦合(例如，基于栅极线210-c-1a的电压)且经由晶体管225-d-11b与位线215-c-1b耦合(例如，基于栅极线210-c-1b的电压)，并且支柱220-d-12可经由晶体管225-d-12a与位线215-c-1a耦合(例如，基于栅极线210-c-2a的电压)且经由晶体管225-d-12b与位线215-c-1b耦合(例如，基于栅极线210-c-2b的电压)。在一些实例中，此类元件可类似于参考布局400所描述的相应元件而操作(例如，其中位线215-c-1a可支持用正电压对支柱220-c进行偏置，并且位线215-c-1b可支持用负电压对支柱220-c进行偏置)。

在布局500的实例中，每一晶体管225-d可与位线215-c和支柱220-c的在存储器单元105(例如，层级230)与衬底之间的末端耦合。举例来说，布局500的特征可形成在衬底上或上方，并且每一晶体管225-d可形成在位线215-c与沿着z方向的支柱220-c的末端(例如，底部)(例如，沿着z方向处于相对负位置的支柱220-c的末端)之间。在一些实例中，栅极线210-c、位线215-c和晶体管225-d中的每一个可在z方向上位于支柱220-c下方(例如，支柱220-c的位于存储器单元105与衬底之间的末端下方)。

布局500还可包含耦合件405-b，其可为参考图4所描述的耦合件405的实例。耦合件405-b可为提供与接地节点或其它电压源的耗散耦合的材料。如所示出，耦合件405-b可与支柱220-c中的每一个的相应耦合部分505相关联，所述耦合部分可为电阻阻抗、电容阻抗或其组合(例如，RC阻抗)。在布局500的实例中，耦合件405-b可位于支柱220-c上方(例如，位于支柱220-c的与衬底相对的末端上方)。在一些其它实例(未展示)中，布局500可在层级230处或之间实施耦合件405(例如，如参考图4所描述)。

在布局500的一些实例中，所示出元件沿着z方向的相对位置可反转，使得栅极线210-c、位线215-c和晶体管225-d可位于支柱220-c上方(例如，与衬底相对)。在一些实例中，栅极线210-c、位线215-c和晶体管225-d可部分地基于激光退火过程而形成在支柱220-c上或上方(例如，当在形成存储器单元105之后形成此类特征时)。

图6示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的布局600的实例。布局600可为用于实施参考图2、3A和3B所描述的存储器阵列200的方面的实例。举例来说，布局600可示出存储器阵列200相对于切割平面B-B(例如，如图2中所展示)的侧截面视图(例如，截面B-B)。布局600可包含存储器单元105、字线205-b、栅极线210-d、位线215-d、支柱220-d和晶体管225-e的布置，所述组件可为参考图2、3A和3B所描述的相应组件的实例。布局600的方面可参考x方向、y方向和z方向来描述。

布局600示出用于实施耦合件405-c的实例，所述耦合件可包含漏电器材料605和导体部分610。耦合件405-c可沿着x方向和y方向延伸，使得耦合件405-c与包含在包含布局600的存储器装置100中的支柱220-d中的每一个耦合。耦合件405-c可提供与接地节点或其它电压源的耗散耦合(例如，以防止或减轻支柱220-d的浮动条件)。

耦合件405-c可位于(例如，形成在)布局600的层级230-b之间(例如，层级230-b-1和230-b-2之间)。在一些实例中，实施耦合件405-c可涉及替换原本将包含存储器单元105的层级。举例来说，耦合件405-c的元件可代替原本将沿着z方向形成在耦合件405-c的层级处的存储器单元105和字线205而实施。在布局600的一些实例(未展示)中，耦合件405-c可替换底部层级230-b(例如，可位于层级230-b下方)或顶部层级230-b(例如，可位于层级230-b上方)。

耦合件405-c可包含用于支持耗散耦合的各种材料。举例来说，耦合件405-c可包含提供支柱220-d与导体部分610之间的耦合的漏电器材料605，其中漏电器材料605可支持参考图5所描述的耦合部分505的方面。举例来说，漏电器材料605可形成在各自同支柱220-d与导体部分610之间的相应阻抗(例如，相对高电阻)相关联的部分(例如，离散部分)中，其中导体部分610可为与接地节点或其它电压源耦合的导电材料。在一些实例中，漏电器材料605和导体部分610的形成可实施分别类似于存储器单元105和字线205的形成的方面，例如实施类似图案化，以及其它操作。在一些实例中，导体部分610的形成可实施用于形成字线205-b的相同或类似导体形成操作，(例如，可为与字线205-b相同或类似的材料和形状)，并且漏电器材料605的形成可实施用于形成存储器单元105的类似操作但具有不同(例如，较高电阻)材料。

图7示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的存储器系统720的框图700。存储器系统720可为如参考图1至6所描述的存储器系统的方面的实例。存储器系统720或其各种组件可为用于执行如本文中所描述的用于竖直存储器阵列的晶体管配置的各种方面的构件的实例。举例来说，存储器系统720可包含存取组件725、耦合组件730、隔离组件735、耗散组件740、位线偏置组件745、字线偏置组件750或其任何组合。这些组件中的每一个可直接或间接地(例如，经由一或多个总线)彼此通信。

存取组件725可被配置为或以其它方式支持用于存取耦合在存储器裸片的导电支柱与存储器裸片的字线之间的存储器单元的构件。在一些实例中，存储器单元可包含硫族化物存储元件。

在一些实例中，为支持通过存取组件725进行存取，耦合组件730可被配置为或以其它方式支持用于至少部分地基于激活导电支柱与第一位线之间的第一晶体管而将导电支柱与第一位线耦合的构件。在一些实例中，为支持通过存取组件725进行存取，隔离组件735可被配置为或以其它方式支持用于至少部分地基于解除激活导电支柱与第二位线之间的第二晶体管而将导电支柱与第二位线隔离的构件。在一些实例中，为支持通过存取组件725进行存取，字线偏置组件750可被配置为或以其它方式支持用于用第一存取电压对字线进行偏置的构件。在一些实例中，为支持通过存取组件725进行存取，位线偏置组件745可被配置为或以其它方式支持用于用第二存取电压对第一位线进行偏置的构件。

在一些实例中，激活第一晶体管至少部分地基于用第一电压对第一晶体管的栅极进行偏置。在一些实例中，解除激活第二晶体管至少部分地基于用第二电压对第二晶体管的栅极进行偏置。在一些实例中，第一电压和第二电压为相同电压。

在一些实例中，第一晶体管与第一沟道类型相关联。在一些实例中，第二晶体管与不同于第一沟道类型的第二沟道类型相关联。

在一些实例中，激活第一晶体管至少部分地基于在第二存取电压大于相同电压的情况下对第一位线进行偏置。在一些实例中，解除激活第二晶体管至少部分地基于用相同电压对第二位线进行偏置。

在一些实例中，激活第一晶体管至少部分地基于在第二存取电压小于相同电压的情况下对第一位线进行偏置。在一些实例中，解除激活第二晶体管至少部分地基于用相同电压对第二位线进行偏置。

在一些实例中，耗散组件740可被配置为或以其它方式支持用于以下的构件：在存取之后，经由导电支柱与接地节点之间的电阻耦合件减少导电支柱与接地节点之间的电压差，所述电阻耦合件具有大于与存储器单元相关联的第二电阻的第一电阻。

在一些实例中，隔离组件735可被配置为或以其它方式支持用于以下的构件：在存取期间，至少部分地基于解除激活第二导电支柱与第一位线之间的第三晶体管而将第二导电支柱与第一位线隔离。在一些实例中，隔离组件735可被配置为或以其它方式支持用于以下的构件：在存取期间，至少部分地基于解除激活第二导电支柱与第二位线之间的第四晶体管而将第二导电支柱与第二位线隔离。

图8展示示出根据如本文中所公开的实例的支持用于竖直存储器阵列的晶体管配置的方法800的流程图。可由如本文中所描述的存储器系统或其组件实施方法800的操作。举例来说，可由参考图1到7所描述的存储器系统执行方法800的操作。在一些实例中，存储器系统可执行指令集以控制装置的功能元件执行所描述功能。另外或替代地，存储器系统可使用专用硬件来执行所描述功能的方面。

在805处，方法可包含存取耦合在存储器裸片的导电支柱与存储器裸片的字线之间的存储器单元。可根据如本文中所公开的实例执行805的操作。在一些实例中，可由如参考图7所描述的存取组件725执行805的操作的方面。可根据如本文中所公开的各种技术执行805的存取，所述技术可包含810、815、820或825或其任何组合的操作，以及其它操作。

在一些实例中，805的存取可包含(例如，在810处)至少部分地基于激活导电支柱与第一位线之间的第一晶体管而将导电支柱与第一位线耦合。可根据如本文中所公开的实例执行810的操作。在一些实例中，可由如参考图7描述的耦合组件730执行810的操作的方面。

在一些实例中，805的存取可包含(例如，在815处)至少部分地基于解除激活导电支柱与第二位线之间的第二晶体管而将导电支柱与第二位线隔离。可根据如本文中所公开的实例执行815的操作。在一些实例中，可由如参考图7所描述的隔离组件735执行815的操作的方面。

在一些实例中，805的存取可包含(例如，在820处)用第一存取电压对字线进行偏置。可根据如本文中所公开的实例执行820的操作。在一些实例中，可由如参考图7所描述的位线偏置组件745执行820的操作的方面。

在一些实例中，805的存取可包含(例如，在825处)用第二存取电压对第一位线进行偏置。可根据如本文中所公开的实例执行825的操作。在一些实例中，可由如参考图7所描述的位线偏置组件745执行820的操作的方面。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)，或其任何组合：

方面1：一种包含用于存取耦合在存储器裸片的导电支柱与存储器裸片的字线之间的存储器单元的操作、特征、电路系统、逻辑、构件或指令或其任何组合的方法、设备或非暂时性计算机可读媒体，存取存储器单元包含：至少部分地基于激活导电支柱与第一位线之间的第一晶体管而将导电支柱与第一位线耦合，至少部分地基于解除激活导电支柱与第二位线之间的第二晶体管而将导电支柱与第二位线隔离，用第一存取电压对字线进行偏置，以及用第二存取电压对第一位线进行偏置。

方面2：根据方面1所述的方法、设备或非暂时性计算机可读媒体，其中激活第一晶体管至少部分地基于用第一电压对第一晶体管的栅极进行偏置，并且解除激活第二晶体管至少部分地基于用第二电压对第二晶体管的栅极进行偏置。

方面3：根据方面2所述的方法、设备或非暂时性计算机可读媒体，其中第一电压和第二电压为相同电压。

方面4：根据方面3的方法、设备或非暂时性计算机可读媒体，其中第一晶体管与第一沟道类型相关联，并且第二晶体管与不同于第一沟道类型的第二沟道类型相关联。

方面5：根据方面3至4中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中激活第一晶体管至少部分地基于在第二存取电压大于相同电压的情况下对第一位线进行偏置，并且解除激活第二晶体管至少部分地基于用相同电压对第二位线进行偏置。

方面6：根据方面3至4中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中激活第一晶体管至少部分地基于在第二存取电压小于相同电压的情况下对第一位线进行偏置，并且解除激活第二晶体管至少部分地基于用相同电压对第二位线进行偏置。

方面7：根据方面1至6中任一方面所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令，或其任何组合：在存取之后，经由导电支柱与接地节点之间的电阻耦合件减少导电支柱与接地节点之间的电压差，所述电阻耦合件具有大于与存储器单元相关联的第二电阻的第一电阻。

方面8：根据方面1至7中任一方面所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令，或其任何组合：在存取期间，至少部分地基于解除激活第二导电支柱与第一位线之间的第三晶体管而将第二导电支柱与第一位线隔离，以及在存取期间，至少部分地基于解除激活第二导电支柱与第二位线之间的第四晶体管而将第二导电支柱与第二位线隔离。

应注意，本文中所描述的方法描述可能的实施方案，并且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法的两个或更多个的部分。

描述了一种设备。下文提供如本文中所描述的设备的方面的概述：

方面9：一种设备，其包含：导电支柱，其延伸穿过存储器阵列的多个层级，其中在多个层级中的每一层级处，存储器阵列的一或多个存储器单元耦合在导电支柱与相应字线之间；第一晶体管，其可操作以至少部分地基于第一晶体管的栅极处的第一电压而将导电支柱与第一位线耦合；以及第二晶体管，其可操作以至少部分地基于第二晶体管的栅极处的第二电压而将导电支柱与第二位线耦合。

方面10：根据方面9所述的设备，其中：第一晶体管耦合在第一位线与导电支柱的第一末端之间，并且第二晶体管耦合在第二位线与导电支柱的与第一末端相对的第二末端之间。

方面11：根据方面9所述的设备，其中：第一晶体管耦合在第一位线与导电支柱的在一或多个存储器单元与衬底之间的末端之间，并且第二晶体管耦合在第二位线与导电支柱的在一或多个存储器单元与衬底之间的末端之间。

方面12：根据方面9所述的设备，其中：第一晶体管耦合在第一位线与导电支柱的与衬底相对的末端之间，并且第二晶体管耦合在第二位线与导电支柱的与衬底相对的末端之间。

方面13：根据方面9至12中任一方面所述的设备，其进一步包含：第一栅极线，其与第一晶体管的栅极耦合，其中第一晶体管可操作以至少部分地基于第一栅极线被偏置到第一电压而将导电支柱与第一位线耦合；以及第二栅极线，其与第二晶体管的栅极耦合，其中第二晶体管可操作以至少部分地基于第二栅极线被偏置到第二电压而将导电支柱与第二位线耦合。

方面14：根据方面9至13中任一方面所述的设备，其中导电支柱经由电阻耦合件与电压源耦合，所述电阻耦合件具有大于与存储器单元中的每一个相关联的第二电阻的第一电阻。

方面15：根据方面14所述的设备，其中电阻耦合件的至少部分在存储器阵列的多个层级中的两个层级之间与导电支柱连接。

方面16：根据方面9至15中任一方面所述的设备，其中第一晶体管为n型晶体管，并且第二晶体管为p型晶体管。

方面17：根据方面16所述的设备，其中：为经由导电支柱和第一位线存取存储器单元中的一个，设备可操作以在导电支柱与第一位线的耦合期间用负电压对第一位线进行偏置；并且为经由导电支柱和第二位线存取存储器单元中的一个，设备可操作以在导电支柱与第二位线的耦合期间用正电压对第二位线进行偏置。

方面18：根据方面17所述的设备，其中：为经由导电支柱和第一位线存取存储器单元中的一个，设备可操作以将导电支柱与第二位线隔离；并且为经由导电支柱和第二位线存取存储器单元中的一个，设备可操作以将导电支柱与第一位线隔离。

方面19：根据方面9至18中任一方面所述的设备，其中存储器单元各自包含硫族化物存储元件。

描述了一种设备。下文提供如本文中所描述的设备的方面的概述：

方面20：一种设备，其包含：导电支柱；字线；存储器单元，其耦合在导电支柱与字线之间；第一晶体管，其具有耦合在导电支柱与第一位线之间的第一沟道部分；第二晶体管，其具有耦合在导电支柱与第二位线之间的第二沟道部分；以及控制器，其用于对存储器单元执行存取操作，控制器可操作以使设备：至少部分地基于激活第一沟道部分而将导电支柱与第一位线耦合；至少部分地基于解除激活第二沟道部分而将导电支柱与第二位线隔离；用第一存取电压对字线进行偏置；以及用第二存取电压对第一位线进行偏置。

方面21：根据方面20所述的设备，其中：为激活第一晶体管，控制器可操作以使设备用第一电压对第一晶体管的第一栅极部分进行偏置；并且为解除激活第二晶体管，控制器可操作以使设备用第二电压对第二晶体管的第二栅极部分进行偏置。

方面22：根据方面21所述的设备，其中第一电压和第二电压为相同电压。

方面23：根据方面22所述的设备，其中：为激活第一晶体管，控制器可操作以使设备在第二存取电压大于相同电压的情况下对第一位线进行偏置；并且为解除激活第二晶体管，控制器可操作以使设备用相同电压对第二位线进行偏置。

方面24：根据方面22所述的设备，其中：为激活第一晶体管，控制器可操作以使设备在第二存取电压小于相同电压的情况下对第一位线进行偏置；并且为解除激活第二晶体管，控制器可操作以使设备用相同电压对第二位线进行偏置。

方面25：根据方面20至24中任一方面所述的设备，其中，为对存储器单元执行第二存取操作，控制器可操作以使设备：至少部分地基于解除激活第一沟道部分而将导电支柱与第一位线隔离；至少部分地基于激活第二沟道部分而将导电支柱与第二位线耦合；用第三存取电压对字线进行偏置，所述第三存取电压具有与第一存取电压的第二极性相反的第一极性；以及用第四存取电压对第二位线进行偏置，所述第四存取电压具有与第二存取电压的第四极性相反的第三极性。

可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有多种位宽度。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法经由导电路径在组件之间传达，在所述闭路关系中，信号能够经由导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指其中信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关分隔开的所述组件在开关断开时彼此隔离。在控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中所使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层或片。每一层或层级可具有三个维度(例如，高度、宽度和深度)，并且可覆盖表面的至少部分。举例来说，层或层级可为三维结构，其中两个维度大于第三维，例如薄膜。层或层级可包含不同元件、组件和/或材料。在一些实例中，一个层或层级可由两个或更多个子层或子层级构成。

包含存储器阵列的本文中所论述的装置可形成在例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷等各种化学物种的掺杂来控制衬底或衬底的子区的电导率。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，并且可包括重度掺杂(例如，简并)的半导体区。源极和漏极可通过轻度掺杂的半导体区或沟道分离。如果沟道是n型(即，大部分载流子为电子)，则FET可被称为n型FET。如果沟道为p型(即，大部分载流子为空穴)，则FET可被称为p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道电导率。举例来说，将正电压或负电压相应地施加到n型FET或p型FET可使沟道变为导电的。在大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。在小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文中结合附图所阐述的描述内容描述了示例配置，并且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”意味着“充当实例、例子或说明”，并且不“优选于”或“优于其它实例”。具体实施方式包含提供对所描述技术的理解的具体细节。然而，可在无这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着的短划线和在类似组件之间进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容可适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则功能可作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的各部分在不同物理位置处实施。

举例来说，结合本文中的公开内容所描述的各种说明性块和模块可与经设计以执行本文中所描述的功能的以下组件一起实施或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件，或其任何组合。通用处理器可为微处理器，但在替代性方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此类配置)。

如本文中(包含在权利要求书中)所使用，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意味着A或B或C或AB或AC或BC或ABC(即，A和B和C)。而且，如本文中所使用，短语“基于”不应被解释为指封闭条件集合。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应以相同方式解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，所述通信媒体包含有助于将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。而且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技艺从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技艺包含在媒体的定义中。如本文中所使用的磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘和蓝光光盘，其中磁盘通常是以磁性方式再现数据，而光盘是用激光以光学方式再现数据。以上的组合还包含在计算机可读媒体的范围内。

提供本文中的描述以使本领域的技术人员能够制造或使用本公开。本公开的各种修改将本领域的技术人员显而易见，且本文中所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变化形式。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最广泛范围。

Claims (25)

1.一种设备，其包括：

导电支柱，其延伸穿过存储器阵列的多个层级，其中在所述多个层级中的每一层级处，所述存储器阵列的一或多个存储器单元耦合在所述导电支柱与相应字线之间；

第一晶体管，其能够操作以至少部分地基于所述第一晶体管的栅极处的第一电压而将所述导电支柱与第一位线耦合；以及

第二晶体管，其能够操作以至少部分地基于所述第二晶体管的栅极处的第二电压而将所述导电支柱与第二位线耦合。

2.根据权利要求1所述的设备，其中：

所述第一晶体管耦合在所述第一位线与所述导电支柱的第一末端之间，并且所述第二晶体管耦合在所述第二位线与所述导电支柱的与所述第一末端相对的第二末端之间。

3.根据权利要求1所述的设备，其中：

所述第一晶体管耦合在所述第一位线与所述导电支柱的在所述一或多个存储器单元与衬底之间的末端之间，并且

所述第二晶体管耦合在所述第二位线与所述导电支柱的在所述一或多个存储器单元与所述衬底之间的所述末端之间。

4.根据权利要求1所述的设备，其中：

所述第一晶体管耦合在所述第一位线与所述导电支柱的与衬底相对的末端之间，并且

所述第二晶体管耦合在所述第二位线与所述导电支柱的与所述衬底相对的所述末端之间。

5.根据权利要求1所述的设备，其进一步包括：

第一栅极线，其与所述第一晶体管的所述栅极耦合，其中所述第一晶体管能够操作以至少部分地基于所述第一栅极线被偏置到所述第一电压而将所述导电支柱与所述第一位线耦合；以及

第二栅极线，其与所述第二晶体管的所述栅极耦合，其中所述第二晶体管能够操作以至少部分地基于所述第二栅极线被偏置到所述第二电压而将所述导电支柱与所述第二位线耦合。

6.根据权利要求1所述的设备，其中所述导电支柱经由电阻耦合件与电压源耦合，所述电阻耦合件具有大于与所述存储器单元中的每一个相关联的第二电阻的第一电阻。

7.根据权利要求6所述的设备，其中所述电阻耦合件的至少部分在所述存储器阵列的所述多个层级中的两个层级之间与所述导电支柱连接。

8.根据权利要求1所述的设备，其中所述第一晶体管为n型晶体管，并且所述第二晶体管为p型晶体管。

9.根据权利要求8所述的设备，其中：

为经由所述导电支柱和所述第一位线存取所述存储器单元中的一个，所述设备能够操作以在所述导电支柱与所述第一位线的所述耦合期间用负电压对所述第一位线进行偏置；并且

为经由所述导电支柱和所述第二位线存取所述存储器单元中的一个，所述设备能够操作以在所述导电支柱与所述第二位线的所述耦合期间用正电压对所述第二位线进行偏置。

10.根据权利要求9所述的设备，其中：

为经由所述导电支柱和所述第一位线存取所述存储器单元中的所述一个，所述设备能够操作以将所述导电支柱与所述第二位线隔离；并且

为经由所述导电支柱和所述第二位线存取所述存储器单元中的所述一个，所述设备能够操作以将所述导电支柱与所述第一位线隔离。

11.根据权利要求1所述的设备，其中所述存储器单元各自包括硫族化物存储元件。

12.一种方法，其包括：

存取耦合在存储器裸片的导电支柱与所述存储器裸片的字线之间的存储器单元，存取所述存储器单元包括：

至少部分地基于激活所述导电支柱与第一位线之间的第一晶体管而将所述导电支柱与所述第一位线耦合；

至少部分地基于解除激活所述导电支柱与第二位线之间的第二晶体管而将所述导电支柱与所述第二位线隔离；

用第一存取电压对所述字线进行偏置；以及

用第二存取电压对所述第一位线进行偏置。

13.根据权利要求12所述的方法，其中：

激活所述第一晶体管至少部分地基于用第一电压对所述第一晶体管的栅极进行偏置；并且

解除激活所述第二晶体管至少部分地基于用第二电压对所述第二晶体管的栅极进行偏置。

14.根据权利要求13所述的方法，其中所述第一电压和所述第二电压为相同电压。

15.根据权利要求14所述的方法，其中：

所述第一晶体管与第一沟道类型相关联；并且

所述第二晶体管与不同于所述第一沟道类型的第二沟道类型相关联。

16.根据权利要求14所述的方法，其中：

激活所述第一晶体管至少部分地基于在所述第二存取电压大于所述相同电压的情况下对所述第一位线进行偏置；并且

解除激活所述第二晶体管至少部分地基于用所述相同电压对所述第二位线进行偏置。

17.根据权利要求14所述的方法，其中：

激活所述第一晶体管至少部分地基于在所述第二存取电压小于所述相同电压的情况下对所述第一位线进行偏置；并且

解除激活所述第二晶体管至少部分地基于用所述相同电压对所述第二位线进行偏置。

18.根据权利要求12所述的方法，其进一步包括：

在所述存取之后，经由所述导电支柱与接地节点之间的电阻耦合件减少所述导电支柱与所述接地节点之间的电压差，所述电阻耦合件具有大于与所述存储器单元相关联的第二电阻的第一电阻。

19.根据权利要求12所述的方法，其进一步包括：

在所述存取期间，至少部分地基于解除激活第二导电支柱与所述第一位线之间的第三晶体管而将所述第二导电支柱与所述第一位线隔离；以及

在所述存取期间，至少部分地基于解除激活所述第二导电支柱与所述第二位线之间的第四晶体管而将所述第二导电支柱与所述第二位线隔离。

20.一种设备，其包括：

导电支柱；

字线；

存储器单元，其耦合在所述导电支柱与所述字线之间；

第一晶体管，其具有耦合在所述导电支柱与第一位线之间的第一沟道部分；

第二晶体管，其具有耦合在所述导电支柱与第二位线之间的第二沟道部分；以及

控制器，其用于对所述存储器单元执行存取操作，所述控制器能够操作以使所述设备：

至少部分地基于激活所述第一沟道部分而将所述导电支柱与所述第一位线耦合；

至少部分地基于解除激活所述第二沟道部分而将所述导电支柱与所述第二位线隔离；

用第一存取电压对所述字线进行偏置；以及

用第二存取电压对所述第一位线进行偏置。

21.根据权利要求20所述的设备，其中：

为激活所述第一晶体管，所述控制器能够操作以使所述设备用第一电压对所述第一晶体管的第一栅极部分进行偏置；并且

为解除激活所述第二晶体管，所述控制器能够操作以使所述设备用第二电压对所述第二晶体管的第二栅极部分进行偏置。

22.根据权利要求21所述的设备，其中所述第一电压和所述第二电压为相同电压。

23.根据权利要求22所述的设备，其中：

为激活所述第一晶体管，所述控制器能够操作以使所述设备在所述第二存取电压大于所述相同电压的情况下对所述第一位线进行偏置；并且

为解除激活所述第二晶体管，所述控制器能够操作以使所述设备用所述相同电压对所述第二位线进行偏置。

24.根据权利要求22所述的设备，其中：

为激活所述第一晶体管，所述控制器能够操作以使所述设备在所述第二存取电压小于所述相同电压的情况下对所述第一位线进行偏置；并且

为解除激活所述第二晶体管，所述控制器能够操作以使所述设备用所述相同电压对所述第二位线进行偏置。

25.根据权利要求20所述的设备，其中为对所述存储器单元执行第二存取操作，所述控制器能够操作以使所述设备：

至少部分地基于解除激活所述第一沟道部分而将所述导电支柱与所述第一位线隔离；

至少部分地基于激活所述第二沟道部分而将所述导电支柱与所述第二位线耦合；

用第三存取电压对所述字线进行偏置，所述第三存取电压具有与所述第一存取电压的第二极性相反的第一极性；以及

用第四存取电压对所述第二位线进行偏置，所述第四存取电压具有与所述第二存取电压的第四极性相反的第三极性。