CN117592411A - 非对称存储器单元设计 - Google Patents

非对称存储器单元设计 Download PDF

Info

Publication number
CN117592411A
CN117592411A CN202310979994.5A CN202310979994A CN117592411A CN 117592411 A CN117592411 A CN 117592411A CN 202310979994 A CN202310979994 A CN 202310979994A CN 117592411 A CN117592411 A CN 117592411A
Authority
CN
China
Prior art keywords
memory
memory cell
contact area
coupled
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310979994.5A
Other languages
English (en)
Inventor
M·罗布斯泰利
I·托尔托雷利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/818,923 external-priority patent/US20230354619A1/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117592411A publication Critical patent/CN117592411A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及非对称存储器单元设计。存储器装置可实施基于非对称存储器单元设计使用低编程脉冲的编程方案。举例来说，非对称存储器单元可具有含不同接触面积(例如宽度)的电极且可因此偏压到期望极性(例如，经负偏压或正偏压)用于编程操作。即，非对称存储器单元设计可实现非对称读取窗预算。举例来说，非对称存储器单元可经极性偏压以支持基于极性偏压对逻辑状态进行编程操作。

Description

非对称存储器单元设计
交叉参考
本专利申请案主张由罗布塞利(ROBUSTELLI)等人在2022年8月10日申请的标题为“非对称存储器单元设计(ASYMMETRIC MEMORY CELL DESIGN)”的第17/818,923号美国专利申请案的优先权，所述第17/818,923号美国专利申请案是由罗布塞利(ROBUSTELLI)等人在2022年4月29日申请的标题为“使用非对称单元设计改进写入延时及能量(IMPROVINGWRITE LATENCY AND ENERGY USING ASYMMETRIC CELL DESIGN)”的第17/733,474号美国专利申请案的部分接续申请案且主张所述第17/733,474号美国专利申请案的优先权及权益，所述美国专利申请案中的每一者转让给其受让人且其中的每一者以全文引用方式明确并入本文中。
技术领域
技术领域涉及非对称存储器单元设计。
背景技术
存储器装置广泛用于在例如计算机、用户装置、无线通信装置、相机、数字显示器及类似者的各种电子装置中存储信息。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说，二进制存储器单元可编程到通常由逻辑1或逻辑0表示的两种支持状态中的一者。在一些实例中，单个存储器单元可支持多于两种状态，其中任一者可被存储。为了存取所存储信息，组件可读取(例如感测、检测、检索、识别、确定、评估)存储器装置中所存储的状态。为了存储信息，组件可写入(例如编程、设置、指派)存储器装置中的状态。
存在各种类型的存储器装置及存储器单元，其包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选择存储器、硫属化物存储器技术及其它。存储器单元可依据易失性配置或非易失性配置进行描述。以非易失性配置来配置的存储器单元可长时间保存所存储逻辑状态，即使缺少外部电源。以易失性配置来配置的存储器单元在与外部电源断开时会丢失所存储状态。
发明内容
描述一种方法。所述方法可包含：形成材料堆叠，所述材料堆叠包括呈交替层的电介质材料及第一导电材料；蚀刻所述材料堆叠以形成一组空腔；蚀刻所述第一导电材料的部分以在所述电介质材料的所述交替层之间的凹部中形成多个第一电极，所述多个第一电极中的每一第一电极具有第一接触面积，所述多个第一电极与第一存取线解码器耦合；在所述一组空腔中沉积存储材料以形成多个存储元件，所述多个存储元件中的每一存储元件与所述多个第一电极中的相应第一电极耦合；及在所述一组空腔中沉积第二导电材料以形成多个第二电极，所述多个第二电极中的每一第二电极与相应存储元件耦合且具有与所述第一接触面积不同的第二接触面积。
描述一种设备。所述设备可包含：存储器单元，其包括存储元件；第一存取线解码器，其经由第一电极与所述存储器单元耦合，所述第一电极经由第一接触面积与所述存储元件耦合；及第二存取线解码器，其经由第二电极与所述存储器单元耦合，所述第二电极经由与所述第一接触面积不同的第二接触面积与所述存储元件耦合。
描述另一设备。所述设备可包含：一组存储器单元，每一存储器单元包括相应存储元件；一组第一存取线，每一第一存取线经由多个第一电极中的第一电极与所述一组存储器单元中的相应存储器单元耦合，相应第一电极经由第一接触面积与所述相应存储器单元的相应存储元件耦合；及第二存取线，其经由多个第二电极中的第二电极与所述一组存储器单元中的每一存储器单元耦合，相应第二电极经由与所述第一接触面积不同的第二接触面积与所述相应存储器单元的所述相应存储元件耦合。
附图说明
图1说明根据本文中公开的实例的支持非对称存储器单元设计的存储器阵列的实例。
图2说明根据本文中公开的实例的支持非对称存储器单元设计的存储器阵列的实例的俯视图。
图3A及3B说明根据本文中公开的实例的支持非对称存储器单元设计的存储器阵列的实例的侧视图。
图4A及4B说明根据本文中公开的实例的支持非对称存储器单元设计的编程图的实例。
图5A到5E说明根据本文中公开的实例的支持非对称存储器单元设计的过程流程的制造步骤。
图6展示根据本文中公开的实例的支持非对称存储器单元设计的存储器装置的框图。
图7到9展示说明根据本文中公开的实例的支持非对称存储器单元设计的一或若干方法的流程图。
图10A到10F说明根据本文中公开的实例的支持非对称存储器单元设计的过程流程的制造步骤。
图11说明根据本文中公开的实例的支持非对称存储器单元设计的过程流程的制造步骤。
图12A及12B说明根据本文中公开的实例的支持非对称存储器单元设计的过程流程的制造步骤。
图13A到13C说明根据本文中公开的实例的支持非对称存储器单元设计的过程流程的制造步骤。
图14展示说明根据本文中公开的实例的支持非对称存储器单元设计的一或若干方法的流程图。
具体实施方式
存储器装置可包含存储器单元的多个存储器阵列(例如包含多个存储器片块的分区)且可执行编程操作(例如存取操作，包含写入操作)。即，存储器装置可经由一或多个存取线(例如字线或位/数字线)将电压(例如写入电压)施加到存储器阵列以将逻辑状态(例如第一逻辑状态或第二逻辑状态)写入到一或多个存储器单元。存储器装置可基于外加电压的特性将逻辑状态写入到每一存储器单元。举例来说，存储器装置可通过跨存储器单元施加正电压来将第一逻辑状态写入到存储器单元且可通过跨存储器单元施加负电压来将第二逻辑状态写入到存储器单元。
跨存储器单元施加电压可设置存储器单元的阈值电压状态，使得逻辑状态可基于外加电压是否超过致使电流流过存储器单元的存储器单元的阈值电压来确定。在一些情况中，此现象可被描述为突返事件或定限存储器单元。如果外加电压诱发电流通过存储器单元，那么存储器装置可确定存储器单元在存储第二逻辑状态。另外，如果外加电压未诱发电流通过存储器单元，那么存储器装置可确定存储器单元在存储第一逻辑状态。
在一些实例中，存储器阵列中的一或多个存储器单元的阈值电压可随时间漂移(例如，增大或减小)。举例来说，存储器单元的电特性(例如存储器单元的电阻率)可在对存储器单元执行重复编程操作之后改变以导致阈值电压漂移。在一些情况中，存储器装置可经配置以“消除”或“抵消”已发生于任一存储器单元中的漂移。即，存储器装置可经配置以降低已经历漂移的存储器单元的阈值电压。如果单元先前被编程到第一逻辑状态，那么其可能已随时间漂移。因此，可能难以将存储器单元编程到第二逻辑状态。然而，执行漂移消除操作可消除已发生的漂移，使得第二逻辑状态将成功编程到存储器单元。另外或替代地，执行漂移消除操作可识别存储到某些存储器单元的逻辑状态。举例来说，如果单元在执行漂移消除操作时未急变，那么其可能已编程到期望状态。
为了消除存储器单元的漂移(例如，降低其阈值电压)，存储器装置可将对应于在先前编程操作期间写入到单元的逻辑状态的电压施加到单元。举例来说，如果在先前编程操作期间写入第一逻辑状态(例如，使用正编程电压)，那么可将正电压施加到单元以消除或缓解可能已发生的任何漂移。
在一些例子中，逻辑状态可在漂移消除操作之后写入到存储器单元。举例来说，正电压可经施加到存储器单元以消除可能已发生的漂移，且接着负电压可在写入操作期间施加到存储器单元。施加到存取线的电压可出于漂移消除目的且为了执行编程操作而在正与负之间切换一或多次。但字线的切换会消耗时间及功率，这是不合意的。
根据本文中公开的实例，存储器装置可实施基于非对称存储器单元设计使用低编程脉冲的编程方案。举例来说，非对称存储器单元可具有含不同接触面积(例如宽度)的电极且可因此偏压到期望极性(例如，经负偏压或正偏压)用于编程操作。即，非对称存储器单元设计(包含本文中描述的非对称存储器单元设计)可实现非对称读取窗预算(RWB)。举例来说，非对称存储器单元可经极性偏压且可支持基于极性偏压对逻辑状态进行编程操作。实施支持非对称RWB的非对称存储器单元使存储器装置能够使用更少编程脉冲，这提高编程速度且减少系统延时。另外，非对称单元设计使存储器装置能够使用更低编程脉冲，这降低编程操作期间的资源消耗。
首先在参考图1、2、3A及3B的存储器装置及阵列的上下文中描述本公开的特征。在参考图4A、4B及5A到5E的使用非对称单元设计改进写入延时及能量的上下文中描述本公开的特征。通过参考图6到9描述的与使用非对称单元设计改进写入延时及能量相关的设备图及流程图来进一步说明且参考所述设备图及流程图来描述本公开的这些及其它特征。在参考图10A到10F、11、12A、12B及13A到13C的过程流程的制造步骤的上下文中描述本公开的另外特征。通过参考图14描述的与非对称单元设计相关的流程图进一步说明且参考所述流程图描述本公开的这些及其它特征。
图1说明根据本文中公开的实例的支持非对称存储器单元设计的存储器装置100的实例。在一些实例中，存储器装置100可称为或包含存储器裸片、存储器芯片或电子存储器设备。存储器装置100可操作以提供位置来存储可由系统(例如与存储器装置100耦合的主机装置，用于写入信息、用于读取信息)使用的信息(例如物理存储器地址)。
存储器装置100可包含各自可编程以存储不同逻辑状态(例如一组两个或更多个可能状态中的经编程者)的一或多个存储器单元105。举例来说，存储器单元105可操作以一次存储一个信息位(例如逻辑0或逻辑1)。在一些实例中，存储器单元105(例如多电平存储器单元105)可操作以一次存储多于一个信息位(例如逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元105可布置成阵列。
存储器单元105可使用可配置材料存储逻辑状态，其可称为存储器元件、存储元件、存储器存储元件、材料元件、材料存储器元件、材料部分或极性写入材料部分以及其它。存储器单元105的可配置材料可指代基于硫属化物的存储组件。举例来说，硫属化物存储元件可用于相变存储器单元、定限存储器单元或自选择存储器单元以及其它架构中。
在一些实例中，存储器单元105的材料可包含硫属化物材料或其它合金，包含硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)、硅(Si)或铟(IN)或其各种组合。在一些实例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可称为SAG合金。在一些实例中，SAG合金还可包含硅(Si)且此硫属化物材料可称为SiSAG合金。在一些实例中，SAG合金可包含硅(Si)或铟(In)或其组合且此类硫属化物材料分别可称为SiSAG合金或InSAG合金或其组合。在一些实例中，硫属化物材料可包含各自呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些实例中，存储器单元105可为相变存储器单元的实例。在此类实例中，用于存储器单元105中的材料可基于合金(例如上列合金)且可经操作以便在存储器单元105的正常操作期间改变到不同物理状态(例如，经历相变)。举例来说，相变存储器单元105可与相对无序原子配置(例如相对非晶状态)及相对有序原子配置(例如相对结晶状态)相关联。相对无序原子配置可对应于第一逻辑状态(例如复位状态、逻辑0)且相对有序原子配置可对应于第二逻辑状态(例如与第一逻辑状态不同的逻辑状态、设置状态、逻辑1)。
在一些实例(例如，用于定限存储器单元105、用于自选择存储器单元105)中，由存储器单元105支持的逻辑状态组的部分或全部可与硫属化物材料的相对无序原子配置相关联(例如，呈非晶状态的材料可操作以存储不同逻辑状态)。在一些实例中，存储器单元105的存储元件可为自选择存储元件的实例。在此类实例中，用于存储器单元105中的材料可基于合金(例如，例如上列合金)且可经操作以便在存储器单元105的正常操作期间经历改变到不同物理状态。举例来说，自选择或定限存储器单元105可具有高阈值电压状态及低阈值电压状态。高阈值电压状态可对应于第一逻辑状态(例如复位状态、逻辑0)且低阈值电压状态可对应于第二逻辑状态(例如与第一逻辑状态不同的逻辑状态、设置状态、逻辑1)。
在自选择或定限存储器单元105的写入操作(例如编程操作)期间，用于写入操作的极性可影响(例如确定、设置、编程)存储器单元105的材料的行为或特性，例如材料的定限特性(例如阈值电压)。由存储器单元105的材料存储的不同逻辑状态的存储器单元105的材料的定限特性之间的差(例如当材料存储逻辑状态‘0’对逻辑状态‘1’时阈值电压之间的差)可对应于存储器单元105的读取窗。
存储器装置100可包含布置成一图案(例如类网格图案)的存取线(例如各自沿着说明性x方向延伸的行线115、各自沿着说明性y方向延伸的列线125)。存取线可由一或多种导电材料形成。在一些实例中，行线115或其某部分可称为字线。在一些实例中，列线125或其某部分可称为数字线或位线。在不失理解的情况下，存取线及其类似物的指涉物可互换。存储器单元105可经定位于存取线(例如行线115与列线125)的相交点处。在一些实例中，存储器单元105还可沿着说明性z方向布置(例如，寻址)，例如在所述一组存储器单元105沿着说明性z方向定位于不同层阶(例如层、层面、平面、层级)处的实施方案中。在一些实例中，包含不同层阶处的存储器单元105的存储器装置100可由与展示不同的存取线、解码器及其它支持电路系统的配置支持。
可通过激活例如行线115或列线125中的一或多者的存取线以及与替代性配置相关联的其它存取线来对存储器单元105执行例如读取操作及写入操作的操作。举例来说，通过激活行线115及列线125(例如，将电压施加到行线115或列线125)，可根据其相交点存取存储器单元105。在各种二维或三维配置中，行线115与列线125以及其它存取线的相交点可称为存储器单元105的地址。在一些实例中，存取线可为与存储器单元105耦合的导电线且可用于对存储器单元105执行存取操作。在一些实例中，存储器装置100可响应于可由与存储器装置100耦合的主机装置发出或可由存储器装置100(例如，由本地存储器控制器150)产生的命令而执行操作。
存取存储器单元105可通过一或多个解码器(例如行解码器110或列解码器120)以及其它实例控制。举例来说，行解码器110可从本地存储器控制器150接收行地址且基于接收到的行地址激活行线115。列解码器120可从本地存储器控制器150接收列地址且可基于接收到的列地址激活列线125。
感测组件130可操作以检测存储器单元105的状态(例如材料状态、电阻状态、阈值状态)及基于检测到的状态确定存储器单元105的逻辑状态。感测组件130可包含一或多个感测放大器以转换(例如放大)由存取存储器单元105引起的信号(例如列线125或其它存取线的信号)。感测组件130可比较从存储器单元105检测到的信号与参考135(例如参考电压、参考电荷、参考电流)。存储器单元105的检测到的逻辑状态可被提供为感测组件130的输出(例如，提供到输入/输出组件140)，且可向存储器装置100的另一组件或与存储器装置100耦合的主机装置指示检测到的逻辑状态。
本地存储器控制器150可通过各种组件(例如行解码器110、列解码器120、感测组件130以及其它组件)控制存储器单元105的存取。在一些实例中，行解码器110、列解码器120及感测组件130中的一或多者可与本地存储器控制器150共同定位。本地存储器控制器150可操作以从一或多个不同控制器(例如与主机装置相关联的外部存储器控制器、与存储器装置100相关联的另一控制器)接收信息(例如命令、数据)、将信息转译成可由存储器装置100使用的信令、对存储器单元105执行一或多个操作及基于执行一或多个操作来将数据从存储器装置100传送到主机装置。本地存储器控制器150可产生行地址信号及列地址信号以激活存取线(例如目标行线115及目标列线125)。本地存储器控制器150还可产生且控制在存储器装置100的操作期间使用的各种信号(例如电压、电流)。一般来说，本文中论述的外加信号的振幅、形状或持续时间可改变且可因在操作存储器装置100时论述的各种操作而不同。
本地存储器控制器150可操作以对存储器装置100的一或多个存储器单元105执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作以及其它。在一些实例中，存取操作可由本地存储器控制器150响应于存取命令(例如，来自主机装置)而执行或以其它方式协调。本地存储器控制器150可操作以执行此处未列出的其它存取操作或与并非与存取存储器单元105直接相关的存储器装置100的操作相关的其它操作。
根据本文中公开的实例，存储器装置100可实施基于存储器单元105的非对称设计使用低编程脉冲(例如经由行线115或列线125施加以对存储器单元105编程的脉冲)的编程方案。举例来说，非对称存储器单元105可具有含不同接触面积(例如宽度)的电极且可因此偏压到期望极性(例如，经负偏压或正偏压)用于编程操作。即，非对称存储器单元设计可实现非对称RWB。举例来说，非对称存储器单元105可经极性偏压以支持基于极性偏压对逻辑状态进行编程操作。实施支持非对称RWB的非对称存储器单元105使存储器装置100能够使用更少编程脉冲以提高编程速度且减少系统延时。另外，非对称单元设计使存储器装置100能够使用更低编程脉冲以降低编程操作期间的资源消耗。
存储器装置100可包含支持非对称存储器单元设计的任何数量的非暂时性计算机可读媒体。举例来说，本地存储器控制器150、行解码器110、列解码器120、感测组件130或输入/输出组件140或其组合可包含或可存取存储用于执行本文中归于存储器装置100的功能的指令(例如固件)的一或多个非暂时性计算机可读媒体。举例来说，此类指令在由存储器装置100执行时可致使存储器装置100执行本文中描述的一或多个相关联功能。
图2、3A及3B说明根据本文中公开的实例的支持非对称存储器单元设计的存储器阵列200的实例。存储器阵列200可包含于存储器装置100中，且说明可由各种导电结构(例如存取线)存取的三维布置的存储器单元105的实例。图2说明相对于图3A及3B中展示的剖面A-A的存储器阵列200的俯视截面图(例如截面A-A)。图3A说明相对于图2中展示的剖面B-B的存储器阵列200的侧视截面图(例如截面B-B)。图3B说明相对于图2中展示的剖面C-C的存储器阵列200的侧视截面图(例如截面C-C)。截面图可为存储器阵列200的横截面图的实例，其中为了清楚而移除一些方面(例如电介质结构)。存储器阵列200的元件可相对于x方向、y方向及z方向进行描述，如图2、3A及3B中的每一者中说明。尽管包含于图2、3A及3B中的一些元件用数字指示符标记，其它对应元件未标记，但其是相同的或应被理解为类似的以为了提高所描绘特征的可见性及清晰度。此外，尽管一些数量的重复元件在存储器阵列200的说明性实例中展示，但根据本文中描述的实例的技术可适用于任何数量的此类元件或一个重复元件与另一者之间的数量比。
在存储器阵列200的实例中，存储器单元105及字线205可根据层阶230(例如层面、层、平面、层级，如图3A及3B中说明)沿着z方向分布。在一些实例中，z方向可正交于存储器阵列200的衬底(未展示)，其可沿着z方向在所说明结构下方。尽管存储器阵列200的说明性实例包含四个层阶230，但根据本文中公开的实例的存储器阵列200可沿着z方向包含任何数量的一或多个层阶230(例如64个层阶、128个层阶)。
每一字线205可为由一或多种导电材料(例如一或多个金属部分、一或多个金属合金部分)形成的存取线的一部分的实例。如所说明，字线205可形成于梳型结构中，包含沿着y方向延伸穿过支柱220之间的间隙(例如交替间隙)的部分(例如突起、尖齿)。举例来说，如所说明，存储器阵列200可每层阶230包含两个字线205(例如，根据给定层阶n的奇数字线205-a-n1及偶数字线205-a-n2)，其中相同层阶230的此类字线205可被描述为交错(例如，其中奇数字线205-a-n1的部分沿着y方向突出于偶数字线205-a-n2的部分之间，且反之亦然)。在一些实例中，(例如，层阶230的)奇数字线205可与给定支柱220的第一侧上(例如，沿着x方向)的第一存储器单元105相关联且(例如，相同层阶230的)偶数字线可与给定支柱220的第二侧上(例如，沿着x方向，与第一存储器单元105相对)的第二存储器单元105相关联。因此，在一些实例中，给定层阶230的存储器单元可根据偶数字线205或奇数字线205来寻址(例如选择、激活)。
每一支柱220可为由一或多种导电材料(例如一或多个金属部分、一或多个金属合金部分)形成的存取线(例如导电支柱部分)的一部分的实例。如所说明，支柱220可经布置成沿着第一方向具有第一数量的支柱220(例如，沿着x方向8个支柱，8行支柱)且沿着第二方向具有第二数量的支柱220(例如，沿着y方向5个支柱，5列支柱)的二维阵列(例如，在xy平面中)。尽管存储器阵列200的说明性实例包含沿着x方向8个支柱220及沿着y方向5个支柱220的二维布置，但根据本文中公开的实例的存储器阵列200可包含沿着x方向的任何数量的支柱220及沿着y方向的任何数量的支柱220。此外，如所说明，每一支柱220可与一组相应存储器单元105耦合(例如，沿着z方向，每一层阶230一或多个存储器单元105)。沿着z方向延伸的支柱220可在xy平面中具有一横截区域。尽管在xy平面中用圆形横截区域说明，但支柱220可由不同形状形成，例如在xy平面中具有椭圆形、正方形、矩形、多边形或其它横截区域。
存储器单元105各自可包含硫属化物材料。在一些实例中，存储器单元105可为定限存储器单元的实例。每一存储器单元105可根据字线205(例如层阶选择，其可包含层阶230内的偶数或奇数选择)与支柱220之间的相交点存取(例如寻址、选择)。举例来说，如所说明，层阶230-a-3的选定存储器单元105-a可根据支柱220-a-43与字线205-a-32之间的相交点存取。
存储器单元105可通过跨存储器单元105施加存取偏压(例如存取电压V存取，其可为正电压或负电压)来存取(例如写入、读取)。在一些实例中，存取偏压可通过用第一电压(例如V存取/2)使选定字线205偏压及通过用第二电压(例如-V存取/2)使选定支柱220偏压来施加，第二电压可具有相对于第一电压的相反符号。关于选定存储器单元105-a，对应存取偏压(例如第一电压)可经施加到字线205-a-32，而其它未选定字线205可接地(例如，偏压到0V)。在一些实例中，字线偏压可由与字线205中的一或多者耦合的字线驱动器(未展示)提供。
为了将对应存取偏压(例如第二电压)施加到支柱220，支柱220可经配置以经由耦合(例如，物理地、用电)于支柱220与感测线215之间的相应晶体管225与感测线215(例如沿着y方向延伸的数字线、列线、存取线)选择性耦合。在一些实例中，晶体管225可为垂直晶体管(例如具有沿着z方向的沟道的晶体管、具有沿着z方向的半导体结的晶体管)，其可使用各种技术(例如薄膜技术)形成于存储器阵列200的衬底上方。在一些实例中，选定支柱220、选定感测线215或其组合可为参考图1描述的选定列线125的实例(例如位线)。
晶体管225(例如晶体管225的沟道部分)可由与一组晶体管225(例如沿着x方向的组)的相应栅极耦合的栅极线210(例如沿着x方向延伸的激活线、选择线、行线、存取线)激活。换句话说，支柱220中的每一者可具有经配置用于与存取线(例如感测线215)耦合的第一端(例如，朝向负z方向，底端)。在一些实例中，栅极线210、晶体管225或两者可被视为行解码器110的组件(例如，作为支柱解码器组件)。在一些实例中，支柱220或感测线215或其组合的选择(例如偏压)可由列解码器120或感测组件130或两者支持。
为了将对应存取偏压(例如-V存取/2)施加到支柱220-a-43，感测线215-a-4可用存取偏压来偏压，且栅极线210-a-3可接地(例如，偏压到0V)或以其它方式用激活电压来偏压。在其中晶体管225是n型晶体管的实例中，栅极线210-a-3用相对高于感测线215-a-4的电压来偏压可激活晶体管225-a(例如，致使晶体管225-a在导通状态中操作)，借此耦合支柱220-a-43与感测线215-a-4且用相关联存取偏压来使支柱220-a-43偏压。然而，晶体管225可包含不同沟道类型或可根据不同偏压方案进行操作以支持各种存取操作。
在一些实例中，存储器阵列200的未选定支柱220可在晶体管225-a被激活时电浮动，或可与另一电压源耦合(例如接地、经由高电阻路径、经由泄漏路径)以避免支柱220的电压漂移。举例来说，接地电压施加到栅极线210-a-3可不激活与栅极线210-a-3耦合的其它晶体管，因为栅极线210-a-3的接地电压可不大于其它感测线215(例如，其可用接地电压来偏压或可浮动)的电压。此外，其它未选定栅极线210(包含图3A中展示的栅极线210-a-5)可用等于或类似于存取偏压(例如-V存取/2或某其它负偏压或相对接近存取偏压电压的偏压)来偏压，使得沿着未选定栅极线210的晶体管225不被激活。因此，与栅极线210-a-5耦合的晶体管225-b可被取消激活(例如，在非导通状态中操作)，借此将感测线215-a-4的电压与支柱220-a-45以及其它支柱220隔离。
在写入操作中，存储器单元105可通过跨存储器单元105施加写入偏压(例如，其中V存取＝V写入，其可为正电压或负电压)来写入。在一些实例中，写入偏压的极性可影响(例如确定、设置、编程)存储器单元105的材料的行为或特性，例如材料的阈值电压。举例来说，施加具有第一极性的写入偏压可用可与存储逻辑0相关联的第一阈值电压设置存储器单元105的材料。此外，施加具有第二极性(例如，与第一极性相反)的写入偏压可用可与存储逻辑1相关联的第二阈值电压设置存储器单元的材料。由存储器单元105的材料存储的不同逻辑状态的存储器单元105的材料的阈值电压之间的差(例如当材料存储逻辑状态‘0’对逻辑状态‘1’时阈值电压之间的差)可对应于存储器单元105的读取窗。
在读取操作中，存储器单元105可通过跨存储器单元105施加读取偏压(例如，其中V存取＝V读取，其可为正电压或负电压)来读取。在一些实例中，存储器单元105的逻辑状态可基于存储器单元105在存在外加读取偏压时是否定限来进行评估。举例来说，此读取偏压可致使存储第一逻辑状态(例如逻辑1)的存储器单元105定限(例如，准许电流流动，准许电流高于阈值电压)，且可不致使存储第二逻辑状态(例如逻辑0)的存储器单元105定限(例如，可不准许电流流动，可准许电流低于阈值电压)。
在一些情况中，存储器装置100可包含存储器单元105的阵列以存储主机装置的数据。在一些情况中，存储器装置100可基于来自主机装置的命令对存储器单元105执行编程操作(例如写入操作)。在此类情况中，存储器装置可驱动电压通过与一组存储器单元105耦合的存取线(例如，例如字线205)以对所述一组存储器单元105执行编程操作。在一些实例中，电压可与存储器单元105的阈值电压比较以确定存储器单元105的逻辑状态。然而，在此类实例中，阈值电压可在重复编程电压施加到存储器单元105或在存储器单元105处流逝一持续时间之后“漂移”(例如移位)。漂移会负面影响存储器装置准确地对存储器单元105执行编程操作的能力。因此，漂移消除程序可经实施于存储器阵列上以防止漂移效应。
根据本文中公开的实例，存储器阵列200可实施基于存储器单元105的非对称设计使用低编程脉冲(例如经由存取线施加以对存储器单元105编程的脉冲)的编程方案。举例来说，非对称存储器单元105可具有含不同接触面积(例如宽度)的电极且可因此偏压到期望极性(例如，经负偏压或正偏压)用于编程操作。即，非对称存储器单元设计可实现非对称RWB。举例来说，非对称存储器单元105可经极性偏压以支持基于极性偏压对逻辑状态进行编程操作。实施支持非对称RWB的非对称存储器单元105使存储器阵列200能够使用更少编程脉冲以提高编程速度且减少系统延时。另外，非对称单元设计使存储器阵列200能够使用更低编程脉冲以降低编程操作期间的资源消耗。
图4A及4B说明根据本文中公开的实例的支持非对称存储器单元设计的编程图400的实例。编程图400-a可说明与对参考图2、3A及3B描述的非对称存储器单元执行的编程操作相关联的电压。另外，编程图400-a可实施参考图1描述的存储器装置100的方面。
编程图400-a可为用于确定存储于存储器单元中的逻辑状态的阈值电压的实例图。编程图400-a的水平轴可指示在编程操作期间施加到存储器单元的电压，且垂直轴可表示基于外加电压的分布分位数(例如百分比)。此外，电压405可象征零电压(例如，没有电压施加到存储器单元)。在一些实施方案中，选择电压410-a(例如正选择电压，其可称为+Vsel_dc)可为施加到非对称存储器单元的第一电压(例如第一编程脉冲)的实例，且选择电压410-b(例如负选择电压，其可称为–Vsel_dc)可为施加到非对称存储器单元以消除漂移且在编程操作期间将逻辑状态写入到非对称存储器单元的第二电压(例如第二编程脉冲)的实例。
编程图400-a是用于针对具有负极性(例如，读取偏压可为负)的电压具有改进RWB的一或多个非对称存储器单元的实例编程操作方案。然而，编程图400-a可在对针对具有正极性(例如，读取偏压可为正)的电压具有改进RWB的一或多个非对称存储器单元执行的编程操作的情况中不同。一或多个非对称存储器单元可至少部分基于非对称存储器单元的设计的非对称性来负或正偏压。举例来说，非对称存储器单元可基于用于形成非对称存储器单元的制造过程来用RWB的优选极性设计。
在一些实例中，阈值电压415及420-b可用于确定存储于非对称存储器单元中的第一逻辑状态(例如“0”)。类似地，阈值电压425及430-a可用于确定存储于非对称存储器单元中的第二逻辑状态(例如“1”)。此外，可在考虑非对称存储器单元处的电压漂移之后使用阈值电压420-a及430-a。在一些实施方案中，阈值电压420-b及430-b可用于在漂移消除之前确定与阈值电压420-a及430-a相关联的逻辑状态。
编程操作可将一或多个非对称存储器单元至少驱动到一阈值电压以在非对称存储器单元处编程逻辑状态。举例来说，为了在一或多个非对称存储器单元处编程第一逻辑状态，存储器装置可将量值大于阈值电压415的电压(例如选择电压410-a)施加到非对称存储器单元。类似地，为了在一或多个非对称存储器单元处编程第二逻辑状态，存储器装置可将量值大于阈值电压425的电压(例如选择电压410-b)施加到非对称存储器单元。
编程图400-a可由于存储器单元的非对称设计而与其它不同编程操作不同。举例来说，在编程图400-a中，阈值电压430-a及430-b各自具有小于阈值电压415的量值的量值。即，存储器装置可执行编程操作且不消除从阈值电压430-b到阈值电压430-a的漂移。因此，编程图400-a可因具有更短写入完成时间、更低资源要求及更少脉冲及极性翻转而优于其它不同编程操作。
如图4B中说明，编程图400-b可实施编程图400-a的方面，例如参考图4A描述的零电压405及选择电压410-a及410-b。编程图400-b可表示与将电压施加到一组非对称存储器单元中的一或多个非对称存储器单元相关联的时序，如编程图400-a中示出。编程图400-b的水平轴可表示时间且垂直轴可表示施加到一或多个非对称存储器单元的电压。逻辑状态可经编程到非对称存储器单元且一直保持到另一电压被施加(例如编程脉冲)。
在时间t1之前，存储器装置可接收将第一逻辑状态(例如“0”)写入到所述一组存储器单元的第一子集及将第二逻辑状态(例如“1”)写入到所述一组存储器单元的第二子集的命令。在时间t1之前，存储器装置可不将电压施加到所述一组非对称存储器单元，且存储于所述一组非对称存储器单元中的每一者中的逻辑状态可基于编程到每一非对称存储器单元的先前逻辑状态。
在时间t1，存储器装置可将正选择电压410-a施加到所述一组非对称存储器单元。施加选择电压410-a达时间t1到时间t2之间的持续时间435-a可将非对称存储器单元的逻辑状态编程到第一逻辑状态。即，施加选择电压410-a可将第一逻辑状态写入到所述一组非对称存储器单元的第一子集的存储器单元。施加选择电压410-a可另外消除第二子集的一或多个非对称存储器单元的漂移。举例来说，第二子集的一或多个非对称存储器单元可存储第一逻辑状态，且施加选择电压410-a可刷新存储于一或多个非对称存储器单元中的第一逻辑状态。
在时间t2，存储器装置可将负选择电压410-b施加到所述一组非对称存储器单元的第二子集。即，在时间t2，外加电压的极性可翻转。施加选择电压410-b达时间t2到时间t3之间的持续时间435-b可将第二逻辑状态写入到所述一组非对称存储器单元的第二子集的存储器单元。持续时间435-b可等于或不同于持续时间435-a。在一些实例中，持续时间435-a及435-b的总和可小于用于消除漂移的三个持续时间的总和且对不包含非对称设计的一组存储器单元编程。
在时间t3，存储器装置可停止将一电压施加到所述一组非对称存储器单元。即，在时间t3之后，零电压405可施加到非对称存储器单元，例如直到接收启动后续编程操作的另一命令。
图5A到5E说明根据本文中公开的实例的支持非对称存储器单元设计的处理步骤500的实例。处理步骤说明衬底505上的材料的各种横截面图。处理步骤500可实施参考图1描述的存储器装置100的方面。
在图5A中，处理步骤500-a经描绘且包含在存储器单元沉积之前存储器装置的存储器架构的横截面图。在处理步骤500-a中，材料堆叠510可形成于衬底505上。堆叠510可包含呈交替层的第一电介质材料515及第一导电材料520。第一导电材料520可包含碳、钨或其组合。在一些实例中，第一导电材料520的层可与第一电介质材料515直接沉积成交替层。另外或替代地，可沉积第一电介质材料515及绝缘材料(例如氮化物)的交替层，且可移除(例如蚀刻、掘出)绝缘材料以形成其中可沉积第一导电材料520以形成堆叠510的空隙。
任何数量的电介质及导电层可基于存储器单元的垂直堆叠的期望高度来分层。材料(例如第一电介质材料515及第一导电材料520)的堆叠510可经蚀刻以形成空腔525且在一些实例中，暴露空腔525中衬底505的表面506。在一些情况中，衬底505可经蚀刻以形成空腔525，且选择器装置507(例如薄膜晶体管)可经沉积到空腔525中。第一导电材料520的部分可经蚀刻以在第一电介质材料515的交替层之间形成凹部530。在一些情况中，第一导电材料520的经蚀刻部分可在凹部530中形成一组第一电极。在一些情况中，第一电极可具有第一接触面积521且可与第一存取线解码器耦合。
在图5B中，处理步骤500-b经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤500-b中，存储材料535可经沉积到凹部530中以形成存储元件。在一些情况中，存储材料535可为硫属化物材料。在一些情况中，存储材料535可经沉积到凹部530中使得凹部530的一部分保持未填充。举例来说，存储材料535的外表面可不与第一电介质材料515的外表面共面。另外或替代地，存储材料535可经沉积到凹部530中且额外存储材料535可经沉积于凹部530上方及下方的周围电介质材料515上，如图5B的横截面图中展示。在一些情况中，存储元件可与第一电极耦合。在一些实例中，存储材料535可经保形沉积使得包围凹部530的每一侧壁(包含与第一电极耦合的侧壁)上的存储材料535的厚度基本上相同。
在图5C中，处理步骤500-c经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤500-c中，第二导电材料540可经沉积到凹部530中以形成一组第二电极。第二导电材料540可包含碳、钨或其组合。在一些情况中，每一第二电极可具有含与第一电极的第一接触面积521不同的尺寸(例如第一方向上的不同宽度、第二方向上的不同高度或两者)的第二接触面积541。在一些情况中，第二导电材料540可经沉积以填充凹部530。在一些实例中，额外第二导电材料540可经沉积于周围电介质材料515上，使得导电材料540的表面可与电介质材料515的外表面共面。在一些实例中，额外第二导电材料540可经沉积于沉积于周围电介质材料515上的额外存储材料535上，如图5C的横截面图中展示。
在图5D中，处理步骤500-d经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤500-d中，第二导电材料540及存储材料535可经蚀刻以重整空腔525。在一些实例中，蚀刻第二导电材料540及存储材料535可暴露电介质材料515、第二导电材料540或存储材料535的部分。在一些情况中，电介质材料515、第二导电材料540及存储材料535的外表面可共面，如图5D的横截面图中展示。
在图5E中，处理步骤500-e经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤500-e中，第二导电材料540可经沉积于经重整空腔525中。在一些情况中，将第二导电材料540沉积于经重整空腔525中可包含将第二导电材料540沉积于电介质材料515、第二导电材料540及存储材料535的外表面上。另外，在处理步骤500-e中，第三导电材料545(例如碳、钨或两者)可经沉积于在处理步骤500-e中沉积的第二导电材料540上，如图5E的横截面图中展示。在一些情况中，第三导电材料545可与第二存取线解码器耦合。
图6展示根据本文中公开的实例的支持非对称存储器单元设计的存储器装置620的框图600。存储器装置620可为参考图1、2、3A、3B、4A、4B及5A到5E描述的存储器装置的方面的实例。存储器装置620或其各个组件可为用于执行使用非对称单元设计改进写入延时及能量的各个方面的构件的实例，如本文中描述。举例来说，存储器装置620可包含接收组件625、编程组件630、定限组件635或其任何组合。这些组件中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。
接收组件625可经配置为或以其它方式支持用于在存储器装置处接收将第一逻辑状态写入到一组存储器单元的第一子集及将第二逻辑状态写入到所述一组存储器单元的第二子集的命令的构件，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与第一存取线耦合且经由具有与第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合。编程组件630可经配置为或以其它方式支持用于在第一持续时间期间且响应于命令将第一电压施加到第一存取线的构件，其中在第一持续时间期间，第二子集的至少一个存储器单元定限且第一子集的至少一个存储器单元至少部分基于将第一电压施加到第一存取线来写入到第一逻辑状态，定限至少部分基于第二接触面积与第一接触面积不同。在一些实例中，编程组件630可经配置为或以其它方式支持用于在第一持续时间之后的第二持续时间期间且响应于命令将第二电压施加到第一存取线的构件，其中在第二持续时间期间，第二子集的至少一个存储器单元至少部分基于将第二电压施加到第一存取线来写入到第二逻辑状态。
在一些实例中，编程组件630可经配置为或以其它方式支持用于在第一持续时间期间将第三电压施加到与第一子集的至少一个存储器单元耦合的第二存取线的构件，其中第一子集的至少一个存储器单元至少部分基于将第三电压施加到第二存取线来写入到第一逻辑状态。
在一些实例中，编程组件630可经配置为或以其它方式支持用于在第一持续时间期间将第三电压施加到与第二子集的至少一个存储器单元耦合的第二存取线的构件，其中第二子集的至少一个存储器单元至少部分基于将第三电压施加到与第二子集的至少一个存储器单元耦合的第二存取线来定限。
在一些实例中，编程组件630可经配置为或以其它方式支持用于在第一持续时间之后的第二持续时间期间将第四电压施加到与第二子集的至少一个存储器单元耦合的第二存取线的构件，其中第二子集的至少一个存储器单元至少部分基于将第四电压施加到第二存取线来写入到第二逻辑状态。
在一些实例中，第三电压具有第一极性且第四电压具有与第一极性不同的第二极性。
在一些实例中，在第一持续时间期间，第二子集的至少一个存储器单元至少部分基于写入到第二子集的至少一个存储器单元的先前逻辑状态来定限。
在一些实例中，第一电压具有第一极性且第二电压具有与第一极性不同的第二极性。
在一些实例中，第一电压的量值及第二电压的量值具有相同量值。
在一些实例中，与第一逻辑状态相关联的第一阈值电压的第一量值至少部分基于第二接触面积与第一接触面积不同而不同于与第二逻辑状态相关联的第二阈值电压的第二量值。
在一些实例中，第二量值小于第一量值。
在一些实例中，第一电压的量值大于第二量值。在一些实例中，第二电压的量值小于第一量值。
在一些实例中，所述一组存储器单元中的每一存储器单元包含硫属化物材料。
在一些实例中，编程组件630可经配置为或以其它方式支持用于在存取操作的第一部分期间将第一逻辑状态写入到一组存储器单元的第一子集的存储器单元的构件，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与第一存取线耦合且经由具有与第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合。定限组件635可经配置为或以其它方式支持用于在存取操作的第一部分期间且与将第一逻辑状态写入到第一子集并发地定限所述一组存储器单元的第二子集的存储器单元的构件，定限至少部分基于第二接触面积与第一接触面积不同。在一些实例中，编程组件630可经配置为或以其它方式支持用于在存取操作的第二部分期间至少部分基于定限来将第二逻辑状态写入到第二子集的存储器单元的构件。
在一些实例中，将第一逻辑状态写入到第一子集的存储器单元且为了支持定限第二子集的存储器单元，编程组件630可经配置为或以其它方式支持用于在存取操作的第一部分期间将第一编程脉冲施加到所述一组存储器单元的构件，其中第一编程脉冲具有第一极性。
在一些实例中，第一编程脉冲经施加到第一存取线。
在一些实例中，为了支持将第二逻辑状态写入到第二子集的存储器单元，编程组件630可经配置为或以其它方式支持用于在存取操作的第二部分期间将第二编程脉冲施加到所述一组存储器单元的构件，其中第二编程脉冲具有与第一极性不同的第二极性。
在一些实例中，第二编程脉冲经施加到第一存取线。
在一些实例中，定限是进一步至少部分基于在先前存取操作期间写入到第二子集的存储器单元的逻辑状态。
在一些实例中，所述一组存储器单元中的每一存储器单元包含硫属化物材料。
图7展示说明根据本文中公开的实例的支持非对称存储器单元设计的方法700的流程图。方法700的操作可由本文中描述的存储器装置或其组件实施。举例来说，方法700的操作可由参考图1、2、3A、3B、4A、4B、5A到5E及6描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
在705，方法可包含在存储器装置处接收将第一逻辑状态写入到一组存储器单元的第一子集及将第二逻辑状态写入到所述一组存储器单元的第二子集的命令，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与第一存取线耦合且经由具有与第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合。操作705可根据本文中公开的实例执行。在一些实例中，操作705的方面可由参考图6描述的接收组件625执行。
在710，方法可包含在第一持续时间期间且响应于命令将第一电压施加到第一存取线，其中在第一持续时间期间，第二子集的至少一个存储器单元定限且第一子集的至少一个存储器单元至少部分基于将第一电压施加到第一存取线来写入到第一逻辑状态，定限至少部分基于第二接触面积与第一接触面积不同。操作710可根据本文中公开的实例执行。在一些实例中，操作710的方面可由参考图6描述的编程组件630执行。
在715，方法可包含在第一持续时间之后的第二持续时间期间且响应于命令将第二电压施加到第一存取线，其中在第二持续时间期间，第二子集的至少一个存储器单元至少部分基于将第二电压施加到第一存取线来写入到第二逻辑状态。操作715可根据本文中公开的实例执行。在一些实例中，操作715的方面可由参考图6描述的编程组件630执行。
在一些实例中，本文中描述的设备可执行一或若干方法，例如方法700。设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)或其任何组合：
方面1：一种方法、设备或非暂时性计算机可读媒体，其包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在存储器装置处接收将第一逻辑状态写入到一组存储器单元的第一子集及将第二逻辑状态写入到所述一组存储器单元的第二子集的命令，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与第一存取线耦合且经由具有与所述第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合；在第一持续时间期间且响应于所述命令将第一电压施加到所述第一存取线，其中在所述第一持续时间期间，所述第二子集的至少一个存储器单元定限且所述第一子集的至少一个存储器单元至少部分基于将所述第一电压施加到所述第一存取线来写入到所述第一逻辑状态，所述定限至少部分基于所述第二接触面积与所述第一接触面积不同；及在所述第一持续时间之后的第二持续时间期间且响应于所述命令将第二电压施加到所述第一存取线，其中在所述第二持续时间期间，所述第二子集的所述至少一个存储器单元至少部分基于将所述第二电压施加到所述第一存取线来写入到所述第二逻辑状态。
方面2：根据方面1所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述第一持续时间期间将第三电压施加到与所述第一子集的所述至少一个存储器单元耦合的第二存取线，其中所述第一子集的所述至少一个存储器单元至少部分基于将所述第三电压施加到所述第二存取线来写入到所述第一逻辑状态。
方面3：根据方面2所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述第一持续时间期间将所述第三电压施加到与所述第二子集的所述至少一个存储器单元耦合的第二存取线，其中所述第二子集的所述至少一个存储器单元至少部分基于将所述第三电压施加到与所述第二子集的所述至少一个存储器单元耦合的所述第二存取线来定限。
方面4：根据方面2所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述第一持续时间之后的所述第二持续时间期间将第四电压施加到与所述第二子集的所述至少一个存储器单元耦合的第二存取线，其中所述第二子集的所述至少一个存储器单元至少部分基于将所述第四电压施加到所述第二存取线来写入到所述第二逻辑状态。
方面5：根据方面4所述的方法、设备或非暂时性计算机可读媒体，其中所述第三电压具有第一极性且所述第四电压具有与所述第一极性不同的第二极性。
方面6：根据方面1到5中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中在所述第一持续时间期间，所述第二子集的所述至少一个存储器单元至少部分基于写入到所述第二子集的所述至少一个存储器单元的先前逻辑状态来定限。
方面7：根据方面1到6中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述第一电压具有第一极性且所述第二电压具有与所述第一极性不同的第二极性。
方面8：根据方面1到7中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述第一电压的量值及所述第二电压的量值具有相同量值。
方面9：根据方面1到8中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中与所述第一逻辑状态相关联的第一阈值电压的第一量值至少部分基于所述第二接触面积与所述第一接触面积不同而不同于与所述第二逻辑状态相关联的第二阈值电压的第二量值。
方面10：根据方面9所述的方法、设备或非暂时性计算机可读媒体，其中所述第二量值小于所述第一量值。
方面11：根据方面9到10中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述第一电压的量值大于所述第二量值且所述第二电压的量值小于所述第一量值。
方面12：根据方面1到11中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述一组存储器单元中的每一存储器单元包含硫属化物材料。
图8展示说明根据本文中公开的实例的支持非对称存储器单元设计的方法800的流程图。方法800的操作可由本文中描述的存储器装置或其组件实施。举例来说，方法800的操作可由参考图1、2、3A、3B、4A、4B、5A到5E及6描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
在805，方法可包含在存取操作的第一部分期间将第一逻辑状态写入到一组存储器单元的第一子集的存储器单元，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与第一存取线耦合且经由具有与第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合。操作805可根据本文中公开的实例执行。在一些实例中，操作805的方面可由参考图6描述的编程组件630执行。
在810，方法可包含在存取操作的第一部分期间且与将第一逻辑状态写入到第一子集并发地定限所述一组存储器单元的第二子集的存储器单元，定限至少部分基于第二接触面积与第一接触面积不同。操作810可根据本文中公开的实例执行。在一些实例中，操作810的方面可由参考图6描述的定限组件635执行。
在815，方法可包含在存取操作的第二部分期间至少部分基于定限来将第二逻辑状态写入到第二子集的存储器单元。操作815可根据本文中公开的实例执行。在一些实例中，操作815的方面可由参考图6描述的编程组件630执行。
在一些实例中，本文中描述的设备可执行一或若干方法，例如方法800。设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)或其任何组合：
方面13：一种方法、设备或非暂时性计算机可读媒体，其包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在存取操作的第一部分期间将第一逻辑状态写入到一组存储器单元的第一子集的存储器单元，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与第一存取线耦合且经由具有与所述第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合；在存取操作的所述第一部分期间且与将所述第一逻辑状态写入到所述第一子集并发地定限所述一组存储器单元的第二子集的存储器单元，所述定限至少部分基于所述第二接触面积与所述第一接触面积不同；及在所述存取操作的第二部分期间至少部分基于所述定限来将第二逻辑状态写入到所述第二子集的所述存储器单元。
方面14：根据方面13所述的方法、设备或非暂时性计算机可读媒体，其中所述将所述第一逻辑状态写入到所述第一子集的所述存储器单元及所述定限所述第二子集的所述存储器单元包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述存取操作的所述第一部分期间将第一编程脉冲施加到所述一组存储器单元，其中所述第一编程脉冲具有第一极性。
方面15：根据方面14所述的方法、设备或非暂时性计算机可读媒体，其中所述第一编程脉冲经施加到所述第一存取线。
方面16：根据方面14到15中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述将所述第二逻辑状态写入到所述第二子集的所述存储器单元包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述存取操作的所述第二部分期间将第二编程脉冲施加到所述一组存储器单元，其中所述第二编程脉冲具有与所述第一极性不同的第二极性。
方面17：根据方面16所述的方法、设备或非暂时性计算机可读媒体，其中所述第二编程脉冲经施加到所述第一存取线。
方面18：根据方面13到17中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述定限是进一步至少部分基于在先前存取操作期间写入到所述第二子集的所述存储器单元的逻辑状态。
方面19：根据方面13到18中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述一组存储器单元中的每一存储器单元包含硫属化物材料。
图9展示说明根据本文中公开的实例的支持非对称存储器单元设计的方法900的流程图。方法900的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述功能的方面。
在905，方法可包含形成衬底。操作905可根据本文中公开的实例执行。
在910，方法可包含在衬底之上形成材料堆叠，材料堆叠包含呈交替层的电介质材料及第一导电材料。操作910可根据本文中描述的实例执行。
在915，方法可包含蚀刻材料堆叠以形成一组空腔。操作915可根据本文中描述的实例执行。
在920，方法可包含蚀刻第一导电材料的部分以在电介质材料的交替层之间的凹部中形成多个第一电极，多个第一电极中的每一第一电极具有第一接触面积且包含第一导电材料，其中多个第一电极与第一存取线解码器耦合。操作920可根据本文中描述的实例执行。
在925，方法可包含在所述一组空腔及凹部中沉积存储材料以形成多个存储元件，多个存储元件中的每一存储元件与多个第一电极中的第一电极耦合。操作925可根据本文中描述的实例执行。
在930，方法可包含在所述一组空腔及凹部中沉积第二导电材料以形成多个第二电极，多个第二电极中的每一第二电极具有与第一接触面积不同的第二接触面积。操作930可根据本文中描述的实例执行。
在一些实例中，本文中描述的设备(例如制造系统)可执行一或若干方法，例如方法900。设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、构件或指令(例如存储可由一或多个控制器执行以控制制造系统的一或多个功能元件的指令的非暂时性计算机可读媒体)或其任何组合：
方面20：一种方法或设备，其包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：形成衬底；在所述衬底之上形成材料堆叠，所述材料堆叠包含呈交替层的电介质材料及第一导电材料；蚀刻所述材料堆叠以形成一组空腔；蚀刻所述第一导电材料的部分以在所述电介质材料的所述交替层之间的凹部中形成多个第一电极，所述多个第一电极中的每一第一电极具有第一接触面积且包含所述第一导电材料，其中所述多个第一电极与第一存取线解码器耦合；在所述一组空腔及所述凹部中沉积存储材料以形成多个存储元件，所述多个存储元件中的每一存储元件与所述多个第一电极中的第一电极耦合；及在所述一组空腔及所述凹部中沉积第二导电材料以形成多个第二电极，所述多个第二电极中的每一第二电极具有与所述第一接触面积不同的第二接触面积。
方面21：根据方面20所述的方法或设备，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：蚀刻所述第二导电材料及硫属化物材料以重整所述一组空腔；及在所述一组空腔中沉积所述第二导电材料及第三导电材料，所述第三导电材料与第二存取线解码器耦合。
方面22：根据方面20到21中任一方面所述的方法或设备，其中所述第一导电材料包含碳、钨或两者且所述第二导电材料包含碳、钨或两者。
方面23：根据方面20到22中任一方面所述的方法或设备，其中所述存储材料包含硫属化物材料。
应注意，本文中描述的方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。
描述一种设备。下文提供本文中描述的设备的方面的概述：
方面24：一种设备，其包含：一组存储器单元；第一存取线，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与所述第一存取线耦合；一组第二存取线，其中所述一组存储器单元中的每一存储器单元经由具有与所述第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合；及控制器，其与所述第一存取线及所述一组第二存取线耦合，所述控制器经配置以致使所述设备：接收将第一逻辑状态写入到所述一组存储器单元的第一子集及将第二逻辑状态写入到所述一组存储器单元的第二子集的命令；在第一持续时间期间且响应于所述命令将第一电压施加到所述第一存取线，其中在所述第一持续时间期间，所述第二子集的至少一个存储器单元定限且所述第一子集的至少一个存储器单元至少部分基于将所述第一电压施加到所述第一存取线来写入到所述第一逻辑状态，所述定限至少部分基于所述第二接触面积与所述第一接触面积不同；及在所述第一持续时间之后的第二持续时间期间且响应于所述命令将第二电压施加到所述第一存取线，其中在所述第二持续时间期间，所述第二子集的所述至少一个存储器单元至少部分基于将所述第二电压施加到所述第一存取线来写入到所述第二逻辑状态。
方面25：根据方面24所述的设备，其中所述控制器进一步经配置以致使所述设备：在所述第一持续时间期间将第三电压施加到与所述第一子集的所述至少一个存储器单元耦合的第二存取线，其中所述第一子集的所述至少一个存储器单元至少部分基于将所述第三电压施加到所述第二存取线来写入到所述第一逻辑状态。
方面26：根据方面25所述的设备，其中所述控制器进一步经配置以致使所述设备：在所述第一持续时间期间将所述第三电压施加到与所述第二子集的所述至少一个存储器单元耦合的第二存取线，其中所述第二子集的所述至少一个存储器单元至少部分基于将所述第三电压施加到与所述第二子集的所述至少一个存储器单元耦合的所述第二存取线来定限。
方面27：根据方面25所述的设备，其中所述控制器进一步经配置以致使所述设备：在所述第一持续时间之后的所述第二持续时间期间将第四电压施加到与所述第二子集的所述至少一个存储器单元耦合的第二存取线，其中所述第二子集的所述至少一个存储器单元至少部分基于将所述第四电压施加到所述第二存取线来写入到所述第二逻辑状态。
方面28：根据方面求27所述的设备，其中所述第三电压具有第一极性且所述第四电压具有与所述第一极性不同的第二极性。
方面29：根据方面24到28中任一方面所述的设备，其中在所述第一持续时间期间，所述第二子集的所述至少一个存储器单元至少部分基于写入到所述第二子集的所述至少一个存储器单元的先前逻辑状态来定限。
方面30：根据方面24到29中任一方面所述的设备，其中所述第一电压具有第一极性且所述第二电压具有与所述第一极性不同的第二极性。
方面31：根据方面24到30中任一方面所述的设备，其中所述第一电压的量值及所述第二电压的量值包含相同量值。
方面32：根据方面24到31中任一方面所述的设备，其中与所述第一逻辑状态相关联的第一阈值电压的第一量值至少部分基于所述第二接触面积与所述第一接触面积不同而不同于与所述第二逻辑状态相关联的第二阈值电压的第二量值。
方面33：根据方面32所述的设备，其中所述第二量值小于所述第一量值。
方面34：根据方面32到33中任一方面所述的设备，其中：所述第一电压的量值大于所述第二量值；且所述第二电压的量值小于所述第一量值。
方面35：根据方面24到34中任一方面所述的设备，其中所述一组存储器单元中的每一存储器单元包含硫属化物材料。
描述一种设备。下文提供本文中描述的设备的方面的概述：
方面36：一种设备，其包含：一组存储器单元；第一存取线，其中所述一组存储器单元中的每一存储器单元经由具有第一接触面积的第一电极与所述第一存取线耦合；一组第二存取线，其中所述一组存储器单元中的每一存储器单元经由具有与所述第一接触面积不同的第二接触面积的第二电极与相应第二存取线耦合；及控制器，其与所述第一存取线及所述一组第二存取线耦合，所述控制器经配置以致使所述设备：在存取操作的第一部分期间将第一逻辑状态写入到所述一组存储器单元的第一子集的存储器单元；在存取操作的所述第一部分期间且与将所述第一逻辑状态写入到所述第一子集并发地定限所述一组存储器单元的第二子集的存储器单元，所述定限至少部分基于所述第二接触面积与所述第一接触面积不同；及在所述存取操作的第二部分期间至少部分基于所述定限来将第二逻辑状态写入到所述第二子集的所述存储器单元。
方面37：根据方面36所述的设备，其中为了将所述第一逻辑状态写入到所述第一子集的所述存储器单元且为了定限所述第二子集的所述存储器单元，所述控制器进一步经配置以致使所述设备：在所述存取操作的所述第一部分期间将第一编程脉冲施加到所述一组存储器单元，其中所述第一编程脉冲具有第一极性。
方面38：根据方面37所述的设备，其中所述第一编程脉冲经施加到所述第一存取线。
方面39：根据方面37到38中任一方面所述的设备，其中为了将所述第二逻辑状态写入到所述第二子集的所述存储器单元，所述控制器进一步经配置以致使所述设备：在所述存取操作的所述第二部分期间将第二编程脉冲施加到所述一组存储器单元，其中所述第二编程脉冲具有与所述第一极性不同的第二极性。
方面40：根据方面39所述的设备，其中所述第二编程脉冲经施加到所述第一存取线。
方面41：根据方面36到40中任一方面所述的设备，其中所述定限是进一步至少部分基于在先前存取操作期间写入到所述第二子集的所述存储器单元的逻辑状态。
方面42：根据方面36到41中任一方面所述的设备，其中所述一组存储器单元中的每一存储器单元包含硫属化物材料。
图10A到10F说明根据本文中公开的实例的支持非对称存储器单元设计的处理步骤1000的实例。处理步骤1000说明衬底1005上的材料的各种横截面图。处理步骤1000可实施参考图1描述的存储器装置100的方面。
在图10A中，处理步骤1000-a经描绘且包含存储器单元沉积之前存储器装置的存储器架构的横截面图。在处理步骤1000-a中，材料堆叠1010可形成于衬底1005上。堆叠1010可包含第一电介质材料1015及绝缘材料1016的交替层。任何数量的电介质及绝缘层可基于存储器单元的垂直堆叠的期望高度来分层。材料(例如第一电介质材料1015及绝缘材料1016)的堆叠1010可经蚀刻以形成一或多个空腔1025且在一些实例中，暴露一或多个空腔1025中的衬底1005的表面1006。在一些情况中，衬底1005可经蚀刻以形成一或多个空腔1025且选择器装置1007(例如薄膜晶体管)可经沉积到一或多个空腔1025中(例如，分别经沉积)。
在图10B中，处理步骤1000-b经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤1000-b中，绝缘材料1016可经移除(例如蚀刻、掘出)以形成其中可沉积第一导电材料1020以重整堆叠1010的空隙。第一导电材料1020可包含碳、钨、氮化钛、过渡金属(例如过渡金属复合物)或其组合。
第一导电材料1020的部分可经蚀刻以在第一电介质材料1015的交替层之间形成一或多个凹部1030。第二导电材料1022(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积于凹部1030中。在一些情况中，第二导电材料1022可在凹部1030中形成一组第一电极。在一些情况中，第一电极可具有第一接触面积1021且可与第一存取线解码器(例如字线解码器)耦合。
在图10C中，处理步骤1000-c经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤1000-c中，存储材料1035可经沉积到凹部1030中以形成存储元件。在一些情况中，存储材料1035可为硫属化物材料。在一些情况中，存储材料1035可经沉积到凹部1030中，使得凹部1030的一部分保持未填充。举例来说，存储材料1035的外表面可不与第一电介质材料1015的外表面共面。另外或替代地，存储材料1035可经沉积到凹部1030中且额外存储材料1035可经沉积于凹部1030上方及下方的周围电介质材料1015上，如图10C的横截面图中展示。在一些情况中，存储元件可与第一电极耦合。在一些实例中，存储材料1035可经保形沉积使得包围凹部1030的每一侧壁(包含与第一电极耦合的侧壁)上的存储材料1035的厚度基本上相同。
在图10D中，处理步骤1000-d经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤1000-d中，第三导电材料1040可经沉积到凹部1030中以形成一组第二电极。第三导电材料1040可包含碳、钨、氮化钛、过渡金属或其组合。在一些情况中，每一第二电极可具有含与第一电极的第一接触面积1021不同的尺寸(例如第一方向上的不同宽度、第二方向上的不同高度或两者)的第二接触面积1041。举例来说，接触面积1021的第一尺寸(例如宽度或高度)可大于接触面积1041的第一尺寸。在一些情况中，第三导电材料1040可经沉积以填充凹部1030。在一些实例中，额外第三导电材料1040可经沉积于周围电介质材料1015上，使得导电材料1040的表面可与电介质材料1015的外表面共面。在一些实例中，额外第三导电材料1040可经沉积于沉积于周围电介质材料1015上的额外存储材料1035上，如图10D的横截面图中展示。
在图10E中，处理步骤1000-e经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤1000-e中，第三导电材料1040及存储材料1035可经蚀刻以重整一或多个空腔1025。在一些实例中，蚀刻第三导电材料1040及存储材料1035可暴露电介质材料1015、第三导电材料1040或存储材料1035的部分。在一些情况中，电介质材料1015、第三导电材料1040及存储材料1035的外表面可共面，如图10E的横截面图中展示。
在图10F中，处理步骤1000-f经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤1000-f中，第三导电材料1040可经沉积于经重整空腔1025中。在一些情况中，将第三导电材料1040沉积于经重整空腔1025中可包含将第三导电材料1040沉积于电介质材料1015、第三导电材料1040及存储材料1035的外表面上。另外，在处理步骤1000-f中，第四导电材料1045(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积于在处理步骤1000-f中沉积的第三导电材料1040上，如图10F的横截面图中展示。在一些情况中，第四导电材料1045可与第二存取线解码器(例如位线解码器或数字线解码器)耦合。
图11说明根据本文中公开的实例的支持非对称存储器单元设计的处理步骤1100的实例。处理步骤1100说明存储器装置的存储器架构的横截面图。处理步骤1100可实施参考图1描述的存储器装置100的方面。
处理步骤1100可在参考图10D描述的处理步骤1000-d之后执行。处理步骤1100包含参考图10A描述的衬底1005上的材料的横截面图。在处理步骤1100中，第四导电材料1045(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积于在处理步骤1000-d中沉积的第三导电材料1040上，如图11的横截面图中展示。即，在处理步骤1100中，第四导电材料1045可经沉积于一或多个空腔(例如参考图10A描述的空腔1025)中，无需在处理步骤1000-e中执行的蚀刻。在一些情况中，第四导电材料1045可与第二存取线解码器(例如位线解码器或数字线解码器)耦合。
图12A及12B说明根据本文中公开的实例的支持非对称存储器单元设计的处理步骤1200的实例。处理步骤1200说明存储器装置的存储器架构的各种横截面图。举例来说，处理步骤1200可实施参考图1描述的存储器装置100的方面。
在图12A中，处理步骤1200-a经描绘且包含参考图10A描述的衬底1005上的材料的横截面图。处理步骤1200-a可在参考图10B描述的处理步骤1000-b之后执行。在处理步骤1200-a中，存储材料1035可经沉积到一或多个凹部(例如参考图10B描述的凹部1030)中以形成存储元件。在一些情况中，存储材料1035可为硫属化物材料。存储材料1035可经沉积使得凹部被填充。额外存储材料1035可经沉积于凹部上方及下方的周围电介质材料1015上，如图12A的横截面图中展示。即，存储材料1035可在凹部与存储元件之间连续。在一些情况中，存储元件可与第二导电材料1022(例如在处理步骤1000-b中形成的第一电极)耦合。
在一些实例中，在沉积存储材料1035之前，可移除(例如蚀刻、掘出)第一电介质材料1015的部分1036。基于移除部分1036，存储材料1035可经沉积以形成具有圆角或锥形漏斗的存储元件，其可支持本文中描述的非对称存储器单元设计。另外或替代地，部分1036可在处理步骤1000-b中沉积第二导电材料1022之前移除。
在图12B中，处理步骤1200-b经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤1200-b中，第三导电材料1040(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积以形成一组第二电极。在一些情况中，每一第二电极可具有含与第一电极的第一接触面积1021不同的尺寸(例如第一方向上的不同宽度、第二方向上的不同高度或两者)的第二接触面积1041。举例来说，接触面积1021的第一尺寸(例如宽度或高度)可小于接触面积1041的第一尺寸。在一些情况中，沉积第三导电材料1040可包含将第三导电材料1040沉积于存储材料1035的外表面上。另外，在处理步骤1200-b中，第四导电材料1045(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积于第三导电材料1040上，如图12B的横截面图中展示。在一些情况中，第四导电材料1045可与第二存取线解码器(例如位线解码器或数字线解码器)耦合。
图13A到13C说明根据本文中公开的实例的支持非对称存储器单元设计的处理步骤1300的实例。处理步骤1300说明衬底1005上的材料的各种横截面图。处理步骤1300可实施参考图1描述的存储器装置100的方面。
在图13A中，处理步骤1300-a经描绘且包含参考图10A描述的衬底1005上的材料的横截面图。处理步骤1300-a可在参考图10A描述的处理步骤1000-a中沉积绝缘材料之后执行。在处理步骤1300-a中，绝缘材料可经移除(例如蚀刻、掘出)以形成其中可沉积第一导电材料1020以形成堆叠1010的空隙。第一导电材料1020可包含碳、钨、氮化钛、过渡金属(例如过渡金属复合物)或其组合。
第一导电材料1020的部分可经蚀刻以在第一电介质材料1015的交替层之间形成一或多个凹部。第二导电材料1022(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积以填充凹部。在一些情况中，第二导电材料1022可形成一组第一电极。在一些情况中，第一电极可具有第一接触面积1021且可与第一存取线解码器(例如字线解码器)耦合。
在图13B中，处理步骤1300-b经描绘且包含衬底1005上材料的横截面图。在处理步骤1300-b中，存储材料1035可经沉积于空腔1025中以形成存储元件。在一些情况中，存储材料1035可为硫属化物材料。在一些情况中，存储元件可与第二导电材料1022耦合。额外存储材料1035可经沉积于第二导电材料1022上方及下方的周围电介质材料1015上，如图13B的横截面图中展示。即，存储材料1035可在存储元件之间连续。
在图13C中，处理步骤1300-c经描绘且包含存储器装置的存储器架构的横截面图。在处理步骤1300-c中，第三导电材料1040(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积以形成一组第二电极。在一些情况中，每一第二电极可具有含与第一电极的第一接触面积1021不同的尺寸(例如第一方向上的不同宽度、第二方向上的不同高度或两者)的第二接触面积1041。举例来说，接触面积1021的第一尺寸(例如宽度或高度)可小于接触面积1041的第一尺寸。在一些情况中，沉积第三导电材料1040可包含将第三导电材料1040沉积于空腔1025中的存储材料1035的外表面上。另外，在处理步骤1300-c中，第四导电材料1045(例如碳、钨、氮化钛、过渡金属或其组合)可经沉积于第三导电材料1040上，如图13C的横截面图中展示。在一些情况中，第四导电材料1045可与第二存取线解码器(例如位线解码器或数字线解码器)耦合。
图14展示说明根据本文中公开的实例的支持非对称存储器单元设计的方法1400的流程图。方法1400的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件执行所描述功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述功能的方面。
在1405，方法可包含形成材料堆叠，材料堆叠包含呈交替层的电介质材料及第一导电材料。操作1405可根据本文中公开的实例执行。
在1410，方法可包含蚀刻材料堆叠以形成一组空腔。操作1410可根据本文中公开的实例执行。
在1415，方法可包含蚀刻第一导电材料的部分以在电介质材料的交替层之间的凹部中形成多个第一电极，多个第一电极中的每一第一电极具有第一接触面积，多个第一电极与第一存取线解码器耦合。操作1415可根据本文中公开的实例执行。
在1420，方法可包含在所述一组空腔中沉积存储材料以形成多个存储元件，多个存储元件中的每一存储元件与多个第一电极中的相应第一电极耦合。操作1420可根据本文中公开的实例执行。
在1425，方法可包含在所述一组空腔中沉积第二导电材料以形成多个第二电极，多个第二电极中的每一第二电极与相应存储元件耦合且具有与第一接触面积不同的第二接触面积。操作1425可根据本文中公开的实例执行。
在一些实例中，本文中描述的设备可执行一或若干方法，例如方法1400。设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)或其任何组合：
方面43：一种方法、设备或非暂时性计算机可读媒体，其包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：形成材料堆叠，所述材料堆叠包含呈交替层的电介质材料及第一导电材料；蚀刻所述材料堆叠以形成一组空腔；蚀刻所述第一导电材料的部分以在所述电介质材料的所述交替层之间的凹部中形成多个第一电极，所述多个第一电极中的每一第一电极具有第一接触面积，所述多个第一电极与第一存取线解码器耦合；在所述一组空腔中沉积存储材料以形成多个存储元件，所述多个存储元件中的每一存储元件与所述多个第一电极中的相应第一电极耦合；在所述一组空腔中沉积第二导电材料以形成多个第二电极，所述多个第二电极中的每一第二电极与相应存储元件耦合且具有与所述第一接触面积不同的第二接触面积。
方面44：根据方面43所述的方法、设备或非暂时性计算机可读媒体，其中沉积所述存储材料进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述凹部中沉积所述存储材料以形成所述多个存储元件。
方面45：根据方面44所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述凹部中沉积所述第二导电材料以形成所述多个第二电极。
方面46：根据方面45所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：蚀刻所述第二导电材料及所述存储材料。
方面47：根据方面43到46中任一方面所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在沉积所述存储材料之前蚀刻所述电介质材料的部分。
方面48：根据方面43到47中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述第一接触面积的第一尺寸小于所述第二接触面积的所述第一尺寸。
方面49：根据方面43到48中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述第一接触面积的第一尺寸大于所述第二接触面积的所述第一尺寸。
方面50：根据方面43到49中任一方面所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述一组空腔中沉积第三导电材料，所述第三导电材料与第二存取线解码器耦合。
方面51：根据方面43到50中任一方面所述的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述凹部中沉积第三导电材料以形成所述多个第一电极，其中所述存储材料在沉积所述第三导电材料之后沉积。
方面52：根据方面51所述的方法、设备或非暂时性计算机可读媒体，其中所述第三导电材料填充所述凹部。
方面53：根据方面43到52中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述第一导电材料包含碳、钨、氮化钛、过渡金属或其任何组合且所述第二导电材料包含碳、钨、氮化钛、过渡金属或其任何组合。
方面54：根据方面43到53中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中所述存储材料包含硫属化物材料。
方面55：根据方面43到54中任一方面所述的方法、设备或非暂时性计算机可读媒体，其中形成所述材料堆叠包含用于以下的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在所述交替层中沉积所述电介质材料及绝缘材料；移除所述绝缘材料以在所述电介质材料的层之间形成空隙；及在所述空隙中沉积所述第一导电材料以形成所述材料堆叠。
应注意，本文中描述的方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。
描述一种设备。下文提供本文中描述的设备的方面的概述：
方面56：一种设备，其包含：存储器单元，其包含存储元件；第一存取线解码器，其经由第一电极与所述存储器单元耦合，所述第一电极经由第一接触面积与所述存储元件耦合；及第二存取线解码器，其经由第二电极与所述存储器单元耦合，所述第二电极经由与所述第一接触面积不同的第二接触面积与所述存储元件耦合。
方面57：根据方面56所述的设备，其中所述第一接触面积的第一尺寸小于所述第二接触面积的所述第一尺寸。
方面58：根据方面56到57中任一方面所述的设备，其中所述第一接触面积的第一尺寸大于所述第二接触面积的所述第一尺寸。
方面59：根据方面56到58中任一方面所述的设备，其中所述存储元件与第二存储器单元的第二存储元件耦合。
方面60：根据方面56到59中任一方面所述的设备，其中：所述第一电极包含碳、钨、氮化钛、过渡金属或其任何组合；且所述第二电极包含碳、钨、氮化钛、过渡金属或其任何组合。
方面61：根据方面56到60中任一方面所述的设备，其中所述存储元件包含硫属化物材料。
描述一种设备。下文提供本文中描述的设备的方面的概述：
方面62：一种设备，其包含：一组存储器单元，每一存储器单元包含相应存储元件；一组第一存取线，每一第一存取线经由多个第一电极中的第一电极与所述一组存储器单元中的相应存储器单元耦合，相应第一电极经由第一接触面积与所述相应存储器单元的相应存储元件耦合；及第二存取线，其经由多个第二电极中的第二电极与所述一组存储器单元中的每一存储器单元耦合，相应第二电极经由与所述第一接触面积不同的第二接触面积与所述相应存储器单元的所述相应存储元件耦合。
方面63：根据方面62所述的设备，其中所述第一接触面积的第一尺寸小于所述第二接触面积的所述第一尺寸。
方面64：根据方面62到63中任一方面所述的设备，其中所述第一接触面积的第一尺寸大于所述第二接触面积的所述第一尺寸。
方面65：根据方面62到64中任一方面所述的设备，其进一步包含：电介质材料，其在所述一组存储器单元中的第一存储器单元与所述一组存储器单元中的第二存储器单元之间。
方面66：根据方面62到65中任一方面所述的设备，其中第一存储器单元的存储元件与第二存储器单元的存储元件耦合，所述一组存储器单元包含所述第一存储器单元及所述第二存储器单元。
方面67：根据方面62到66中任一方面所述的设备，其中：所述一组第一存取线与字线解码器耦合；且所述第二存取线与位线解码器耦合。
方面68：根据方面62到67中任一方面所述的设备，其中：每一第一电极包含碳、钨、氮化钛、过渡金属或其任何组合；且每一第二电极包含碳、钨、氮化钛、过渡金属或其任何组合。
方面69：根据方面62到68中任一方面所述的设备，其中每一存储元件包含硫属化物材料。
本文中描述的信息及信号可使用各种不同工艺及技术中的任何者表示。举例来说，在整个上文描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，信号可表示信号总线，其中总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么可认为组件彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路，其基于包含经连接组件的装置的操作。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，在一时间内可例如使用一或多个中间组件(例如开关或晶体管)中断经连接组件之间的信号流动。
术语“耦合”指代从组件之间的开路关系(其中信号目前不能通过导电路径传送于组件之间)转变到组件之间的闭路关系(其中信号能够通过导电路径传送于组件之间)的条件。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不准许信号流动的导电路径流动于其它组件之间的变化。
术语“隔离”指代其中信号目前不能流动于组件之间的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，当定位于两个组件之间的开关打开时，由开关分离的组件彼此隔离。当控制器隔离两个组件时，控制器引起防止信号使用先前准许信号流动的导电路径流动于组件之间的变化。
本文中使用的术语“层”或“层阶”指代几何结构的阶层或薄片(例如相对于衬底)。每一层或层阶可具有三个维度(例如高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层或层阶可为其中两个维度大于第三维度的三维结构，例如薄膜。层或层阶可包含不同元件、组件或材料。在一些实例中，一个层或层阶可由两个或更多个子层或子层阶组成。
如本文中使用，术语“电极”可指代电导体且在一些实例中，可用作到存储器阵列的存储器单元或其它组件的电接点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、电线、导电线、导电层或类似物。
本文中论述的装置(包含存储器阵列)可经形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来执行。
本文中论述的开关组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可导电且可包括重掺杂(例如简并)半导体区域。源极及漏极可由轻掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变成导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“取消激活”。
本文中陈述的描述结合附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明”而非“优选的”或“优于其它实例”。详细描述包含用于提供所描述技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，相同类型的各种组件可通过使参考标记后接短划线及区分类似组件的第二标记来区分。如果说明中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任何者，与第二参考标记无关。
本文中描述的功能可经实施于硬件、由处理器执行的软件、固件或其任何组合中。如果实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，本文中描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何者的组合实施。实施功能的特征也可物理定位于各个位置处，包含经分布使得功能的部分实施于不同物理位置处。
举例来说，结合本公开描述的各种说明框及模块可用经设计以执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合实施或执行。通用处理器可为微处理器，但替代地，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
如本文中(包含在权利要求书中)使用，项目列表(例如以例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，短语“基于”不应被解释为参考一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应以相同于短语“至少部分基于”的方式解释。
计算机可读媒体包括非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置转移到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。举例来说但不限于，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构形式的期望程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接适当地称为计算机可读媒体。举例来说，如果软件使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远程源传输，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)包含于媒体定义中。如本文中使用，磁盘及光盘包含CD、激光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光盘，其中磁盘通常磁性地复制数据，而光盘用激光光学地复制数据。上述内容的组合也包含于计算机可读媒体的范围内。
提供本文中的描述来使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白本公开的各种修改，且可在不脱离本公开的范围的情况下将本文中定义的一般原理应用于其它变体。因此，本公开不限于本文中描述的实例及设计，而是应被给予与本文中公开的原理及新颖特征一致的最广范围。

Claims (27)

1.一种方法，其包括：
形成材料堆叠，所述材料堆叠包括呈交替层的电介质材料及第一导电材料；
蚀刻所述材料堆叠以形成一组空腔；
蚀刻所述第一导电材料的部分以在所述电介质材料的所述交替层之间的凹部中形成多个第一电极，所述多个第一电极中的每一第一电极具有第一接触面积，所述多个第一电极与第一存取线解码器耦合；
在所述一组空腔中沉积存储材料以形成多个存储元件，所述多个存储元件中的每一存储元件与所述多个第一电极中的相应第一电极耦合；及
在所述一组空腔中沉积第二导电材料以形成多个第二电极，所述多个第二电极中的每一第二电极与相应存储元件耦合且具有与所述第一接触面积不同的第二接触面积。
2.根据权利要求1所述的方法，其中沉积所述存储材料进一步包括：
在所述凹部中沉积所述存储材料以形成所述多个存储元件。
3.根据权利要求2所述的方法，其进一步包括：
在所述凹部中沉积所述第二导电材料以形成所述多个第二电极。
4.根据权利要求3所述的方法，其进一步包括：
蚀刻所述第二导电材料及所述存储材料。
5.根据权利要求1所述的方法，其进一步包括：
在沉积所述存储材料之前蚀刻所述电介质材料的部分。
6.根据权利要求1所述的方法，其中所述第一接触面积的第一尺寸小于所述第二接触面积的第一尺寸。
7.根据权利要求1所述的方法，其中所述第一接触面积的第一尺寸大于所述第二接触面积的第一尺寸。
8.根据权利要求1所述的方法，其进一步包括：
在所述一组空腔中沉积第三导电材料，所述第三导电材料与第二存取线解码器耦合。
9.根据权利要求1所述的方法，其进一步包括：
在所述凹部中沉积第三导电材料以形成所述多个第一电极，其中所述存储材料在沉积所述第三导电材料之后沉积。
10.根据权利要求9所述的方法，其中所述第三导电材料填充所述凹部。
11.根据权利要求1所述的方法，其中：
所述第一导电材料包括碳、钨、氮化钛、过渡金属或其任何组合；且
所述第二导电材料包括碳、钨、氮化钛、过渡金属或其任何组合。
12.根据权利要求1所述的方法，其中所述存储材料包括硫属化物材料。
13.根据权利要求1所述的方法，其中形成所述材料堆叠包括：
在所述交替层中沉积所述电介质材料及绝缘材料；
移除所述绝缘材料以在所述电介质材料的层之间形成空隙；及
在所述空隙中沉积所述第一导电材料以形成所述材料堆叠。
14.一种设备，其包括：
存储器单元，其包括存储元件；
第一存取线解码器，其经由第一电极与所述存储器单元耦合，所述第一电极经由第一接触面积与所述存储元件耦合；及
第二存取线解码器，其经由第二电极与所述存储器单元耦合，所述第二电极经由与所述第一接触面积不同的第二接触面积与所述存储元件耦合。
15.根据权利要求14所述的设备，其中所述第一接触面积的第一尺寸小于所述第二接触面积的第一尺寸。
16.根据权利要求14所述的设备，其中所述第一接触面积的第一尺寸大于所述第二接触面积的第一尺寸。
17.根据权利要求14所述的设备，其中所述存储元件与第二存储器单元的第二存储元件耦合。
18.根据权利要求14所述的设备，其中：
所述第一电极包括碳、钨、氮化钛、过渡金属或其任何组合；且
所述第二电极包括碳、钨、氮化钛、过渡金属或其任何组合。
19.根据权利要求14所述的设备，其中所述存储元件包括硫属化物材料。
20.一种设备，其包括：
一组存储器单元，每一存储器单元包括相应存储元件；
一组第一存取线，每一第一存取线经由多个第一电极中的第一电极与所述一组存储器单元中的相应存储器单元耦合，相应第一电极经由第一接触面积与所述相应存储器单元的相应存储元件耦合；及
第二存取线，其经由多个第二电极中的第二电极与所述一组存储器单元中的每一存储器单元耦合，相应第二电极经由与所述第一接触面积不同的第二接触面积与所述相应存储器单元的所述相应存储元件耦合。
21.根据权利要求20所述的设备，其中所述第一接触面积的第一尺寸小于所述第二接触面积的第一尺寸。
22.根据权利要求20所述的设备，其中所述第一接触面积的第一尺寸大于所述第二接触面积的第一尺寸。
23.根据权利要求20所述的设备，其进一步包括：
电介质材料，其在所述一组存储器单元中的第一存储器单元与所述一组存储器单元中的第二存储器单元之间。
24.根据权利要求20所述的设备，其中第一存储器单元的存储元件与第二存储器单元的存储元件耦合，所述一组存储器单元包括所述第一存储器单元及所述第二存储器单元。
25.根据权利要求20所述的设备，其中：
所述一组第一存取线与字线解码器耦合；且
所述第二存取线与位线解码器耦合。
26.根据权利要求20所述的设备，其中：
每一第一电极包括碳、钨、氮化钛、过渡金属或其任何组合；且
每一第二电极包括碳、钨、氮化钛、过渡金属或其任何组合。
27.根据权利要求20所述的设备，其中每一存储元件包括硫属化物材料。
CN202310979994.5A 2022-08-10 2023-08-04 非对称存储器单元设计 Pending CN117592411A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/818,923 US20230354619A1 (en) 2022-04-29 2022-08-10 Asymmetric memory cell design
US17/818,923 2022-08-10

Publications (1)

Publication Number Publication Date
CN117592411A true CN117592411A (zh) 2024-02-23

Family

ID=89920714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310979994.5A Pending CN117592411A (zh) 2022-08-10 2023-08-04 非对称存储器单元设计

Country Status (1)

Country Link
CN (1) CN117592411A (zh)

Similar Documents

Publication Publication Date Title
TW202301343A (zh) 讀取多位階記憶體單元
US11915740B2 (en) Parallel access in a memory array
US11848051B2 (en) Parallel drift cancellation
KR102447264B1 (ko) 슬릿 산화물 및 비아 형성 기술
US11735255B2 (en) Voltage equalization for pillars of a memory array
WO2023009942A1 (en) Edgeless memory clusters
TW202228145A (zh) 用於一記憶體裝置之解碼
CN117592411A (zh) 非对称存储器单元设计
US20230354619A1 (en) Asymmetric memory cell design
US20230352095A1 (en) Write latency and energy using asymmetric cell design
US20230354721A1 (en) Memory cell formation in three dimensional memory arrays using atomic layer deposition
US20240057348A1 (en) Pillar and word line plate architecture for a memory array
US11948638B2 (en) Techniques for parallel memory cell access
US11887661B2 (en) Cross-point pillar architecture for memory arrays
US20230309326A1 (en) Dense piers for three-dimensional memory arrays
US12033695B2 (en) Techniques for multi-level chalcogenide memory cell programming
US20230395128A1 (en) Decoder architectures for three-dimensional memory devices
US20230309426A1 (en) Sparse piers for three-dimensional memory arrays
CN117116307A (zh) 三维存储器阵列的过渡结构
CN115705904A (zh) 垂直晶体管熔丝锁存器
WO2023064694A1 (en) Cross point array architecture for multiple decks
CN117037883A (zh) 基于脉冲的多电平单元编程
CN114582394A (zh) 存储器装置的解码器架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination