CN113327912B - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN113327912B CN113327912B CN202110593143.8A CN202110593143A CN113327912B CN 113327912 B CN113327912 B CN 113327912B CN 202110593143 A CN202110593143 A CN 202110593143A CN 113327912 B CN113327912 B CN 113327912B
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- sides
- metal interconnection
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 216
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 description 11
- 238000002360 preparation method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件，包括：浅沟槽隔离结构；导电性区域；第一栅极结构，位于浅沟槽隔离结构上，包括：第一栅极、第一金属层和连接件，第一金属层位于第一栅极的两侧，第一栅极的每侧的第一金属层均沿着第一栅极的延伸方向被切断成两部分，第一栅极的一端的两侧的第一金属层。通过连接件连接，相邻第一栅极的不同端的两侧的第一金属层通过连接件连接；第二栅极结构，部分位于浅沟槽隔离结构上，部分位于导电性区域上。包括：第二栅极，第一金属层和连接件，第一金属层位于第二栅极的两侧，第二栅极的一端的两侧的第一金属层通过连接件连接，相邻第二栅极的不同端的两侧的第一金属层通过连接件连接。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体器件。
背景技术
半导体技术中，器件的尺寸越来越小，因此，在衬底上形成器件时，往往是多个器件同时形成，然后进行分割，因此，本发明的第一栅极和第二栅极在制程上是同一步骤形成的，然后将其切断形成两个器件，第一栅极为一个器件，第二栅极为另一个器件。然而，如果第一栅极和第二栅极没有被切断，就会影响两个器件的性能，因此，需要检测第一栅极和第二栅极是否被切断。
现有技术中，半导体器件如图1，第一栅极111在浅沟槽隔离结构上，第一栅极111的两侧的第一金属层112通过连接件113连接，第二栅极114部分位于浅沟槽隔离结构上，部分位于导电性区域115。第二栅极114与第一栅极111在同一条线上并具有一定的距离，也就是说正常的半导体器件第二栅极114与第一栅极111之间被切断的。如果要检测第一栅极111和第二栅极114是否被切断，可以在浅沟槽隔离结构上方增加一个第一焊盘，在导电性区域的上方增加第二焊盘，第一焊盘处于悬空状态，第二焊盘接地。通过线上扫描电子显微镜观察第一焊盘的电压衬底的明暗程度，从而判断第一栅极111和第二栅极114是否切断。如果第一栅极111和第二栅极114没有被切断，则电压衬度是明亮的。
然而，如果在连接件113和第一金属层112的连接处，出现了过刻蚀，也就是说刻蚀到了下方的浅沟槽隔离结构，此时，电压衬度也是明亮的。所以当得到的图片上出现亮度时，可能的原因是，此处的第一栅极111和第二栅极114没有被切断，另一种就是此第一栅极111对应的连接件和第一金属层112的连接处出现了过刻蚀。这时候就需要在第一金属层112和连接件113连接的地方进行切片，进行进一步的验证。然而，每个第一金属层112均有两个地方会和连接件113连接，所以这时候就会对两个连接处进行切片，然而真正出现过刻蚀的可能就在其中一个连接处，这样如果两个连接处中选一处进行切片，则可能出现误切另一处的情况，间接影响半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体器件，可以检测第一栅极和第二栅极是否被切断，同时，当第一金属层和连接件可能出现过刻蚀时，可以及时通过切片找出过刻蚀的地方，减少出现误切的情况。
为了达到上述目的，本发明提供了一种半导体器件包括：
浅沟槽隔离结构；
导电性区域，与所述浅沟槽隔离结构相邻设置；
第一栅极结构，位于所述浅沟槽隔离结构上，包括：第一栅极、第一金属层和连接件，所述第一金属层位于所述第一栅极的两侧，所述第一栅极的每侧的第一金属层均沿着第一栅极的延伸方向被切断成两部分，第一栅极的一端的两侧的第一金属层通过连接件连接，相邻所述第一栅极的不同端的两侧的第一金属层通过连接件连接；以及
第二栅极结构，部分位于浅沟槽隔离结构上，部分位于导电性区域上，包括：第二栅极、第一金属层和一个连接件，所述第一金属层位于所述第二栅极的两侧，所述第二栅极的一端的两侧的第一金属层通过连接件连接，相邻所述第二栅极的不同端的两侧的第一金属层通过连接件连接。
可选的，在所述的半导体器件中，所述第一栅极和所述第二栅极位于同一条线上，并且在这条线上间隔一段距离。
可选的，在所述的半导体器件中，所述导电性区域包括有源区或鳍片层。
可选的，在所述的半导体器件中，所述连接件包括第一金属层，所述第一金属层连接所述第一栅极两侧的第一金属层，同时还连接到所述第一栅极上。
可选的，在所述的半导体器件中，所述连接件包括通孔和第一金属层，所述第一金属层连接所述第一栅极两侧的第一金属层，同时，通孔将所述第一金属层和第一栅极链接。
可选的，在所述的半导体器件中，所述第一栅极、第一金属层均呈条状，并且延伸的方向相同。
可选的，在所述的半导体器件中，在所述第一栅极的每一侧，所述第一金属层沿着延伸方向被切断成两部分，并且两部分的面积相同。
可选的，在所述的半导体器件中，当所述第一栅极为至少两个时，所述第一栅极的长短不一，并且长的第一栅极和短的第一栅极间隔设置。
可选的，在所述的半导体器件中，当所述第二栅极为至少两个时，所述第二栅极的长短不一，并且长的第二栅极和短的第二栅极间隔设置。
可选的，在所述的半导体器件中，所述长的第一栅极于短的第二栅极位于同一条线上，短的第一栅极和长的第二栅极位于同一条线上。
本发明还提供了一种半导体器件，包括：
第一栅极结构，包括：第一下层金属互联线、第一上层金属互联线和连接件，所述第一上层金属互联线位于所述第一下层金属互联线的两侧，所述第一下层金属互联线的每侧的第一上层金属互联线均沿着第一下层金属互联线的延伸方向被切断成两部分，所述第一下层金属互联线的一端的两侧的第一上层金属互联线通过连接件连接，相邻所述第一下层金属互联线的不同端的两侧的上层金属互联线通过连接件连接；
第二栅极结构，包括：第二下层金属互联线、第二上层金属互联线和一个连接件，所述第二上层金属互联线位于所述第二下层金属互联线的两侧，所述第二下层金属互联线的一端的两侧的第二上层金属互联线通过连接件连接，相邻所述第二下层金属互联线的不同端的两侧的第二上层金属互联线通过连接件连接；
接导电性区域，与所述第二上层金属互联线连接；以及
焊盘，设置在所述接导电性区域的表面。
在本发明提供的半导体器件中，第一栅极两侧的第一金属层均为切断，这样切断后的第一金属层只对应一个连接件，若得到的某一第一栅极及其两侧的第一金属层的图片较亮时，先通过扫描电子显微镜在高压模式下观察第一栅极和第二栅极是否切断，若没切断，则在第一栅极和第二栅极交界处进行TEM制样；若已切断，则检测该第一金属层和连接件连接的地方是否出现了过刻蚀，即在该第一金属层和连接件的电压衬度异常亮的位置切片进行TEM制样。并且在该第一金属层和连接件的连接位置只进行一次切片，就可以判断是该第一栅极和第二栅极未被切断，还是该第一金属层和连接件连接的地方是否出现了过刻蚀，从而减少误切的情况发生，还可以减少人工，提升半导体器件的性能。同样，第一下层金属互联线两侧的第一上层金属互联线均为切断，这样切断后的第一上层金属互联线只对应一个连接件，若得到的某一第一下层金属互联线及其两侧的第一上层金属互联线的图片较亮时，先通过扫描电子显微镜在高压模式下观察第一下层金属互联线和第二下层金属互联线是否切断，若没切断，则在第一下层金属互联线和第二下层金属互联线的交界处进行TEM制样；若已切断，则检测该第一上层金属互联线和连接件连接的地方是否出现了过刻蚀，即在该第一上层金属互联线和连接件的电压衬度异常亮的位置切片进行TEM制样。并且在该第一上层金属互联线和连接件的连接位置只进行一次切片，就可以判断是该第一下层金属互联线和第二下层金属互联线未被切断，还是该第一上层金属互联线和连接件连接的地方是否出现了过刻蚀，从而减少误切的情况发生，还可以减少人工，提升半导体器件的性能。
附图说明
图1是现有技术的半导体器件的结构示意图；
图2至图5是本发明实施例的半导体结构示意图；
图中：111-第一栅极、112-第一金属层、113-连接件、114-第二栅极、115-导电性区域、211-第一栅极、212-第一金属层、213-连接件、214-第二栅极、215-导电性区域、216-第一下层金属互联线、217-第一上层金属互联线、218-连接件、219-第二下层金属互联线、220-第二上层金属互联线、221-焊盘。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图2至图5，本发明提供了一种半导体器件，包括：
浅沟槽隔离结构；
导电性区域215，与所述浅沟槽隔离结构相邻设置；
第一栅极结构，位于所述浅沟槽隔离结构上，包括：第一栅极211，第一金属层212，连接件213，所述第一金属层212位于所述第一栅极211的两侧，每个所述第一栅极211的每侧的第一金属层212均沿着第一栅极211的延伸方向被切断成两部分，每个第一栅极211的一端的两侧的第一金属层212通过连接件213连接，相邻所述第一栅极211的不同端的两侧的第一金属层212通过连接件213连接；以及
第二栅极结构，部分位于浅沟槽隔离结构上，部分位于导电性区域215上，包括：第二栅极214，第一金属层212和一个连接件213，所述第一金属层212位于所述第二栅极214的两侧，所述第二栅极214的一端的两侧的第一金属层212通过连接件213连接，相邻所述第二栅极214的不同端的两侧的第一金属层212通过连接件213连接。第一金属层在14nm的前段过程中，指的是第0层金属互联层，在其他制程中，指的是第1层金属互联层。
进一步的，所述第一栅极211和所述第二栅极214位于同一条线上，并且在这条线上间隔一段距离。半导体技术中，器件的尺寸越来越小，因此，在衬底上形成器件时，往往是多个器件同时形成，然后进行分割，因此，本发明的第一栅极211和第二栅极214在制程上是同一步骤形成的，然后将其切断形成两个器件，第一栅极211为一个器件，第二栅极214为另一个器件。但是现有技术中，如果第一栅极211和第二栅极214没有被切断，就会影响两个器件的性能，因此，需要检测第一栅极211和第二栅极214是否被切断。本发明将第一栅极211每侧的第一金属层切断，这样每部分金属层就只对应一个连接件213，然后再对应一个第一栅极211，这样如果某一第一栅极211两侧的第一金属层212和连接件213的图片是亮的，再在高压模式下使用扫描电子显微镜，判断第一栅极211和第二栅极214是否被切断还是第一金属层和连接件213的连接处过刻蚀，就更好判断，再对第一金属层和连接件213的连接处进行切断进一步判断时，不会出现误切的情况。
进一步的，所述导电性区域包括有源区或鳍片层。所述浅沟槽隔离结构和所述导电性区域为多个，多个所述浅沟槽隔离结构和多个所述导电性区域间隔设置。图中，并未标出浅沟槽隔离结构，但是在导电性区域之外均是浅沟槽隔离结构。浅沟槽隔离结构和所述导电性区域均在衬底上形成。在第一栅极211的宽为14nm的半导体结构里，导电性区域为鳍片层，在第一栅极211的宽为其他尺寸的半导体结构里，导电性区域为有源区。
进一步的，所述连接件213包括第一金属层，所述第一金属层连接所述第一栅极211两侧的第一金属层，同时还连接到所述第一栅极211上。在第一栅极211的宽为14nm的半导体结构里，连接件213为第一金属层，属于金属材质。并且，此时的第一栅极211为金属。
进一步的，所述连接件213包括通孔和第一金属层，所述第一金属层连接所述第一栅极211两侧的第一金属层，同时，通孔将所述第一金属层和第一栅极211链接。在第一栅极211的宽为其他尺寸的半导体结构里，连接件213为通孔和第一金属层，所述第一金属层连接所述第一栅极211两侧的第一金属层，同时，通孔将所述第一金属层和第一栅极211链接，属于金属材质。并且，此时的第一栅极211为多晶硅。
进一步的，所述第一栅极211、第一金属层均呈条状，并且延伸的方向相同。
进一步的，在所述第一栅极211的每一侧，所述第一金属层沿着延伸方向被切断成两部分，并且两部分的面积相同。相当于在第一栅极211的每侧有两段第一金属层，这样，第一栅极211两侧的并且位于第一栅极211同一端的第一金属层连接后，可以保证每一部分第一金属层只与一个连接件213连接，如果连接件213和第一金属层的连接处出现过刻蚀，可以轻松对应到是哪部分第一金属层。本发明实施例中，两段第一金属层大小相同，在本发明的其他实施例中，也可以不相同。
进一步的，当所述第一栅极211为至少两个时，所述第一栅极211的长短不一，并且长的第一栅极211和短的第一栅极211间隔设置。
进一步的，当所述第二栅极214为至少两个时，所述第二栅极214的长短不一，并且长的第二栅极214和短的第二栅极214间隔设置。
进一步的，所述长的第一栅极211于短的第二栅极214位于同一条线上，短的第一栅极211和长的第二栅极214位于同一条线上。
同时，本发明实施例不但适用于第一栅极211的宽为14nm的半导体结构，例如，图2是第一栅极211的宽为14nm的半导体结构的前段结构。还适用于第一栅极211的宽为其他尺寸的半导体结构的前段结构，例如，图3，图3是第一栅极211的宽为其他尺寸的半导体结构的前段结构，与第一栅极211的宽为14nm的半导体结构不同的是，图3中的导电性区域为有源区，连接件213为通孔和第一金属层，所述第一金属层连接所述第一栅极211两侧的第一金属层，同时，通孔将所述第一金属层和第一栅极211链接，属于金属材质，并且，此时的第一栅极211为多晶硅。
不但可以用于前段制程，例如图2和图3，还可以用于后段制程，因此，请参照图4，本发明还提供了一种半导体器件，包括：
第一栅极结构，包括：第一下层金属互联线216、第一上层金属互联线217和连接件218，所述第一上层金属互联线217位于所述第一下层金属互联线216的两侧，所述第一下层金属互联线216的每侧的第一上层金属互联线217均沿着第一下层金属互联线216的延伸方向被切断成两部分，所述第一下层金属互联线216的一端的两侧的第一上层金属互联线218通过连接件218连接，相邻所述第一下层金属互联线216的不同端的两侧的上层金属互联线217通过连接件218连接；
第二栅极结构，包括：第二下层金属互联线219、第二上层金属互联线220和一个连接件218，所述第二上层金属互联线220位于所述第二下层金属互联线219的两侧，所述第二下层金属互联线219的一端的两侧的第二上层金属互联线220通过连接件218连接，相邻所述第二下层金属互联线219的不同端的两侧的第二上层金属互联线220通过连接件218连接；
接导电性区域215，与所述第二上层金属互联线220连接；以及
焊盘221，设置在所述接导电性区域215的表面。此处的连接件218包括第一上层金属互联层和接触孔的组合或者是第二上层金属互联层和接触孔的组合，此处的接导电性区域215为通过多层焊盘(金属层)221连接的有源区。
因为每个第一上层金属互联线217或者说每个第一金属层212都是独立的，所以可以适用于具有大面积栅极结构的半导体器件，如图5，可以看到第一栅极211数量较多，但是无论是图2至图5的任何一幅图，图中数量不代表具体的数量，只作为示意图。
检测过程中，在浅沟槽隔离结构上方增加一个第一焊盘，在导电性区域215的上方增加第二焊盘，第一焊盘处于悬空状态，第二焊盘接地。通过线上扫描电子显微镜观察第一焊盘的电压衬底的明暗程度，如果某一处的电压衬度是明亮的，说明此处的第一栅极211和第二栅极214未被切断或者连接件213和第一金属层212的连接处，出现了过刻蚀，接着，在扫描电子显微镜高压下，在Y方向对211与214进行观察，若发现没有问题，则再在X方向对连接件113和第一金属层112的连接处进行cross-section TEM制样，最后通过截面透射电镜(TEM)，确定失效机理。
综上，在本发明实施例提供的半导体器件中，第一栅极两侧的第一金属层均为切断，这样切断后的第一金属层只对应一个连接件，若得到的某一第一栅极及其两侧的第一金属层的图片较亮时，先通过扫描电子显微镜在高压模式下观察第一栅极和第二栅极是否切断，若没切断，则在第一栅极和第二栅极交界处进行TEM制样；若已切断，则检测该第一金属层和连接件连接的地方是否出现了过刻蚀，即在该第一金属层和连接件的电压衬度异常亮的位置切片进行TEM制样。并且在该第一金属层和连接件的连接位置只进行一次切片，就可以判断是该第一栅极和第二栅极未被切断，还是该第一金属层和连接件连接的地方是否出现了过刻蚀，从而减少误切的情况发生，还可以减少人工，提升半导体器件的性能。同样，第一下层金属互联线两侧的第一上层金属互联线均为切断，这样切断后的第一上层金属互联线只对应一个连接件，若得到的某一第一下层金属互联线及其两侧的第一上层金属互联线的图片较亮时，先通过扫描电子显微镜在高压模式下观察第一下层金属互联线和第二下层金属互联线是否切断，若没切断，则在第一下层金属互联线和第二下层金属互联线的交界处进行TEM制样；若已切断，则检测该第一上层金属互联线和连接件连接的地方是否出现了过刻蚀，即在该第一上层金属互联线和连接件的电压衬度异常亮的位置切片进行TEM制样。并且在该第一上层金属互联线和连接件的连接位置只进行一次切片，就可以判断是该第一下层金属互联线和第二下层金属互联线未被切断，还是该第一上层金属互联线和连接件连接的地方是否出现了过刻蚀，从而减少误切的情况发生，还可以减少人工，提升半导体器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (11)
1.一种半导体器件，其特征在于，包括：
浅沟槽隔离结构；
导电性区域，与所述浅沟槽隔离结构相邻设置；
第一栅极结构，位于所述浅沟槽隔离结构上，包括：第一栅极、第一金属层和连接件，所述第一金属层位于所述第一栅极的两侧，所述第一栅极的每侧的第一金属层均沿着第一栅极的延伸方向被切断成两部分，第一栅极的一端的两侧的第一金属层通过连接件连接，相邻所述第一栅极的不同端的两侧的第一金属层通过连接件连接；以及
第二栅极结构，位于导电性区域上，包括：第二栅极、第一金属层和连接件，所述第一金属层位于所述第二栅极的两侧，所述第二栅极的一端的两侧的第一金属层通过连接件连接，相邻所述第二栅极的不同端的两侧的第一金属层通过连接件连接。
2.如权利要求1所述的半导体器件，其特征在于，所述第一栅极和所述第二栅极位于同一条线上，并且在这条线上间隔一段距离。
3.如权利要求1所述的半导体器件，其特征在于，所述导电性区域包括有源区或鳍片层。
4.如权利要求1所述的半导体器件，其特征在于，所述连接件包括第一金属层，所述第一金属层连接所述第一栅极两侧的第一金属层，同时还连接到所述第一栅极上。
5.如权利要求1所述的半导体器件，其特征在于，所述连接件包括通孔和第一金属层，所述第一金属层连接所述第一栅极两侧的第一金属层，同时，通孔将所述第一金属层和第一栅极电性连接。
6.如权利要求1所述的半导体器件，其特征在于，所述第一栅极、第一金属层均呈条状，并且延伸的方向相同。
7.如权利要求6所述的半导体器件，其特征在于，在所述第一栅极的每一侧，所述第一金属层沿着延伸方向被切断成两部分，并且两部分的面积相同。
8.如权利要求1所述的半导体器件，其特征在于，当所述第一栅极为至少两个时，所述第一栅极的长短不一，并且长的第一栅极和短的第一栅极间隔设置。
9.如权利要求8所述的半导体器件，其特征在于，当所述第二栅极为至少两个时，所述第二栅极的长短不一，并且长的第二栅极和短的第二栅极间隔设置。
10.如权利要求9所述的半导体器件，其特征在于，所述长的第一栅极于短的第二栅极位于同一条线上，短的第一栅极和长的第二栅极位于同一条线上。
11.一种半导体器件，其特征在于，包括：
第一栅极结构，包括：第一下层金属互连线、第一上层金属互连线和连接件，所述第一上层金属互连线位于所述第一下层金属互连线的两侧，所述第一下层金属互连线的每侧的第一上层金属互连线均沿着第一下层金属互连线的延伸方向被切断成两部分，所述第一下层金属互连线的一端的两侧的第一上层金属互连线通过连接件连接，相邻所述第一下层金属互连线的不同端的两侧的上层金属互连线通过连接件连接；
第二栅极结构，包括：第二下层金属互连线、第二上层金属互连线和连接件，所述第二上层金属互连线位于所述第二下层金属互连线的两侧，所述第二下层金属互连线的一端的两侧的第二上层金属互连线通过连接件连接，相邻所述第二下层金属互连线的不同端的两侧的第二上层金属互连线通过连接件连接；
接导电性区域，与所述第二上层金属互连线连接；以及
焊盘，设置在所述接导电性区域的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110593143.8A CN113327912B (zh) | 2021-05-28 | 2021-05-28 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110593143.8A CN113327912B (zh) | 2021-05-28 | 2021-05-28 | 半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113327912A CN113327912A (zh) | 2021-08-31 |
| CN113327912B true CN113327912B (zh) | 2023-09-29 |
Family
ID=77422234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110593143.8A Active CN113327912B (zh) | 2021-05-28 | 2021-05-28 | 半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113327912B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118852A (zh) * | 2006-08-02 | 2008-02-06 | 力晶半导体股份有限公司 | 浮置栅极与非挥发性存储器的制造方法 |
| KR20090068662A (ko) * | 2007-12-24 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 및 이의 형성 방법 |
| KR20160120644A (ko) * | 2015-04-08 | 2016-10-18 | 삼성전자주식회사 | 집적 회로 및 반도체 장치 |
| CN108400129A (zh) * | 2017-02-08 | 2018-08-14 | 三星电子株式会社 | 具有接触跨接线的集成电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1248298B1 (en) * | 2001-03-26 | 2009-02-25 | Halo Lsi Design and Device Technology Inc. | Stitch and select implementation in twin monos array |
| KR102150942B1 (ko) * | 2014-12-01 | 2020-09-03 | 삼성전자주식회사 | 핀펫을 구비하는 반도체 장치 |
-
2021
- 2021-05-28 CN CN202110593143.8A patent/CN113327912B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118852A (zh) * | 2006-08-02 | 2008-02-06 | 力晶半导体股份有限公司 | 浮置栅极与非挥发性存储器的制造方法 |
| KR20090068662A (ko) * | 2007-12-24 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 및 이의 형성 방법 |
| KR20160120644A (ko) * | 2015-04-08 | 2016-10-18 | 삼성전자주식회사 | 집적 회로 및 반도체 장치 |
| CN108400129A (zh) * | 2017-02-08 | 2018-08-14 | 三星电子株式会社 | 具有接触跨接线的集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113327912A (zh) | 2021-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7649268B2 (en) | Semiconductor wafer | |
| CN101150094B (zh) | 半导体晶圆结构 | |
| US5981302A (en) | Integrated multi-layer test pads and methods therefor | |
| US6649986B1 (en) | Semiconductor device with structure for die or dice crack detection | |
| CN101295624A (zh) | 缺陷的检测结构及其制作方法、检测方法 | |
| JP2009044154A (ja) | 半導体装置及びその形成方法 | |
| JP2000195866A (ja) | 半導体素子のボンディングパッド構造及びその製造方法 | |
| CN113327912B (zh) | 半导体器件 | |
| US5500557A (en) | Structure and method for fabricating integrated circuits | |
| CN111668191B (zh) | 半导体结构及其制造方法与检测短路方法 | |
| JP2962281B2 (ja) | 半導体装置の検査パターンおよび半導体装置の検査方法 | |
| JPH0243750A (ja) | 不活性化層の欠陥を識別する方法および腐食耐性ボンディング・パッドを製作する方法 | |
| CN109309019B (zh) | 测试结构和测试方法 | |
| JP5107627B2 (ja) | 半導体ウェーハ、および、それを用いた半導体装置の製造方法 | |
| KR100871389B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JP4087289B2 (ja) | 半導体装置およびその検査方法 | |
| JPH05136400A (ja) | 半導体装置の接触窓形成方法 | |
| CN110459529B (zh) | 金属填充缺陷的检测结构及其方法 | |
| JP2004165285A (ja) | 配線構造及びその形成方法 | |
| US7306958B2 (en) | Composite pattern for monitoring various defects of semiconductor device | |
| CN116544214A (zh) | 半导体结构及其形成方法、以及晶圆切割方法 | |
| JP3341694B2 (ja) | プラズマ損傷の検査方法、およびその検査素子 | |
| CN114639658A (zh) | 一种测试结构和测试方法 | |
| CN115295532A (zh) | 用于e-fuse刻蚀的检测结构、制备及检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |