CN115295532A - 用于e-fuse刻蚀的检测结构、制备及检测方法 - Google Patents
用于e-fuse刻蚀的检测结构、制备及检测方法 Download PDFInfo
- Publication number
- CN115295532A CN115295532A CN202210962171.7A CN202210962171A CN115295532A CN 115295532 A CN115295532 A CN 115295532A CN 202210962171 A CN202210962171 A CN 202210962171A CN 115295532 A CN115295532 A CN 115295532A
- Authority
- CN
- China
- Prior art keywords
- detection
- metal
- layer
- fuse
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 224
- 238000005530 etching Methods 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 302
- 238000005520 cutting process Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 5
- 238000003466 welding Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种用于e‑fuse刻蚀的检测结构、制备及检测方法，在晶圆切割区中形成与位于晶圆有源区的e‑fuse同步构成的参比金属层及检测金属层，参比金属层包括参比金属连接件及参比金属电阻件，检测金属层包括检测金属连接件及检测金属电阻件，且参比金属连接件与检测金属连接件上方均对应设有相连接的、用以电性测试的金属柱及焊盘，从而在进行刻蚀工艺的过程中，由于检测金属电阻件的上方具有介电层检测窗口，检测金属电阻件被刻蚀，使得检测金属电阻件的电阻值发生变化，因此，通过对检测金属电阻件及参比金属电阻件的电性能数据即电阻值变化的监控，即可反应出e‑fuse刻蚀的情况，免于切片确认。
Description
技术领域
本发明属于半导体领域，特别是涉及一种用于e-fuse刻蚀的检测结构、制备及检测方法。
背景技术
在晶圆制程中，往往需要将各个膜层中形成的构件连接在一起以构成一个完整的半导体器件，或需要将半导体器件与其他电子元件连接起来以构成所需的电子电路，要完成这些连接就需要形成许多的焊盘(PAD)，可以说焊盘是晶圆制程中重要的连接构件。为此，在半导体领域中，对焊盘在导电性与可靠性上具有较高的要求。
电子熔断器(e-fuse)是一种结构简单，使用方便，广泛应用于各种电子产品中的保护器件，其是利用金属线作为熔体串联于电路中，当过载或短路电流通过熔体时，因其自身发热而熔断，从而分断电路以起到保护的作用。
PAD通常由位于晶圆的顶层金属层构成，e-Fuse通常使用顶层金属层的下一层金属构成，制备过程中，e-Fuse与PAD往往是采用同一块光罩，所以e-Fuse开窗是与PAD开窗同步进行的，而制程中为了保证PAD的完全显露以便进行后续的电连接，现有的制备工艺中会进行PAD过蚀，在该刻蚀过程的检测，业界通常的做法是抓取PAD上层的Ti/TiN信号，然后刻蚀一定时间吃开Ti/TiN，或者直接刻蚀一定时间并损失一点顶层金属层后默认PAD已经打开，然而PAD的过蚀过程同时会对e-Fuse区域的金属线造成一定的损伤，并在金属线两侧造成介电层的过蚀，使得e-Fuse的性能造成影响，从而需要对e-Fuse的刻蚀情况进行检测，目前这对过蚀过程的检测通常只能通过失效分析(FA)切片来观察，测试的便捷性极低。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于e-fuse刻蚀的检测结构、制备及检测方法，用于解决现有技术中难以对e-fuse刻蚀检测进行便捷操作的问题。
为实现上述目的及其他相关目的，本发明提供一种用于e-fuse刻蚀的检测结构，所述检测结构包括：
衬底，所述衬底包括晶圆有源区及晶圆切割区；
参比金属层，所述参比金属层位于所述衬底的晶圆切割区上，所述参比金属层包括2个间隔设置的参比金属连接件及与所述参比金属连接件对应连接的参比金属电阻件，且所述参比金属电阻件与位于所述晶圆有源区的所述e-fuse同步构成；
检测金属层，所述检测金属层位于所述衬底的晶圆切割区上，所述检测金属层与所述参比金属层具有相同形貌，所述检测金属层包括2个间隔设置的检测金属连接件及与所述检测金属连接件对应连接的检测金属电阻件，且所述检测金属电阻件与位于所述晶圆有源区的所述e-fuse同步构成；
金属柱，所述金属柱位于所述参比金属连接件及所述检测金属连接件上，且所述金属柱的一端与对应的所述参比金属连接件及所述检测金属连接件连接；
焊盘，所述焊盘位于所述金属柱上，且所述焊盘与所述金属柱的另一端连接；
介电层，所述介电层位于所述衬底上覆盖所述衬底、所述参比金属层、所述检测金属层及所述金属柱，且所述介电层中具有显露所述焊盘的介电层探测窗口，以及显露所述检测金属电阻件的介电层检测窗口。
可选地，所述参比金属层及所述检测金属层同时位于晶圆边缘切割区、同时位于晶圆中心切割区，或同时分布于整片晶圆切割区。
可选地，所述参比金属层及所述检测金属层位于相邻芯片的晶圆切割区中。
可选地，所述检测金属电阻件的形貌呈直线形或曲线形。
可选地，所述介电层检测窗口完全显露所述检测金属电阻件或显露部分所述检测金属电阻件。
本发明还提供一种用于e-fuse刻蚀检测结构的制备方法，包括以下步骤：
提供衬底，所述衬底包括晶圆有源区及晶圆切割区；
于所述衬底的晶圆切割区上形成具有相同形貌的参比金属层及检测金属层，其中，所述参比金属层包括2个间隔设置的参比金属连接件及与所述参比金属连接件对应连接的参比金属电阻件，所述检测金属层包括2个间隔设置的检测金属连接件及与所述检测金属连接件对应连接的检测金属电阻件，且所述参比金属层及所述检测金属层与位于所述晶圆有源区的所述e-fuse同步形成；
于所述衬底上形成金属柱、焊盘及介电层，其中，所述金属柱位于所述参比金属连接件及所述检测金属连接件上，且所述金属柱的一端与对应的所述参比金属连接件及所述检测金属连接件连接；所述焊盘位于所述金属柱上，且所述焊盘与所述金属柱的另一端连接；所述介电层位于所述衬底上覆盖所述衬底、所述参比金属层、所述检测金属层及所述金属柱；
于所述介电层上形成掩膜层，并对所述掩膜层进行图形化；
刻蚀所述介电层，形成显露所述焊盘的介电层探测窗口，以及显露所述检测金属电阻件的介电层检测窗口。
可选地，所述介电层包括氧化硅层。
本发明还提供一种用于e-fuse刻蚀的检测方法，包括以下步骤：
提供任一上述检测结构；
结合所述介电层探测窗口，通过所述焊盘获取所述参比金属电阻件的参比电阻值，以及所述检测金属电阻件的检测电阻值；
比对获取的所述参比电阻值与所述检测电阻值，以对所述e-fuse的刻蚀进行检测。
可选地，改变所述检测电阻值的方法包括改变所述检测金属电阻件及所述介电层检测窗口的形貌中的一种或组合。
可选地，还包括对位于不同晶圆切割区中的所述检测金属电阻件的检测电阻值进行比对的步骤，以反映晶圆制程在不同区域的差异。
如上所述，本发明的用于e-fuse刻蚀的检测结构、制备及检测方法，在晶圆切割区中形成与位于晶圆有源区的e-fuse同步构成的参比金属层及检测金属层，其中，参比金属层包括2个间隔设置的参比金属连接件及与参比金属连接件对应连接的参比金属电阻件，检测金属层包括2个间隔设置的检测金属连接件及与检测金属连接件对应连接的检测金属电阻件，且参比金属连接件与检测金属连接件上方均对应设有相连接的、用以电性测试的金属柱及焊盘，从而在进行刻蚀工艺的过程中，由于检测金属电阻件的上方具有介电层检测窗口，检测金属电阻件被刻蚀，使得检测金属电阻件的电阻值发生变化，因此，通过对检测金属电阻件及参比金属电阻件的电性能数据即电阻值变化的监控，即可反应出e-fuse刻蚀的情况，免于切片确认。
附图说明
图1显示为本发明实施例一中的晶圆结构示意图。
图2显示为本发明实施例一中的检测结构的放大结构示意图。
图3显示为图2中的沿A-A的截面结构示意图。
图4显示为图2中的沿B-B的截面结构示意图。
图5显示为本发明实施例一中的参比金属层与介电层窗口的放大结构示意图。
图6显示为图5中的沿A'-A'的截面结构示意图。
图7显示为本发明实施例一中的检测金属层与介电层窗口的放大结构示意图。
图8显示为图7中的沿B'-B'的截面结构示意图。
图9显示为本发明实施例二中的用于e-fuse刻蚀检测结构的制备工艺流程图。
图10显示为本发明实施例三中的用于e-fuse刻蚀检测的流程图。
元件标号说明
10 晶圆
20 晶圆有源区
30 晶圆切割区
100 衬底
201 金属连接件
202 电子熔断器
211 参比金属连接件
212 参比金属电阻件
221 检测金属连接件
222 检测金属电阻件
300 金属柱
400 焊盘
500 介电层
511 介电层探测窗口
512 介电层检测窗口
S1～S5、Sa～Sc 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。其中，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此处可能使用诸如“介于……之间”，该表达表示包括两端点值，以及可能使用诸如“多个”，该表达表示两个或两个以上，除非另有明确具体的限定。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
如图1～图8，本实施例提供一种用于e-fuse刻蚀的检测结构，所述检测结构包括：
衬底100，所述衬底100包括晶圆有源区20及晶圆切割区30；
参比金属层，所述参比金属层位于所述衬底100的晶圆切割区30上，所述参比金属层包括2个间隔设置的参比金属连接件211及与所述参比金属连接件211对应连接的参比金属电阻件212，且所述参比金属电阻件212与位于所述晶圆有源区20的所述e-fuse同步构成；
检测金属层，所述检测金属层位于所述衬底100的晶圆切割区30上，所述检测金属层与所述参比金属层具有相同形貌，所述检测金属层包括2个间隔设置的检测金属连接件221及与所述检测金属连接件221对应连接的检测金属电阻件222，且所述检测金属电阻件222与位于所述晶圆有源区30的所述e-fuse同步构成；
金属柱300，所述金属柱300位于所述参比金属连接件211及所述检测金属连接件221上，且所述金属柱300的一端与对应的所述参比金属连接件211及所述检测金属连接件221连接；
焊盘400，所述焊盘400位于所述金属柱300上，且所述焊盘400与所述金属柱300的另一端连接；
介电层500，所述介电层500位于所述衬底100上覆盖所述衬底100、所述参比金属层、所述检测金属层及所述金属柱300，且所述介电层500中具有显露所述焊盘400的介电层探测窗口511，以及显露所述检测金属电阻件222的介电层检测窗口512。
具体的，参阅图1，在晶圆10的制备过程中，通常一片所述晶圆10上会含有几个～几千乃至上万个芯片，相邻的所述芯片之间会设置切割道，以便于后续芯片的分割，本实施例中，将所述晶圆10中的芯片所占用的区域称为所述晶圆有源区20，将切割道所占用的区域称为所述晶圆切割区30，且本申请所涉及的所述检测结构优选位于所述晶圆切割区30中，以降低对晶圆有效区域的占用。
其中，在所述晶圆10的制备过程中，参阅图2～图4，所述晶圆有源区20内会设置焊盘(PAD)400及电子熔断器(e-fuse)202，所述焊盘400用于进行电性连接，所述电子熔断器202则利用金属线作为熔体串联于电路中，以起到保护电路的作用。所述焊盘400通常由位于所述晶圆10的顶层金属层构成，所述电子熔断器202通常使用顶层金属层的下一层金属构成，且所述电子熔断器202通过金属连接件201及位于所述金属连接件201上的金属柱300与所述焊盘400连接。
制备过程中，所述电子熔断器202与所述焊盘400往往是采用同一块光罩，所以电子熔断器202的开窗即位于介电层500中的刻蚀窗口是与所述焊盘400的开窗同步进行的，如图3，而制程中为了保证所述焊盘400的完全显露，以便进行后续的电连接，现有的制备工艺中会对所述焊盘400进行过蚀，在该刻蚀过程中会对所述电子熔断器202的金属线造成一定的损伤，并在金属线两侧造成所述介电层500的过蚀，如图4，使得所述电子熔断器202的性能造成影响，从而需要对所述电子熔断器202的刻蚀情况进行检测。
参阅图5～图8，本实施例中，为提高对所述e-fuse的刻蚀情况的检测，在制备所述e-fuse的同时，在所述晶圆切割区30中制备所述参比金属层及所述检测金属层，其中，所述参比金属层包括2个间隔设置的所述参比金属连接件211及与所述参比金属连接件211对应连接的参比金属电阻件212，所述检测金属层包括2个间隔设置的检测金属连接件221及与所述检测金属连接件221对应连接的检测金属电阻件222，且所述参比金属连接件211与所述检测金属连接件221上方均对应设有相连接的、用以电性测试的所述金属柱300及所述焊盘400，从而在进行刻蚀工艺的过程中，由于所述检测金属电阻件222的上方具有介电层检测窗口512，所述检测金属电阻件222被刻蚀，使得所述检测金属电阻件222的电阻值发生变化，因此，通过显露所述焊盘400的介电层探测窗口511可对所述检测金属电阻件222及所述参比金属电阻件212的电性能数据进行采集，即对所述检测金属电阻件222及所述参比金属电阻件212的电阻值的变化进行监控，即可反应出所述e-fuse刻蚀的情况，从而可免于切片确认。
在进行刻蚀以显露所述焊盘400的过程中，所述介电层500有更大的损失量，如所述介电层500可包括氧化硅介电层，但并非局限于此，在刻蚀过程中，显露于所述介电层检测窗口512的所述检测金属电阻件222也会被刻蚀，从而根据电阻原理，所述检测金属电阻件222的电阻值会发生变化，而由于所述参比金属层中的所述参比金属电阻件212上方的所述介电层500不具有所述介电层检测窗口512，即所述参比金属电阻件212上方被所述介电层500覆盖，且刻蚀过程中所述参比金属电阻件212上方的所述介电层500未被刻蚀，从而所述参比金属电阻件212的电阻值不会发生变化，因此，通过比对所述参比金属电阻件212及所述检测金属连接件222所对应的电阻值，即可获知所述e-fuse刻蚀的情况，从而可通过电性能数据即电阻值的变化来监控所述e-fuse的刻蚀，可避免进行切片操作。
本实施例中，关于所述衬底100的结构不作限定，可根据需要在所述衬底100中设置有源或无源器件，此处不作过分限制。
作为示例，所述参比金属层及所述检测金属层可同时位于晶圆边缘切割区、同时位于晶圆中心切割区，或同时分布于整片晶圆切割区。
具体的，针对所述晶圆10上对位于不同区域的所述e-fuse刻蚀检测的需求，可将所述参比金属层及所述检测金属层同时设置于晶圆边缘切割区、或同时设置于晶圆中心切割区，或同时分布于整片晶圆切割区，此处不作过限制。
进一步的，为提高所述检测结构对所述e-fuse刻蚀的检测准确度，优选所述参比金属层、所述检测金属层及待检测的所述e-fuse临近设置，如所述参比金属层及所述检测金属层位于相邻待测芯片的晶圆切割区(切割道)中，具体间距可根据需要进行设置，此处不作过分限制。
进一步的，当对位于不同所述晶圆切割区30中的所述检测金属电阻件222的检测电阻值进行比对操作时，还可反映晶圆制程在不同区域的差异，如加工差异等，以便于优化晶圆制程工艺。
作为示例，所述检测金属电阻件222的形貌可呈直线形或曲线形。
具体的，参阅图5及图7，本实施例中，为便于加工工艺及提高检测的准确度，所述参比金属电阻件212及所述检测金属电阻件222均采用曲线形，但所述参比金属电阻件212及所述检测金属电阻件222的形貌并非局限于此，也可采用如直线形等，此处不作过分限定。
作为示例，所述介电层检测窗口512可完全显露所述检测金属电阻件222或显露部分所述检测金属电阻件222。
具体的，根据需要所述介电层检测窗口512可完全显露所述检测金属电阻件222或部分显露所述检测金属电阻件222，具体可根据需要进行选择，此处不作过分限定。如图7，所述介电层检测窗口512间隔设置且显露部分所述检测金属电阻件222，但并非局限于此，可通过改变所述检测金属电阻件222及所述介电层检测窗口512的形貌中的一种或组合，以改变所述检测金属电阻件222的检测电阻值，具体可根据需要设置。
实施例二
如图9，本实施例提供一种用于e-fuse刻蚀检测结构的制备方法，该方法可用以制备实施例一中的所述检测结构，但所述检测结构的制备工艺并非局限于此。本实施中采用以下制备工艺制备上述检测结构，从而关于所述检测结构的陈述均可参阅实施例一，此处不作赘述。
具体的，制备方法可包括以下步骤：
S1：提供衬底，所述衬底包括晶圆有源区及晶圆切割区；
S2：于所述衬底的晶圆切割区上形成具有相同形貌的参比金属层及检测金属层，其中，所述参比金属层包括2个间隔设置的参比金属连接件及与所述参比金属连接件对应连接的参比金属电阻件，所述检测金属层包括2个间隔设置的检测金属连接件及与所述检测金属连接件对应连接的检测金属电阻件，且所述参比金属层及所述检测金属层与位于所述晶圆有源区的所述e-fuse同步形成；
S3：于所述衬底上形成金属柱、焊盘及介电层，其中，所述金属柱位于所述参比金属连接件及所述检测金属连接件上，且所述金属柱的一端与对应的所述参比金属连接件及所述检测金属连接件连接；所述焊盘位于所述金属柱上，且所述焊盘与所述金属柱的另一端连接；所述介电层位于所述衬底上覆盖所述衬底、所述参比金属层、所述检测金属层及所述金属柱；
S4：于所述介电层上形成掩膜层，并对所述掩膜层进行图形化；
S5：刻蚀所述介电层，形成显露所述焊盘的介电层探测窗口，以及显露所述检测金属电阻件的介电层检测窗口。
其中，所述衬底可根据需要设置有源或无源器件，此处不作过分限制，所述介电层可包括氧化硅层，但并非局限于此。
关于所述参比金属层、所述检测金属层、所述金属柱、所述焊盘及所述介电层的材质、尺寸及具体制备工艺均可参阅现有常规应用进行选择，此处不作过分限制。
实施例三
如图7，本实施例提供一种用于e-fuse刻蚀的检测方法，具体包括以下步骤：
Sa：提供实施例一中的所述检测结构；
Sb：结合所述介电层探测窗口，通过所述焊盘获取所述参比金属电阻件的参比电阻值，以及所述检测金属电阻件的检测电阻值；
Sc：比对获取的所述参比电阻值与所述检测电阻值，以对所述e-fuse的刻蚀进行检测。
作为示例，改变所述检测电阻值的方法包括改变所述检测金属电阻件及所述介电层检测窗口的形貌中的一种或组合，具体可参阅实施例一，此处不作赘述。
作为示例，还可包括对位于不同晶圆切割区中的所述检测金属电阻件的检测电阻值进行比对的步骤，以反映晶圆制程在不同区域的差异。
如上所述，本发明的用于e-fuse刻蚀的检测结构、制备及检测方法，在晶圆切割区中形成与位于晶圆有源区的e-fuse同步构成的参比金属层及检测金属层，其中，参比金属层包括2个间隔设置的参比金属连接件及与参比金属连接件对应连接的参比金属电阻件，检测金属层包括2个间隔设置的检测金属连接件及与检测金属连接件对应连接的检测金属电阻件，且参比金属连接件与检测金属连接件上方均对应设有相连接的、用以电性测试的金属柱及焊盘，从而在进行刻蚀工艺的过程中，由于检测金属电阻件的上方具有介电层检测窗口，检测金属电阻件被刻蚀，使得检测金属电阻件的电阻值发生变化，因此，通过对检测金属电阻件及参比金属电阻件的电性能数据即电阻值变化的监控，即可反应出e-fuse刻蚀的情况，免于切片确认。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种用于e-fuse刻蚀的检测结构，其特征在于，所述检测结构包括：
衬底，所述衬底包括晶圆有源区及晶圆切割区；
参比金属层，所述参比金属层位于所述衬底的晶圆切割区上，所述参比金属层包括2个间隔设置的参比金属连接件及与所述参比金属连接件对应连接的参比金属电阻件，且所述参比金属电阻件与位于所述晶圆有源区的所述e-fuse同步构成；
检测金属层，所述检测金属层位于所述衬底的晶圆切割区上，所述检测金属层与所述参比金属层具有相同形貌，所述检测金属层包括2个间隔设置的检测金属连接件及与所述检测金属连接件对应连接的检测金属电阻件，且所述检测金属电阻件与位于所述晶圆有源区的所述e-fuse同步构成；
金属柱，所述金属柱位于所述参比金属连接件及所述检测金属连接件上，且所述金属柱的一端与对应的所述参比金属连接件及所述检测金属连接件连接；
焊盘，所述焊盘位于所述金属柱上，且所述焊盘与所述金属柱的另一端连接；
介电层，所述介电层位于所述衬底上覆盖所述衬底、所述参比金属层、所述检测金属层及所述金属柱，且所述介电层中具有显露所述焊盘的介电层探测窗口，以及显露所述检测金属电阻件的介电层检测窗口。
2.根据权利要求1所述的用于e-fuse刻蚀的检测结构，其特征在于：所述参比金属层及所述检测金属层同时位于晶圆边缘切割区、同时位于晶圆中心切割区，或同时分布于整片晶圆切割区。
3.根据权利要求1所述的用于e-fuse刻蚀的检测结构，其特征在于：所述参比金属层及所述检测金属层位于相邻芯片的晶圆切割区中。
4.根据权利要求1所述的用于e-fuse刻蚀的检测结构，其特征在于：所述检测金属电阻件的形貌呈直线形或曲线形。
5.根据权利要求1所述的用于e-fuse刻蚀的检测结构，其特征在于：所述介电层检测窗口完全显露所述检测金属电阻件或显露部分所述检测金属电阻件。
6.一种用于e-fuse刻蚀检测结构的制备方法，其特征在于，包括以下步骤：
提供衬底，所述衬底包括晶圆有源区及晶圆切割区；
于所述衬底的晶圆切割区上形成具有相同形貌的参比金属层及检测金属层，其中，所述参比金属层包括2个间隔设置的参比金属连接件及与所述参比金属连接件对应连接的参比金属电阻件，所述检测金属层包括2个间隔设置的检测金属连接件及与所述检测金属连接件对应连接的检测金属电阻件，且所述参比金属层及所述检测金属层与位于所述晶圆有源区的所述e-fuse同步形成；
于所述衬底上形成金属柱、焊盘及介电层，其中，所述金属柱位于所述参比金属连接件及所述检测金属连接件上，且所述金属柱的一端与对应的所述参比金属连接件及所述检测金属连接件连接；所述焊盘位于所述金属柱上，且所述焊盘与所述金属柱的另一端连接；所述介电层位于所述衬底上覆盖所述衬底、所述参比金属层、所述检测金属层及所述金属柱；
于所述介电层上形成掩膜层，并对所述掩膜层进行图形化；
刻蚀所述介电层，形成显露所述焊盘的介电层探测窗口，以及显露所述检测金属电阻件的介电层检测窗口。
7.根据权利要求6所述的用于e-fuse刻蚀检测结构的制备方法，其特征在于：所述介电层包括氧化硅层。
8.一种用于e-fuse刻蚀的检测方法，其特征在于，包括以下步骤：
提供如权利要求1～5中任一所述检测结构；
结合所述介电层探测窗口，通过所述焊盘获取所述参比金属电阻件的参比电阻值，以及所述检测金属电阻件的检测电阻值；
比对获取的所述参比电阻值与所述检测电阻值，以对所述e-fuse的刻蚀进行检测。
9.根据权利要求8所述的用于e-fuse刻蚀的检测方法，其特征在于：改变所述检测电阻值的方法包括改变所述检测金属电阻件及所述介电层检测窗口的形貌中的一种或组合。
10.根据权利要求8所述的用于e-fuse刻蚀的检测方法，其特征在于：还包括对位于不同晶圆切割区中的所述检测金属电阻件的检测电阻值进行比对的步骤，以反映晶圆制程在不同区域的差异。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210962171.7A CN115295532A (zh) | 2022-08-11 | 2022-08-11 | 用于e-fuse刻蚀的检测结构、制备及检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210962171.7A CN115295532A (zh) | 2022-08-11 | 2022-08-11 | 用于e-fuse刻蚀的检测结构、制备及检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115295532A true CN115295532A (zh) | 2022-11-04 |
Family
ID=83827763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210962171.7A Pending CN115295532A (zh) | 2022-08-11 | 2022-08-11 | 用于e-fuse刻蚀的检测结构、制备及检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115295532A (zh) |
-
2022
- 2022-08-11 CN CN202210962171.7A patent/CN115295532A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4038170B2 (ja) | バリア構造を備えるｉｃチップおよび装置 | |
| US20180040521A1 (en) | Semiconductor device | |
| US6392430B1 (en) | Method of forming coaxial silicon interconnects | |
| US6531709B1 (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| KR100356637B1 (ko) | 시스템 ｌｓｉ 칩 및 그 제조 방법 | |
| US7772590B2 (en) | Metal comb structures, methods for their fabrication and failure analysis | |
| TWI243416B (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| JP2006140276A (ja) | 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法 | |
| CN115295532A (zh) | 用于e-fuse刻蚀的检测结构、制备及检测方法 | |
| US6734572B2 (en) | Pad structure for bonding pad and probe pad and manufacturing method thereof | |
| JPH04199651A (ja) | 半導体装置およびその製造方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| CN115332099A (zh) | 用于焊盘过刻蚀的检测结构、制备及检测方法 | |
| CN102867796B (zh) | 3d集成电路结构以及检测芯片结构是否对齐的方法 | |
| JP3246547B2 (ja) | 欠陥検出機能を有する半導体装置 | |
| JP2000260734A (ja) | 半導体装置の製造方法 | |
| CN221352106U (zh) | 量子芯片及量子计算机 | |
| JP3223961B2 (ja) | 層間膜平坦性測定機能素子および層間膜平坦性評価方法 | |
| JPH0519010A (ja) | 樹脂封止半導体評価用チツプ | |
| JP2587614B2 (ja) | 半導体装置 | |
| JP2855884B2 (ja) | 半導体装置 | |
| JPH0682637B2 (ja) | 半導体装置 | |
| US20100190278A1 (en) | Testing for correct undercutting of an electrode during an etching step | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| JP3007771B2 (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |