CN113327907A - 基板和封装体 - Google Patents
基板和封装体 Download PDFInfo
- Publication number
- CN113327907A CN113327907A CN202010129748.7A CN202010129748A CN113327907A CN 113327907 A CN113327907 A CN 113327907A CN 202010129748 A CN202010129748 A CN 202010129748A CN 113327907 A CN113327907 A CN 113327907A
- Authority
- CN
- China
- Prior art keywords
- substrate
- area
- layer
- glue injection
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请公开了一种基板和封装体。该基板包括依次层叠的阻焊层、铜层和基材层;基板划分有至少一个基片单元区和至少一个注胶区,注胶区的至少部分铜层未被阻焊层覆盖。其中,每个注胶区的铜层与至少一个基片单元区通过引线组电连接,引线组包括至少一根引线,引线组的垂直于基板的横截面的面积大于或等于4500μm2。本申请可以避免溅射过程中阻焊层产生融溶开裂并将与注胶区连接的引线暴露出。
Description
技术领域
本申请涉及半导体器件技术领域,尤其涉及一种基板和封装体。
背景技术
在封装体的制作过程中,往往需要对包括依次层叠的阻焊层、铜层和基材层的基板上再溅射一层金属层。在对基板进行溅射金属层的过程中,阻焊层可能会产生融溶开裂,将与注胶区连接的引线暴露出。
发明内容
本申请提出一种基板和封装体,以解决现有技术中溅射过程中阻焊层产生融溶开裂并将与注胶区连接的引线暴露出的问题。
为解决上述技术问题,本申请提出一种基板,该基板包括依次层叠的阻焊层、铜层和基材层;基板划分有至少一个基片单元区和至少一个注胶区,注胶区的至少部分铜层未被阻焊层覆盖;
其中,每个注胶区的铜层与至少一个基片单元区通过引线组电连接,引线组包括至少一根引线,引线组的垂直于基板的横截面的面积大于或等于4500μm2。
其中,每根引线将所有注胶区的铜层与至少一个基片单元区电性连接。
其中,至少一个基片单元区之间电性连接。
其中,引线组包括多根引线,引线的数量与注胶区中未被阻焊层覆盖的铜层的面积正相关。
其中,引线设置的数目的总数目为4根。
其中,每根引线的宽度大于或等于300μm。
其中,每根引线的高度大于或等于15μm。
其中,基板上除基片单元区以外的区域包括未被铜层覆盖的基材层,未被铜层覆盖的基材层的宽度大于或等于320微米。
其中,基板上除基片单元区以外的区域中未被铜层覆盖的基材层的宽度相同。
为解决上述技术问题,本申请提出一种封装体,封装体包括上述的基板。
本申请中基板划分有至少一个基片单元区和至少一个注胶区,注胶区的至少部分铜层未被阻焊层覆盖,并且每个注胶区的铜层通过引线组与至少一个基片单元区电连接,引线组的垂直于基板的横截面的面积大于或等于4500μm2,这样使将注胶区和至少一个基片单元区电连接的引线组的横截面的面积增加,即增加了每个注胶区和至少一个基片单元区之间的电荷迁移传输通道,降低每个注胶区和至少一个基片单元区之间的电连接电阻,使得在溅射金属层的过程中注胶区产生的迁移的电荷可以很快地通过引线组传输到至少一个基片单元区,降低单位时间内热量累加量,从而防止溅射过程中阻焊层产生融溶开裂,避免将与注胶区连接的引线暴露出来。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请基板一实施例的结构示意图;
图2是本申请基板一实施例的剖面示意图;
图3是本申请基板另一实施例的结构示意图;
图4是本申请基板又一实施例中的局部结构示意图;
图5是本申请基板再一实施例的剖面示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请发明人发现,因溅射工艺在金属离子沉积过程中存在电荷迁移,且注胶区B的未被阻焊层130覆盖的铜层120面积较大,因此注胶区B电荷迁移量高于其它区域,例如注胶区B的电荷迁移量高于基片单元区A的电荷迁移量,电荷在迁移过程中释放热能,当热能累积到一定程度且无法有效转换或释放时,就会对铜层120表面的阻焊层130产生攻击,导致阻焊层130温度高于Tg点而产生融溶开裂,暴露出与注胶区连接的引线121。引线121在后续微蚀流程中可能被药水咬蚀产生断裂,最终导致出现整个注胶区B在电镀过程中漏镀的情况。
请参阅图1和图2,图1是本申请基板100一实施例的结构示意图,图2为本申请基板100一实施例的剖面示意图;如图1和图2所示,本实施例基板100包括依次层叠的阻焊层130、铜层120和基材层110。基板100划分有至少一个基片单元区A和至少一个注胶区B,注胶区B的至少部分铜层120未被阻焊层130覆盖。其中,每个注胶区B的铜层120与至少一个基片单元区A通过引线组电连接,引线组包括至少一根引线121,引线组的垂直于基板100的横截面的面积大于或等于4500μm2。
在本实施例中,基板100划分有至少一个基片单元区A和至少一个注胶区B,注胶区B的至少部分铜层120未被阻焊层130覆盖,并且每个注胶区B的铜层120通过引线组与至少一个基片单元区A电连接,引线组的垂直于基板100的横截面的面积大于或等于4500μm2,这样使将注胶区B和至少一个基片单元区A电连接的引线组的横截面的面积增加,即增加了每个注胶区B和至少一个基片单元区A之间的电荷迁移传输通道,降低每个注胶区B和至少一个基片单元区A之间的电连接电阻,使得在溅射金属层的过程中注胶区B产生的迁移电荷可以很快地通过引线组传输到至少一个基片单元区A,降低单位时间内热量累加量,从而防止溅射过程中阻焊层130产生融溶开裂,避免将与注胶区连接的引线121暴露出来,进而让该引线121在后续微蚀过程中不能被药水咬蚀,从而引线121不会断裂,进而避免在阻焊层130上电镀金属层时整个注胶区漏镀。
具体地,可以先通过电镀工艺、溅射工艺、丝网印刷工艺或其他工艺在基材层110上形成铜层120。然后在铜层120上覆以显影用的干膜,之后经过曝光显影和蚀刻,形成具有图案的铜层120,即形成了基片单元区A的线路、连接注胶区B的铜层120和基片单元区A的线路的引线组等。随后可以在铜层120上形成阻焊层130等结构,以构成基板100。
在本实施例中,每根引线121将所有注胶区B的铜层120与至少一个基片单元区A的线路电性连接,从而在后续溅射形成金属层的过程中,每个注胶区B迁移的电荷都可直接通过所有引线121快速地迁移出去,可以防止电荷在注胶区B长时间迁移导致热量累加对阻焊层130产生攻击,避免阻焊层130融溶开裂。
并且,基片单元区A之间可以电性连接,从而至少一个基片单元区A可以构成电性互通的基片单元网络,这样每根引线121可以将所有注胶区B的铜层120与一个基片单元区的铜层120电性连接,使得注胶区B内迁移的电荷可以通过引线121传输到一个基片单元区进而传输到基片单元网络中,使迁移的电荷分散开来,防止迁移的电荷累积在一定地方导致热量累加。具体地,基片单元区A可以设置有内部接地层,基片单元区A之间通过连接引线122将基片单元区A的内部接地层连接在一起。
基片单元区A可以呈矩阵排列,便于节省空间。基片单元区A可呈矩形状,便于溅射、电镀和封装等工艺完成后切割。当然,基片单元区A也可呈其他形状。
当然,为了增加电流迁移速度,每根引线121可以将所有注胶区B的铜层120与多个基片单元区A电性连接。
另外,不同的引线121可以将所有注胶区B的铜层120与不同的或相同的基片单元区A电性连接。因为基片单元区A之间电性互通,即使所有注胶区B的迁移的电荷通过引线组汇集到一个基片单元区A上,迁移的电荷也会很快地通过基片单元之间的连接引线122迁移到其他基片单元区A上,不会产生迁移电荷聚集现象。
引线组可以包括一个或多根引线121,引线121的设置数目可以不做限制。如图3所示,引线组可以包括多根引线121,可以建立多个高电势(注胶区B)→低电势(基片单元区A)电荷迁移通道,降低单通道内单位时间内电荷通过数量,降低热量累加。例如,引线组可以包括2根、3根、5根或8根引线121等。
当然,为了满足基板100高密度的要求,可以在满足将注胶区B内迁移的电荷尽快迁移出去防止注胶区B迁移的电荷累积的要求下,尽量使连接注胶区B和基片单元区A的线路的引线121占用较少的空间,因此引线组的垂直于基板100的横截面的面积可以与注胶区B未被阻焊层130覆盖的铜层120的面积正相关。
可以理解的是,引线组中引线121的设置数量为多根时,引线组垂直于基板100的横截面的面积为所有引线121垂直于基板100的横截面的面积之和。这样为了方便知晓引线121设置的数量,可以在初始设计前,将每根引线121的垂直于基板100的横截面的面积预设为一个固定值,从而可以根据注胶区B未被阻焊层130覆盖的铜层120的面积确定引线组中引线121的设置数量,这样引线121的设置数量也可以与注胶区B未被阻焊层130覆盖的铜层120的面积正相关。例如将每根引线121垂直于基板100的横截面的面积预设为4500μm2,当然不限于此,每根引线121垂直于基板100的横截面的面积还可以设置为其他数值。可以理解的是,引线121的设置数量与注胶区B未被阻焊层130覆盖的铜层120的面积正相关是指:注胶区B未被阻焊层130覆盖的铜层120面积处于第一范围时,引线121的设置数量为一根;注胶区B未被阻焊层130覆盖的铜层120面积处于第二范围时,引线121的设置数量为二根;……注胶区B未被阻焊层130覆盖的铜层120面积处于第n范围时,引线121的设置数量为n根。其中,第二范围的最小值大于或等于第一范围的最大值,第三范围的最小值大于或等于第二范围的最大值,……第n范围的最小值大于或等于第n-1范围的最大值。例如,单个注胶区B未被阻焊层130覆盖的铜层120的面积为800*450μm2时,引线组中引线121的设置数量可以为4根。
可以理解的是,所有引线121的垂直于基板100的横截面的面积可以相同或不相同,在此不做限定。
具体地,可以通过调节引线121的宽度或厚度调节每根引线121垂直于基板100的横截面的面积,进而调节引线组垂直于基板100的横截面的面积。可选地,引线121的高度可以大于或等于15μm,较为优选地,引线121的高度的范围为15μm~20μm。为了便于制造引线组,所有引线121的高度可以相同。当然在其他实现方式中,所有引线121的高度也可以不相同。
可选地,引线121的宽度可以大于或等于300μm,例如,引线121的宽度为350μm、380μm、450μm等。所有引线121的宽度可以相同或不相同。
另外,引线组中引线121垂直于基板100的横截面可以呈矩形,也可呈三角形或梯形等各种形状。如图4所示,引线121的横截面呈远离基材层110的一侧窄且靠近基材层110的一侧宽的形状,可以增加引线121与阻焊层130的接触面积,提高散热效率,还可以便于让相邻引线121之间的未被铜层120覆盖的基材层110的区域内的水分子蒸发,提高阻焊前处理烘干效果。
可以理解的是,如图3所示,引线组包括多根引线121时,实际设计和制作过程中,两根或多根引线121之间可能会出现交叠,引线121之间交叠处的存在不会对迁移的电荷通过引线组迁移到基片单元区A的过程产生影响。
在本实施例中,基板100上除基片单元区A以外的区域可包括未被铜层120覆盖的基材层110,这些未被铜层120覆盖的基材层110的宽度可大于或等于320微米,可以提升阻焊前处理烘干处理效果,降低水分子在未被铜层120覆盖的基材层110处残留。
另外,基板100上除基片单元区A以外的区域中未被铜层120覆盖的基材层110的宽度可相同或不相同。
在一实现方式中,如图2所示,基材层110的一侧面设置有引线组和基片单元区A的线路。
在另一实现方式中,如图5所示,基板100可以包括依次层叠的阻焊层130、铜层120、基材层110、铜层120和阻焊层130。即基材层110的相对两侧面都可以设置有铜层120,即都可设置有引线组和基片单元区A的线路。基材层110的相对两侧面设置的引线组的设置方式都可如上述所示。当然也可按照上述所示的设置方式设置基材层110的一侧面设置的引线组。
本申请的基板100经过后续一个或多个工艺步骤后,例如通过注胶区B对基板100进行注胶封装的工艺步骤后,可形成封装体。从而本申请还公开一种封装体,该封装体包括上述的基板100。
相应地,封装体也可划分有至少一个基片单元区A和至少一个注胶区B。每个基片单元区A内可形成有一个基片单元。
以上仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种基板,其特征在于,所述基板包括依次层叠的阻焊层、铜层和基材层;所述基板划分有至少一个基片单元区和至少一个注胶区,所述注胶区的至少部分铜层未被所述阻焊层覆盖;
其中,每个所述注胶区的铜层与所述至少一个基片单元区通过引线组电连接,所述引线组包括至少一根引线,所述引线组的垂直于所述基板的横截面的面积大于或等于4500μm2。
2.根据权利要求1所述的基板,其特征在于,每根所述引线将所有注胶区的铜层与所述至少一个基片单元区电性连接。
3.根据权利要求2所述的基板,其特征在于,所述至少一个基片单元区之间电性连接。
4.根据权利要求1所述的基板,其特征在于,所述引线组包括多根引线,所述引线的数量与所述注胶区中未被所述阻焊层覆盖的铜层的面积正相关。
5.根据权利要求4所述的基板,其特征在于,所述引线设置的数目的总数目为4根。
6.根据权利要求4所述的基板,其特征在于,每根所述引线的宽度大于或等于300μm。
7.根据权利要求1所述的基板,其特征在于,每根所述引线的高度大于或等于15μm。
8.根据权利要求1所述的基板,其特征在于,所述基板上除所述基片单元区以外的区域包括未被所述铜层覆盖的基材层,所述未被所述铜层覆盖的基材层的宽度大于或等于320微米。
9.根据权利要求8所述的基板,其特征在于,所述基板上除所述基片单元区以外的区域中未被所述铜层覆盖的基材层的宽度相同。
10.一种封装体,其特征在于,所述封装体包括如权利要求1-9任一项所述的基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010129748.7A CN113327907B (zh) | 2020-02-28 | 2020-02-28 | 基板和封装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010129748.7A CN113327907B (zh) | 2020-02-28 | 2020-02-28 | 基板和封装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113327907A true CN113327907A (zh) | 2021-08-31 |
CN113327907B CN113327907B (zh) | 2022-07-01 |
Family
ID=77412932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010129748.7A Active CN113327907B (zh) | 2020-02-28 | 2020-02-28 | 基板和封装体 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113327907B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134862A (ja) * | 2000-10-24 | 2002-05-10 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
CN101682983A (zh) * | 2007-05-18 | 2010-03-24 | 凸版印刷株式会社 | 布线基板、半导体封装体以及电子设备 |
US20120032298A1 (en) * | 2010-08-06 | 2012-02-09 | Renesas Electronics Corporation | Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device |
US20120145666A1 (en) * | 2010-12-09 | 2012-06-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate |
US20140175424A1 (en) * | 2012-12-24 | 2014-06-26 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
-
2020
- 2020-02-28 CN CN202010129748.7A patent/CN113327907B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134862A (ja) * | 2000-10-24 | 2002-05-10 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
CN101682983A (zh) * | 2007-05-18 | 2010-03-24 | 凸版印刷株式会社 | 布线基板、半导体封装体以及电子设备 |
US20120032298A1 (en) * | 2010-08-06 | 2012-02-09 | Renesas Electronics Corporation | Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device |
US20120145666A1 (en) * | 2010-12-09 | 2012-06-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate |
US20140175424A1 (en) * | 2012-12-24 | 2014-06-26 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN113327907B (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102593046B (zh) | 制造半导体器件封装件的方法 | |
DE102018116847A1 (de) | Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren | |
TWI335643B (en) | Circuit board structure having embedded semiconductor chip and fabrication method thereof | |
DE102007027378B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE102007022428A1 (de) | Elektronisches Bauelement und Verfahren zu dessen Herstellung | |
EP0221399A2 (de) | Leistungshalbleitermodul | |
WO2016073068A1 (en) | Substrate structures and methods of manufacture | |
EP0126611A2 (en) | Thermal resistance of semiconductor devices | |
CN113327907B (zh) | 基板和封装体 | |
WO2022110936A1 (zh) | 一种功率元件封装结构及其制备方法 | |
US10607913B2 (en) | Integrated circuit die and manufacture method thereof | |
JPH0728131B2 (ja) | 高密度集積回路を有する接続板の多層配線網の形成方法 | |
CN216671319U (zh) | 合金电阻的串行阵列式合金板材结构 | |
US11419217B2 (en) | Substrate structures and methods of manufacture | |
US11694947B2 (en) | Multi-pitch leads | |
KR102500681B1 (ko) | 파워 모듈 및 그 제조 방법 | |
JP2009543325A (ja) | 電力供給ネットワーク | |
US20170170377A1 (en) | High Heat-dissipation LED Substrate and High Heat-dissipation LED Package | |
JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
JPH01258458A (ja) | ウェーハ集積型集積回路 | |
JP3214619B2 (ja) | 半導体パッケージの製造方法 | |
JP4088394B2 (ja) | 絶縁回路基板およびそれを用いた半導体装置 | |
CN116705726B (zh) | 一种免焊模块封装结构及其双面散热模块封装结构 | |
CN219959033U (zh) | 一种贴片式光源器件及贴片式光源系统 | |
KR101142338B1 (ko) | 반도체 칩 및 그의 제조방법 및 이를 이용한 스택 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |