CN113299745A - 一种终端结构、半导体器件及制作方法 - Google Patents

一种终端结构、半导体器件及制作方法 Download PDF

Info

Publication number
CN113299745A
CN113299745A CN202110651513.9A CN202110651513A CN113299745A CN 113299745 A CN113299745 A CN 113299745A CN 202110651513 A CN202110651513 A CN 202110651513A CN 113299745 A CN113299745 A CN 113299745A
Authority
CN
China
Prior art keywords
region
depth
electrode
type
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110651513.9A
Other languages
English (en)
Other versions
CN113299745B (zh
Inventor
李伟聪
林泳浩
姜春亮
王雯沁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Weizhao Semiconductor Co., Ltd.
Original Assignee
Zhuhai Haochen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Haochen Semiconductor Co ltd filed Critical Zhuhai Haochen Semiconductor Co ltd
Priority to CN202110651513.9A priority Critical patent/CN113299745B/zh
Publication of CN113299745A publication Critical patent/CN113299745A/zh
Application granted granted Critical
Publication of CN113299745B publication Critical patent/CN113299745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种终端结构、半导体器件及制作方法，终端结构包括第一导电类型的漂移区，漂移区设置有沟槽、第一导电类型的掺杂区和第二导电类型的第一体区，沟槽为阶梯型，包括第一深度区和第二深度区；第一深度区填充有介电材料，介电材料中插入有第一电极，第二深度区填充有多晶硅场板；第一掺杂区上设置有第二电极，第二电极分别与多晶硅场板和第一电极连接。该阶梯型沟槽的终端结构，多晶硅场板构成一级场板，可以防止第一体区与漂移区形成的PN结被提前击穿，第一电极构成二级场板，可以防止第一深度区的底部角落处被提前击穿，该终端结构的沟槽表面电场分布更加均匀，在提升终端结构耐压的同时，使终端结构的面积大幅减小。

Description

一种终端结构、半导体器件及制作方法
技术领域
本申请涉及半导体器件技术领域，具体涉及一种终端结构、半导体器件及制作方法。
背景技术
功率半导体器件是电力电子电路中的核心器件之一，广泛应用于电机驱动器、汽车、电源等。功率器件包括除用于导流的有源区外，还包括位于有源区外围的非有源区(即终端区)。终端区是用于缓解结曲率效应，以保证有源区的击穿电压，防止器件在芯片边缘处击穿，确保器件在恶劣的工作环境下不受外界影响。
传统的终端结构包括场板、场限环、结终端扩展、横向变掺杂和阻性长板等。传统包括场限环或场板的终端结构，特别是高耐压等级的终端结构，尺寸过大。结终端扩展和横向变掺杂的结构，虽然终端结构长度较小，但由于表面浓度低，其容易受表面电荷影响。在恒定的电流密度下，有源区的面积将随着电流额定值的降低线性减小，而终端的宽度几乎没有改变，导致小尺寸芯片的终端区面积占总芯片面积比例大幅增加，从而使成本急剧上升。
现有的一种深沟槽终端结构，其沟槽深度大，从漂移区一直延伸至衬底区域，该终端结构长度虽然可以大幅减小，但该深沟槽终端结构在沟槽附近电场高，击穿发生在终端区，影响器件长期可靠性。此外，由于沟槽深度大，需延伸至衬底区域，进一步限制了该终端结构的应用范围。
发明内容
鉴于此，本申请提供了一种终端结构、半导体器件及制作方法，以解决现有的深沟槽终端结构容易在沟槽附近发生击穿的问题。
本申请实施例提供的一种终端结构，包括第一导电类型的漂移区，所述漂移区设置有沟槽，所述沟槽的两侧分别设有第一导电类型的掺杂区和第二导电类型的第一体区；
所述沟槽的表面设置有第一氧化层；
所述沟槽为阶梯型沟槽，包括第一深度区和第二深度区，所述第二深度区位于所述第一深度区与所述第一体区之间，所述第二深度区的深度小于所述第一深度区的深度，且大于所述第一体区的结深；
所述第一深度区填充有介电材料，所述介电材料中插入有第一电极，所述第二深度区填充有多晶硅场板；
所述第一体区上设置有第二电极，所述第二电极分别与所述多晶硅场板和所述第一电极连接；
所述第一体区与所述第二电极之间设置有第二氧化层，所述第二氧化层远离所述沟槽的一端相对所述第一体区内缩。
可选的，所述终端结构还包括第二导电类型的第二体区，所述第二体区通过所述第一氧化层分别与所述第一深度区以及所述第二深度区紧邻设置。
可选的，所述第一电极的插入深度大于所述第二深度区的深度。
可选的，所述漂移区的底部设有衬底。
可选的，所述沟槽由所述漂移区的顶部向底部延伸，且所述第一深度区的深度小于所述漂移区的深度。
可选的，所述第一深度区靠所述第一体区一侧的边缘与所述第一电极的距离为0.2～5um。
可选的，所述第一导电类型为N型导电，所述第二导电类型为P型导电；
或所述第一导电类型为P型导电，所述第二导电类型为N型导电。
可选的，所述介电材料为苯并环丁烯树脂。
本申请实施例还提供了一种半导体器件，该半导体器件包括上述各实施例所述的终端结构。
本申请实施例还提供了一种终端结构的制作方法，包括如下：
提供第一导电类型的漂移区；
在所述漂移区的顶部蚀刻第一深度区；
在所述第一深度区的表面制作第一氧化层；
在所述第一深度区填充介电材料；
在所述漂移区的顶部蚀刻第二深度区，其中，所述第二深度区紧邻所述第一深度区，所述第二深度区的深度小于所述第一深度区的深度，所述第一深度区和所述第二深度区形成阶梯型的沟槽；
在所述第二深度区的表面制作第一氧化层；
在所述第二深度区填充多晶硅场板；
在所述漂移区的顶部靠近所述第二深度区的一侧制作第二导电类型的第一体区，其中，所述第一体区的结深小于所述第二深度区的深度；
在所述漂移区的顶部靠近所述第一深度区的一侧制作第一导电类型的掺杂区；
在所述第一体区上制作第二氧化层，其中，所述第二氧化层远离所述沟槽的一端相对所述第一体区内缩；
在所述介电材料中制作第一电极，其中，所述第一电极插入所述介电材料；
在所述第二氧化层上制作第二电极，其中，所述第二电极依次覆盖所述第一体区的顶部暴露区域、所述第二氧化层的表面、所述多晶硅场板的表面以及部分所述介电材料的表面，并与所述第一电极连接。
如上所述，本申请实施例的终端结构，在漂移区设置有阶梯型的沟槽，沟槽包括第一深度区和第二深度区，第二深度区中设置有第一氧化层和多晶硅场板，多晶硅场板构成一级场板；第一深度区设置有第一氧化层和介电材料，介电材料中插入有第一电极，第一电极构成二级场板；第二深度区的一侧设置有第一体区，第一体区上设置有第二电极，第二电极将多晶硅场板和第一电极短接，实现电位相同；本申请实施例的阶梯型沟槽终端结构，一级场板可在第二深度区的角落处引入一个电场峰值，降低了第一体区与漂移区形成的PN结处的电场，防止PN结处被提前击穿；二级场板在与第一电极的末端大致平齐的第一深度区的边缘处引入一个电场峰值，降低了第一深度区的底部角落处的电场，防止第一深度区的底部角落处被提前击穿，沟槽表面的电场分布比现有的沟槽终端结构更加均匀，从而获得理想的平面击穿电压。此外，第一氧化层和介电材料提高了沟槽内电场强度，从而可以减小功率器件终端尺寸。与传统的终端结构相比，本申请实施例的具有两级场板的阶梯型沟槽终端结构，尺寸小，耐压性更好。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例的一种终端结构示意图；
图2是图1的终端结构电场分布示意图；
图3是本申请实施例的另一种终端结构示意图；
图4是本申请实施例提供的终端结构的制作方法的流程示意图。
具体实施方式
下面通过实施例对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
本申请实施例提供了一种终端结构，如图1所示，该终端结构包括第一导电类型的漂移区，漂移区设置有沟槽，沟槽的两侧分别设有第一导电类型的掺杂区和第二导电类型的第一体区。在其中一个实施例中，漂移区可以采用单晶硅、碳化硅、砷化镓、磷化铟和锗硅中的至少一种进行制作。另外，第一导电类型可以是P型导电，相应地第二导电类型是N型导电。在其他实施例中，第一导电类型可以是N型导电，相应地第二导电类型是P型导电。
以第一导电类型是N型导电、第二导电类型是P型导电为例，该终端结构包括N型漂移区1，N型漂移区1上设置有P型导电的第一体区(下文称为第一P型区)11、N型导电的掺杂区(下文称为N+区)12和沟槽2，沟槽2位于第一P型区11和N+区12之间，在其中一个实施例中，第一P型区11位于沟槽2的左侧，N+区12位于沟槽2的右侧，沟槽2将第一P型区11和N+区12隔开，沟槽2的整个表面设置有第一氧化层21，在其中一个实施例中，第一氧化层21可以是二氧化硅。
沟槽2为阶梯型沟槽，包括第一深度区22和第二深度区23，第二深度区23位于第一深度区22与第一P型区11之间，第二深度区23的深度小于第一深度区22的深度，且大于第一P型区11的结深。即沟槽2靠近第一P型区11一侧的侧壁为阶梯型，沟槽2中，台阶231以上的区域为第二深度区23，沟槽2的槽底221以上的区域为第一深度区22。在其中一个实施例中，第二深度区23的深度可以是1～10um，在满足第二深度区23的深度小于第一深度区22的深度的前提下，第一深度区22的深度可以是3～100um。在其中一个实施例中，第一深度区22表面的第一氧化层21的厚度可以是
Figure BDA0003110825880000061
在其他实施例中，第二深度区23表面的第一氧化层21的厚度可以是
Figure BDA0003110825880000062
第一深度区22填充有介电材料3，介电材料3中插入有第一电极41。介电材料3优选为低介电常数的材料，例如苯并环丁烯树脂(BCB)。第一电极41可以是金属电极，例如铝电极，铜电极等。第二深度区23填充有多晶硅场板42。
第一P型区11上设置有第二电极43，第二电极43分别与多晶硅场板42和第一电极41连接。即第二电极43将多晶硅场板42和第一电极41短接，实现电位相同。第二电极43可以采用与第一电极41相同的金属材料制作，从而可以在同一道工序中淀积第一电极41和第二电极43的金属层。
第一P型区11与第二电极43之间设置有第二氧化层13，第二氧化层13远离沟槽2的一端相对第一P型区11内缩，即第二电极43与第一P型区11在远离沟槽2的一端连接。在其中一个实施例中，第二氧化层13靠近沟槽2的一端延伸至沟槽2的敞口处，与第一氧化层21相连。第二氧化层13可以是二氧化硅。
上述实施例的终端结构，内电场在O1、O2、O3和O4处的电场分布如图2所示。多晶硅场板42作为一级场板，可在第二深度区23的角落O2处引入一个电场峰值，有效降低PN结O1处的电场，防止PN结O1处被提前击穿。第一深度区22中的第一电极41作为二级场板，在与第一电极41的末端大致平齐的第一深度区22的边缘O3处引入一个电场峰值，可有效降低第一深度区22的角落O4处的电场，防止击穿发生在第一深度区22的角落O4处，沟槽2表面的电场分布更加均匀，从而获得理想的平面击穿电压。此外，第一氧化层和介电材料提高了沟槽内电场强度，从而可以减小功率器件终端尺寸。与传统的终端结构相比，本申请实施例的具有两级场板的阶梯型沟槽终端结构，尺寸小，耐压性更好。
在其中一个实施例中，终端结构还可以包括第二导电类型的第二体区14，第二体区14通过所述第一氧化层21分别与第一深度区22以及第二深度区23紧邻设置。继续以第一导电类型是N型导电、第二导电类型是P型导电为例，如图3所示，第二导电类型的第二体区(下文称为第二P型区)14，位于第二深度区23下方，并在第一深度区22的左侧与第一深度区22相邻，第二P型区14与第二深度区23之间通过第一氧化层21隔开，第二P型区14与第一深度区22之间通过第一氧化层21隔开。
上述实施例中，通过在第二深度区23的下方增加第二P型区14，扩大了从第二P型区14延伸到N型漂移区1的耗尽区，降低了台阶231附近的PN结电场，防止第二深度区23的边缘PN结处(O1位置附近)提前击穿。
在其中一个实施例中，第一电极41的插入深度大于第二深度区23的深度。也就是说使第一电极41的末端尽量靠近第一深度区22的底部，最大程度降低第一深度区22的角落O4处的电场。作为一个优选实施例，第一深度区22靠第一P型区11一侧的边缘与第一电极的距离d可以是0.2～5um，也可以最大程度降低第一深度区22的角落O4处的电场。
在其中一个实施例中，N型漂移区1的底部设有衬底。当该终端结构应用于金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)或快恢复二极管FRD(Fast Recovery Diode)中时，该衬底为N+型衬底；当该终端结构应用于绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)中时，该衬底为P型衬底。
结合第一导电类型是N型导电、第二导电类型是P型导电的终端结构实施例，第一导电类型的衬底可以是N+衬底15，具体可以在完成终端结构的其他功能层制作后，对N型漂移区1的底部进行减薄，然后通过离子注入形成N+衬底15。在其中一个实施例中，沟槽2由N型漂移区1的顶部向底部延伸，且沟槽2的深度小于N型漂移区1的深度，即第一深度区22的槽底221与N+衬底15存在间距，第一深度区22未延伸至N+衬底15中。
需要说明的是，上述实施例终端结构，仅以第一导电类型是N型导电、第二导电类型是P型导电为例进行举例，作为本领域技术人员公知的，将N型导电类型与P型导电类型互换，可以得到类似结构的其他实施例的终端结构。
本申请实施例还提供了一种半导体器件，该半导体器件包括上述各实施例中的终端结构。该半导体器件可以是金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)、快恢复二极管(Fast RecoveryDiode，FRD)或绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)。
本申请实施例还提供了一种终端结构的制作方法，请参阅图4，图4是本申请实施例提供的终端结构的制作方法的流程示意图。图4中，该方法包括如下步骤：
S401、提供第一导电类型的漂移区。在其中一个实施例中，漂移区可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅中的一种进行制作，例如在单晶硅中注入P原子形成N型导电的漂移区，也可以在单晶硅中注入B原子形成P型导电的漂移区。在其中一个实施例中，第一导电类型可以是P型导电，相应地第二导电类型是N型导电。在其他实施例中，第一导电类型可以是N型导电，相应地第二导电类型是P型导电。
以第一导电类型是N型导电、第二导电类型是P型导电为例，制作一N型漂移区1。
S402、在N型漂移区1的顶部蚀刻第一深度区。在其中一个实施例中，可以通过蚀刻液或激光在N型漂移区1的顶部蚀刻第一深度区22。
S403、在第一深度区22的表面制作第一氧化层21。在其中一个实施例中，可以通过外延生长的方式在第一深度区22的表面制作第一氧化层21。
S404、在第一深度区22填充介电材料3。在其中一个实施例中，可以在第一深度区22中淀积介电材料3，例如BCB材料。
S405、在N型漂移区1的顶部蚀刻第二深度区23，其中，第二深度区23紧邻第一深度区22，第二深度区23的深度小于第一深度区22的深度，第一深度区22和第二深度区23形成阶梯型的沟槽。在其中一个实施例中，可以通过蚀刻液或激光光刻在N型漂移区1的顶部位于第一深度区22的左侧蚀刻第二深度区23，蚀刻深度小于第一深度区22的深度，使第一深度区22和第二深度区23形成阶梯型的沟槽2。
S406、在第二深度区23的表面制作第一氧化层21。在其中一个实施例中，可以通过外延生长的方式在第二深度区23的表面制作第一氧化层21，第一氧化层21可以是二氧化硅。
S407、在第二深度区23填充多晶硅场板42。在其中一个实施例中，可以在第二深度区23中淀积多晶硅场板42。
S408、在N型漂移区1的顶部靠近第二深度区23的一侧制作第二导电类型的第一体区(即第一P型区)11，第一P型区11的结深小于第二深度区23的深度。在其中一个实施例中，首先对在N型漂移区1的顶部位于第二深度区23的左侧区域进行光刻，然后通过离子注入的方式在注入B原子，形成第一P型区11，其中，第一P型区11的结深小于第二深度区23的深度。
S409、在N型漂移区1的顶部靠近第一深度区22的一侧制作第一导电类型的掺杂区(即N+区)12。在其中一个实施例中，首先对在N型漂移区1的顶部位于第一深度区22的右侧区域进行光刻，然后通过离子注入的方式注入P原子，形成N+区12。
S410、在第一P型区11上制作第二氧化层13，第二氧化层13远离沟槽2的一端相对第一P型区11内缩。在其中一个实施例中，可以在第一P型区11的表面淀积第二氧化层13，第二氧化层13可以是二氧化硅。
S411、在介电材料3中制作第一电极41，第一电极41插入介电材料3；在第二氧化层13上制作第二电极43，其中，第二电极43依次覆盖第一P型区11的顶部暴露区域、第二氧化层13的表面、多晶硅场板42的表面以及部分介电材料3的表面，并与第一电极41连接。在其中一个实施例中，通过激光在介电材料3中刻蚀电极槽，然后对电极槽及电极槽左侧区域进行金属淀积，再进行光刻，得到第一电极41和第二电极43，其中第一电极41插入介电材料3(电极槽)中，第二电极43依次覆盖第一P型区11的顶部暴露区域、第二氧化层13的表面、多晶硅场板42的表面以及部分介电材料3的表面，并与第一电极41连接。
在其他实施例中，在步骤S411之后还可以包括步骤S412：在N型漂移区1的底部制作衬底。可以首先对N型漂移区1的背面进行减薄处理，然后通过离子注入的方式注入P原子形成N+衬底15。其中，第一深度区22的槽底221与N+衬底15存在间距，即第一深度区22未延伸至N+衬底15中。
优选的，在步骤S405和步骤S406之间，还可以包括步骤S4051：在第二深度区23的底部制作第二导电类型的第二体区(第二P型区)14。在其中一个实施例中，首先对第二深度区23的底部进行光刻，然后通过离子注入的方式在注入B原子，形成第二P型区14。
综上所述，本申请实施例的终端结构，在漂移区1上设置有阶梯型的沟槽2，沟槽2包括第一深度区22和第二深度区23，第二深度区23中设置有第一氧化层21和多晶硅场板42，多晶硅场板42构成一级场板；第一深度区22设置有第一氧化层21和介电材料3，介电材料3中插入有第一电极41，第一电极41构成二级场板；第二深度区23的一侧设置有第一体区11，第一体区11上设置有第二电极43，第二电极43将多晶硅场板42和第一电极41短接，实现电位相同；本申请实施例的阶梯型沟槽终端结构，一级场板可在第二深度区23的角落处引入一个电场峰值，降低了第一体区11与漂移区1形成的PN结处的电场，防止PN结处被提前击穿；二级场板在与第一电极41的末端大致平齐的第一深度区22的边缘处引入一个电场峰值，降低了第一深度区22的底部角落处的电场，防止第一深度区22的底部角落处被提前击穿，沟槽2表面的电场分布比现有的沟槽终端结构更加均匀，从而获得理想的平面击穿电压。此外，第一氧化层21和介电材料3提高了沟槽内电场强度，从而可以减小功率器件终端尺寸。与传统的终端结构相比，本申请实施例的具有两级场板的阶梯型沟槽终端结构，尺寸小，耐压性更好。
此外，本申请实施例还可以通过在第二深度区23的下方增加第二导电类型的第二体区14，扩大了从第二体区14延伸到N型漂移区1的耗尽区，降低了台阶231附近的PN结电场，防止第二深度区23的边缘PN结处(O1位置附近)提前击穿。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，在本申请的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

Claims (10)

1.一种终端结构，包括第一导电类型的漂移区，其特征在于，所述漂移区设置有沟槽，所述沟槽的两侧分别设有第一导电类型的掺杂区和第二导电类型的第一体区；
所述沟槽的表面设置有第一氧化层；
所述沟槽为阶梯型沟槽，包括第一深度区和第二深度区，所述第二深度区位于所述第一深度区与所述第一体区之间，所述第二深度区的深度小于所述第一深度区的深度，且大于所述第一体区的结深；
所述第一深度区填充有介电材料，所述介电材料中插入有第一电极，所述第二深度区填充有多晶硅场板；
所述第一体区上设置有第二电极，所述第二电极分别与所述多晶硅场板和所述第一电极连接；
所述第一体区与所述第二电极之间设置有第二氧化层，所述第二氧化层远离所述沟槽的一端相对所述第一体区内缩。
2.根据权利要求1所述的终端结构，其特征在于，所述终端结构还包括第二导电类型的第二体区，所述第二体区通过所述第一氧化层分别与所述第一深度区以及所述第二深度区紧邻设置。
3.根据权利要求1所述的终端结构，其特征在于，所述第一电极的插入深度大于所述第二深度区的深度。
4.根据权利要求1所述的终端结构，其特征在于，所述漂移区的底部设有衬底。
5.根据权利要求1所述的终端结构，其特征在于，所述沟槽由所述漂移区的顶部向底部延伸，且所述第一深度区的深度小于所述漂移区的深度。
6.根据权利要求1所述的终端结构，其特征在于，所述第一深度区靠所述第一体区一侧的边缘与所述第一电极的距离为0.2～5um。
7.根据权利要求1所述的终端结构，其特征在于，所述第一导电类型为N型导电，所述第二导电类型为P型导电；
或所述第一导电类型为P型导电，所述第二导电类型为N型导电。
8.根据权利要求1所述的终端结构，其特征在于，所述介电材料为苯并环丁烯树脂。
9.一种半导体器件，其特征在于，包括权利要求1-8任一所述的终端结构。
10.一种终端结构的制作方法，其特征在于，包括如下：
提供第一导电类型的漂移区；
在所述漂移区的顶部蚀刻第一深度区；
在所述第一深度区的表面制作第一氧化层；
在所述第一深度区填充介电材料；
在所述漂移区的顶部蚀刻第二深度区，其中，所述第二深度区紧邻所述第一深度区，所述第二深度区的深度小于所述第一深度区的深度，所述第一深度区和所述第二深度区形成阶梯型的沟槽；
在所述第二深度区的表面制作第一氧化层；
在所述第二深度区制作多晶硅场板；
在所述漂移区的顶部靠近所述第二深度区的一侧制作第二导电类型的第一体区，其中，所述第一体区的结深小于所述第二深度区的深度；
在所述漂移区的顶部靠近所述第一深度区的一侧制作第一导电类型的掺杂区；
在所述第一体区上制作第二氧化层，其中，所述第二氧化层远离所述沟槽的一端相对所述第一体区内缩；
在所述介电材料中制作第一电极，其中，所述第一电极插入所述介电材料；
在所述第二氧化层上制作第二电极，其中，所述第二电极依次覆盖所述第一体区的顶部暴露区域、所述第二氧化层的表面、所述多晶硅场板的表面以及部分所述介电材料的表面，并与所述第一电极连接。
CN202110651513.9A 2021-06-10 2021-06-10 一种终端结构、半导体器件及制作方法 Active CN113299745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110651513.9A CN113299745B (zh) 2021-06-10 2021-06-10 一种终端结构、半导体器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110651513.9A CN113299745B (zh) 2021-06-10 2021-06-10 一种终端结构、半导体器件及制作方法

Publications (2)

Publication Number Publication Date
CN113299745A true CN113299745A (zh) 2021-08-24
CN113299745B CN113299745B (zh) 2022-04-15

Family

ID=77327985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110651513.9A Active CN113299745B (zh) 2021-06-10 2021-06-10 一种终端结构、半导体器件及制作方法

Country Status (1)

Country Link
CN (1) CN113299745B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN105070758A (zh) * 2015-08-19 2015-11-18 工业和信息化部电子第五研究所华东分所 一种半导体功率器件结构的制备方法及结构
CN105931969A (zh) * 2016-05-31 2016-09-07 上海华虹宏力半导体制造有限公司 终端结构的制造方法
CN105981144A (zh) * 2013-12-06 2016-09-28 达尔科技股份有限公司 终止结构及其制作方法
CN106711186A (zh) * 2016-12-08 2017-05-24 长沙理工大学 一种低比导的高压功率器件
CN108292677A (zh) * 2016-09-17 2018-07-17 电子科技大学 一种具有体内场板的折叠型终端
CN108767004A (zh) * 2018-08-03 2018-11-06 江苏捷捷微电子股份有限公司 一种分离栅mosfet器件结构及其制造方法
CN108962974A (zh) * 2018-06-22 2018-12-07 杭州电子科技大学 一种具有l形垂直场板的ldmos晶体管
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN109560137A (zh) * 2017-09-26 2019-04-02 恩智浦美国有限公司 场效应晶体管及其方法
CN109560139A (zh) * 2017-09-26 2019-04-02 恩智浦美国有限公司 场效应晶体管及其方法
US20200243656A1 (en) * 2019-01-30 2020-07-30 Siliconix Incorporated Split gate semiconductor with non-uniform trench oxide

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105981144A (zh) * 2013-12-06 2016-09-28 达尔科技股份有限公司 终止结构及其制作方法
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN105070758A (zh) * 2015-08-19 2015-11-18 工业和信息化部电子第五研究所华东分所 一种半导体功率器件结构的制备方法及结构
CN105931969A (zh) * 2016-05-31 2016-09-07 上海华虹宏力半导体制造有限公司 终端结构的制造方法
CN108292677A (zh) * 2016-09-17 2018-07-17 电子科技大学 一种具有体内场板的折叠型终端
CN106711186A (zh) * 2016-12-08 2017-05-24 长沙理工大学 一种低比导的高压功率器件
CN109560137A (zh) * 2017-09-26 2019-04-02 恩智浦美国有限公司 场效应晶体管及其方法
CN109560139A (zh) * 2017-09-26 2019-04-02 恩智浦美国有限公司 场效应晶体管及其方法
CN108962974A (zh) * 2018-06-22 2018-12-07 杭州电子科技大学 一种具有l形垂直场板的ldmos晶体管
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN108767004A (zh) * 2018-08-03 2018-11-06 江苏捷捷微电子股份有限公司 一种分离栅mosfet器件结构及其制造方法
US20200243656A1 (en) * 2019-01-30 2020-07-30 Siliconix Incorporated Split gate semiconductor with non-uniform trench oxide

Also Published As

Publication number Publication date
CN113299745B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US10211333B2 (en) Scalable SGT structure with improved FOM
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
TWI464885B (zh) 在金氧半場效電晶體元件中整合肖特基之結構及其方法
US8168498B2 (en) Insulated gate type semiconductor device and method for fabricating the same
TWI512844B (zh) 利用耗盡ｐ－屏蔽的低輸出電容的高頻開關ｍｏｓｆｅｔ
TWI518803B (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
CN103311304B (zh) 半导体器件
CN105702676A (zh) 与mosfet集成的增强型耗尽积累/反转通道器件
TWI697965B (zh) 橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體及其製造方法
US20120306044A1 (en) Edge termination configurations for high voltage semiconductor power devices
US12279442B2 (en) LDMOS transistor and manufacturing method thereof
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
CN210006740U (zh) 功率器件和电子设备
CN112002751A (zh) 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
CN215183973U (zh) 一种终端结构及半导体器件
CN107768240B (zh) 一种沟槽式晶体管的源区结构及其制备方法
CN215183972U (zh) 一种终端结构及半导体器件
CN113299745A (zh) 一种终端结构、半导体器件及制作方法
CN211700290U (zh) 高压半导体功率装置的边缘终接的结构
CN113299744B (zh) 一种终端结构、半导体器件及制作方法
TWI434388B (zh) 溝槽式功率半導體元件及其製作方法
CN102867848B (zh) 沟槽式功率半导体元件及其制造方法
CN110212016A (zh) 功率器件及其制造方法
CN216902953U (zh) 高可靠性屏蔽栅功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20250519

Address after: 519000 Guangdong Province Zhuhai City Gaoxin District Tangjia Bay Town Jin Yuan Second Road 333 No.

Patentee after: Zhuhai Weizhao Semiconductor Co., Ltd.

Country or region after: China

Address before: 519000 Guangdong Province Zhuhai City Gaoxin District Tangjia Bay Town Software Park Road No. 1 Exhibition Center 1# 4th Floor 5th Unit

Patentee before: Zhuhai Haochen Semiconductor Co., Ltd.

Country or region before: China

TR01 Transfer of patent right