CN113285733A - 一种用于射频收发的驱动电路 - Google Patents

一种用于射频收发的驱动电路 Download PDF

Info

Publication number
CN113285733A
CN113285733A CN202110841023.5A CN202110841023A CN113285733A CN 113285733 A CN113285733 A CN 113285733A CN 202110841023 A CN202110841023 A CN 202110841023A CN 113285733 A CN113285733 A CN 113285733A
Authority
CN
China
Prior art keywords
inverter
input end
gate
output end
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110841023.5A
Other languages
English (en)
Other versions
CN113285733B (zh
Inventor
李俊美
龙飞
王洪全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Huaxing Earth Technology Co ltd
Original Assignee
Chengdu Huaxing Earth Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Huaxing Earth Technology Co ltd filed Critical Chengdu Huaxing Earth Technology Co ltd
Priority to CN202110841023.5A priority Critical patent/CN113285733B/zh
Publication of CN113285733A publication Critical patent/CN113285733A/zh
Application granted granted Critical
Publication of CN113285733B publication Critical patent/CN113285733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明属于集成电路技术领域，具体的说是涉及一种用于射频收发的驱动电路。本发明利用参考脉冲输入信号先将原开启的功率晶体管关闭，再产生关闭信号与参考脉冲输入信号一起将原关闭的功率晶体管开启，实现精准的无交叠供电过程。无论CMOS制造工艺如何变化，都不会影响供电的无交叠过程，很好的保护了化合物半导体MMIC芯片，且体积小、成本低。

Description

一种用于射频收发的驱动电路
技术领域
本发明属于集成电路技术领域，具体的说是涉及一种用于射频收发的驱动电路。
背景技术
雷达系统应用中的射频收发前端主要采用时分复用原理，且多数采用化合物半导体制造MMIC芯片来提高系统性能，因此发射和接收供电使用脉冲式开关电源，且收发供电不能交叠。
无交叠电路可由前级控制信号实现，然后控制功率晶体管以实现无交叠供电。
现有技术的无交叠的电路，主要利用反相器及延时的原理来产生，在CMOS工艺制造时，由于有源和无源器件存在制造偏差，会引起延时不准确，导致无交叠电路存在交叠风险。
发明内容
针对上述问题，本发明提出一种无交叠供电集成电路，它源自占空比可调的传输门结构，两相信号的占空比以及不重叠时间间隔均可通过控制电压得以调谐，且基本不受振荡频率影响，该电路可应用于多领域而不受高低频率范围限制，易于集成。
本发明的技术方案为：
一种用于射频收发的驱动电路，包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第一与非门、第二与非门、第一或非门、第二或非门、第一电容和第二电容；
第一反相器的输入端接外部脉冲信号，其输出端接第一或非门的一个输入端，第一或非门的另一个输入端接第七反相器的输出端，第一或非门的输出端接第二反相器的输入端；第二反相器的输出端接第三反相器的输入端，第二反相器输出端与第三反相器输入端的连接点还通过第一电容后接地，；
第二或非门的一个输入端接外部脉冲信号，其另一个输入端接第三反相器的输出端，第二或非门的输出端接第六反相器的输入端，第六反相器的输出端接第七反相器的输入端，第六反相器输出端与第七反相器输入端的连接点还通过第二电容后接地；
第一与非门的一个输入端接第三反相器的输出端，第一与非门的另一个输入端接第八反相器的输出端，第八反相器的输入端接外部使能信号；第四反相器的输入端接第一与非门的输出端，第五反相器的输入端接第四反相器的输出端，第五反相器的输出端输出第一脉冲信号；
第二与非门的一个输入端接第八反相器的输出端，第二与非门的另一个输入端接第七反相器的输出端，第二与非门的输出端接第九反相器的输入端，第十反相器的输入端接第九反相器的输出端，第十一反相器的输入端接第十反相器的输出端，第十一反相器的输出端输出第二脉冲信号；
所述第一脉冲信号和第二脉冲信号为两相互不交叠的脉冲信号。
本发明的有益效果是：利用参考脉冲输入信号先将原开启的功率晶体管关闭，再产生关闭信号与参考脉冲输入信号一起将原关闭的功率晶体管开启，实现精准的无交叠供电过程。无论CMOS制造工艺如何变化，都不会影响供电的无交叠过程，很好的保护了化合物半导体MMIC芯片，且体积小、成本低。
附图说明
图1为本发明的电路结构示意图。
图2为本发明的电路时序图。
具体实施方式
下面结合附图对本发明进行详细描述。
如图1所示，本发明的电路包括11个反相器INV1、INV2、INV3、INV4、INV5、INV6、INV7、INV8、INV9、INV10、INV11，2个与非门NAND1、NAND2，2个或非门NOR1、NOR2以及2个电容C1、C2，其中，第一或非门NOR1和第二反相器INV2构成第一或门G1，第二或非门NOR2和第六反相器INV6构成第二或门G2，第四反相器INV4和第五反相器INV5构成第一输出缓冲单元N1，第十反相器INV10和第十一反相器INV11构成第二输出缓冲单元N2，第二与非门NAND2和第九反相器INV9构成第一与门Q1：
第一反相器INV1的输入端和第二或门G2的一个输入端均连接输入脉冲信号IN4。第一反相器INV1用于将脉冲信号反相；
第一或门G1设有两个输入端，分别与第一反相器INV1的输出端、第七反相器INV7的输出端相连；第一或门G1还设有两个输出端，该输出端分别与第三反相器INV3的输入端及电容C1相连,用于进行逻辑与运算。
第二或门G2，设有两个输入端，分别与输入脉冲信号IN4、第三反相器INV3的输出端相连；第二或门G2还设有两个输出端，输出端分别与第七反相器INV7的输入端及电容C2相连，用于进行逻辑与运算。
第三反相器INV3的输入端分别与第一或门G1输出端和电容C1相连，第三反相器INV3的输出端与第一与非门NAND1的一个输入端连接，用于将脉冲信号反相。
第一与非门NAND1的输入端分别与第三反相器INV3的输出端、第八反相器INV8的输出端相连接，第一与非门NAND1的输出端与第一输出缓冲单元N1的输入端相连接，用于进行逻辑与运算。
第七反相器INV7的输入端分别与第二或门G2输出端和电容C2相连，第七反相器INV7的输出端与第一与门Q1其中一个输入端连接，用于将脉冲信号反相。
第八反相器INV8，其输入端输入一个使能信号EN，输出端与第一与门Q1的输入端相连，用于将脉冲信号反相。
第一与门Q1，设有两个输入端，分别与第七反相器INV7输出端和第八反相器INV8的输出端连接，第一与门Q1的输出端与第二输出缓冲单元N2输入端连接，用于进行逻辑与运算。
第一输出缓冲单元N1，其输入端与第一与非门NAND1的输出端连接，用于缓冲输出不交叠的脉冲信号之一P_GNORTE；
第二输出缓冲单元N2，其输入端与第一与门Q1的输出端连接，用于缓冲输出不交叠的脉冲信号之一N_GNORTE；
其中IN4为输入占空比50%的脉冲信号。
本发明的工作流程为：
第一反相器及第二或门接收脉冲信号，第一反相器将脉冲信号反相后输出至第一或门的输入端；
第一或门将第一反相器输出的脉冲信号、第七反相器输出的脉冲信号进行逻辑与运算后输出至第三反相器的输入端及第一电容；
第三反相器将脉冲信号反相后输出至第一与非门的输入端；
第八反相器接收使能信号，将使能信号反相后输出至第一与非门和第一与门；
第一与非门将第三反相器输出的脉冲信号、第八反相器输出的脉冲信号进行逻辑与运算后输出至第一输出缓冲单元的输入端；
第二或门将接收的脉冲信号、第三反相器输出的脉冲信号进行逻辑与运算后输出至第七反相器的输入端及第二电容；
第七反相器将脉冲信号反相后输出至第二与门的输入端；
第二与门将第七反相器输出的脉冲信号、第八反相器输出的使能信号进行逻辑与运算后输出至第二输出缓冲单元的输入端；
第一输出缓冲单元缓冲输出互不交叠脉冲信号给P管；
第二输出缓冲单元缓冲输出互不交叠脉冲信号给N管。

Claims (1)

1.一种用于射频收发的驱动电路，其特征在于，包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第一与非门、第二与非门、第一或非门、第二或非门、第一电容和第二电容；
第一反相器的输入端接外部脉冲信号，其输出端接第一或非门的一个输入端，第一或非门的另一个输入端接第七反相器的输出端，第一或非门的输出端接第二反相器的输入端；第二反相器的输出端接第三反相器的输入端，第二反相器输出端与第三反相器输入端的连接点还通过第一电容后接地，；
第二或非门的一个输入端接外部脉冲信号，其另一个输入端接第三反相器的输出端，第二或非门的输出端接第六反相器的输入端，第六反相器的输出端接第七反相器的输入端，第六反相器输出端与第七反相器输入端的连接点还通过第二电容后接地；
第一与非门的一个输入端接第三反相器的输出端，第一与非门的另一个输入端接第八反相器的输出端，第八反相器的输入端接外部使能信号；第四反相器的输入端接第一与非门的输出端，第五反相器的输入端接第四反相器的输出端，第五反相器的输出端输出第一脉冲信号；
第二与非门的一个输入端接第八反相器的输出端，第二与非门的另一个输入端接第七反相器的输出端，第二与非门的输出端接第九反相器的输入端，第十反相器的输入端接第九反相器的输出端，第十一反相器的输入端接第十反相器的输出端，第十一反相器的输出端输出第二脉冲信号；
所述第一脉冲信号和第二脉冲信号为两相互不交叠的脉冲信号。
CN202110841023.5A 2021-07-26 2021-07-26 一种用于射频收发的驱动电路 Active CN113285733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110841023.5A CN113285733B (zh) 2021-07-26 2021-07-26 一种用于射频收发的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110841023.5A CN113285733B (zh) 2021-07-26 2021-07-26 一种用于射频收发的驱动电路

Publications (2)

Publication Number Publication Date
CN113285733A true CN113285733A (zh) 2021-08-20
CN113285733B CN113285733B (zh) 2021-09-24

Family

ID=77287195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110841023.5A Active CN113285733B (zh) 2021-07-26 2021-07-26 一种用于射频收发的驱动电路

Country Status (1)

Country Link
CN (1) CN113285733B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH497015A (de) * 1968-02-15 1970-09-30 Philips Nv Verfahren zum gleichzeitigen Erzeugen von Tönen einer Tonleiter und Vorrichtung zur Ausführung des Verfahrens
EP0218414A2 (en) * 1985-09-30 1987-04-15 Marathon Manufacturing Company Static inverter
WO2002043232A2 (en) * 2000-11-21 2002-05-30 Mosaid Technologies Incorporated Charge pump power supply
CN101534108A (zh) * 2009-04-14 2009-09-16 清华大学 一种独立调节两相脉宽的不交叠时钟产生电路
CN102075177A (zh) * 2010-12-24 2011-05-25 苏州华芯微电子股份有限公司 一种具有合理死区时间的非交叠信号的产生方法
CN102185590A (zh) * 2011-03-24 2011-09-14 无锡思泰迪半导体有限公司 用于高速系统的两相不交叠时钟产生电路
CN106452418A (zh) * 2016-09-05 2017-02-22 芯海科技（深圳）股份有限公司 一种多路非交叠开关电路
CN107645295A (zh) * 2017-10-17 2018-01-30 中电科技集团重庆声光电有限公司 一种分时采样保持电路
CN107888166A (zh) * 2017-11-30 2018-04-06 北京大学深圳研究生院 多相位不交叠时钟信号产生电路及相应的方法
CN109634348A (zh) * 2018-12-12 2019-04-16 桂林电子科技大学 一种适用于双源能量收集系统的最大功率同步追踪电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH497015A (de) * 1968-02-15 1970-09-30 Philips Nv Verfahren zum gleichzeitigen Erzeugen von Tönen einer Tonleiter und Vorrichtung zur Ausführung des Verfahrens
EP0218414A2 (en) * 1985-09-30 1987-04-15 Marathon Manufacturing Company Static inverter
WO2002043232A2 (en) * 2000-11-21 2002-05-30 Mosaid Technologies Incorporated Charge pump power supply
CN101534108A (zh) * 2009-04-14 2009-09-16 清华大学 一种独立调节两相脉宽的不交叠时钟产生电路
CN102075177A (zh) * 2010-12-24 2011-05-25 苏州华芯微电子股份有限公司 一种具有合理死区时间的非交叠信号的产生方法
CN102185590A (zh) * 2011-03-24 2011-09-14 无锡思泰迪半导体有限公司 用于高速系统的两相不交叠时钟产生电路
CN106452418A (zh) * 2016-09-05 2017-02-22 芯海科技（深圳）股份有限公司 一种多路非交叠开关电路
CN107645295A (zh) * 2017-10-17 2018-01-30 中电科技集团重庆声光电有限公司 一种分时采样保持电路
CN107888166A (zh) * 2017-11-30 2018-04-06 北京大学深圳研究生院 多相位不交叠时钟信号产生电路及相应的方法
CN109634348A (zh) * 2018-12-12 2019-04-16 桂林电子科技大学 一种适用于双源能量收集系统的最大功率同步追踪电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BŁA EJ NOWACKI: "A Simple 1 GHz Non-Overlapping Two-Phase Clock Generators for SC Circuits", 《PROCEEDINGS OF THE 20TH INTERNATIONAL CONFERENCE MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS - MIXDES 2013》 *
韩聃: "基于标准CMOS工艺太阳能电池的微电源管理系统", 《传感技术学报》 *

Also Published As

Publication number Publication date
CN113285733B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
JP4832965B2 (ja) スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
KR20170035973A (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
CN107181482B (zh) 输入输出接收电路
CN108233895B (zh) 一种反相器及其驱动方法、移位寄存器单元、显示装置
KR950014550B1 (ko) 반도체집적회로
CN113285733B (zh) 一种用于射频收发的驱动电路
US7990197B2 (en) Internal clock driver circuit
CN112671391B (zh) 一种电平转换电路
CN115225078B (zh) 电平检测电路和电平转换电路
CN107645295A (zh) 一种分时采样保持电路
CN107181481B (zh) 输入输出接收电路
CN110572027B (zh) 电荷泵电路
CN109586708B (zh) 一种射频开关体控制驱动电路
Han et al. High-speed low-power bootstrapped level converter for dual supply systems
LU502411B1 (en) Oscillator based on leakage current delay unit
CN109756104B (zh) 应用于电荷泵系统的两相动态同步时钟产生电路
KR20080089072A (ko) 데이터 드라이빙장치를 구비하는 반도체메모리소자
KR100378686B1 (ko) 플립플롭 회로
CN210958326U (zh) 一种高可靠性可自恢复的锁存器结构
CN115833810A (zh) 一种高隔离度t型模拟开关及其控制电路
CN109327205B (zh) 一种升压时钟发生电路
KR970004057B1 (ko) 입력버퍼
CN110289847B (zh) 一种减小电源线和地线噪声的输出驱动电路
WO2023112506A1 (ja) 電子回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant