CN113267657B - Ic测试探针结构及其制作方法 - Google Patents
Ic测试探针结构及其制作方法 Download PDFInfo
- Publication number
- CN113267657B CN113267657B CN202110822191.XA CN202110822191A CN113267657B CN 113267657 B CN113267657 B CN 113267657B CN 202110822191 A CN202110822191 A CN 202110822191A CN 113267657 B CN113267657 B CN 113267657B
- Authority
- CN
- China
- Prior art keywords
- layer
- semi
- copper foil
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000523 sample Substances 0.000 title claims abstract description 44
- 238000012360 testing method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims description 93
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 239000011889 copper foil Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 3
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical compound [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 claims description 3
- 239000010956 nickel silver Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 230000008602 contraction Effects 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 abstract description 3
- 238000012858 packaging process Methods 0.000 abstract description 3
- 238000010998 test method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
Abstract
本发明提供一种IC测试探针结构及其制作方法，涉及芯片技术，其中，IC测试探针结构，包括基板，以及连接于所述基板上的探针；所述基板表面设有多个机械定位孔，当所述基板基于多个所述机械定位孔封装到硅片上后，所述探针与所述硅片的待测点对齐。本发明仅需在芯片设计时匹配硅片和基板的尺寸及涨缩对位，然后制作一整片相对应的探针板，以便使其可以一次性完成所有芯片单元的测试，极大地提高了芯片的测试效率，是对当前芯片尺寸进入50μm以下甚至10μm以下的封装制程时的测试方法的一种提升。
Description
技术领域
本发明涉及芯片技术，尤其涉及一种IC测试探针结构及其制作方法。
背景技术
芯片的制作流程流程大致可分为单晶硅片的制作，在硅片上制作电极然后切割成单颗芯片。为了保证芯片的功能性满足要求，一般均需要对单颗芯片进行点对点的测试。
传统的测试方法为采用特定数量的探针逐芯片进行测试确认，目前产业中普遍产能水准是40K/h。
然而，随着科技的发展，芯片越来越小，当芯片越来越小，需要测试芯片的数量越来越多时，现有技术的方法难以避免地陷入了效率低下的挑战。
发明内容
本发明实施例提供一种IC测试探针结构及其制作方法，极大地提高了芯片的测试效率。
本发明实施例的第一方面，提供一种IC测试探针结构，包括基板，以及连接于所述基板上的探针；
所述基板表面设有多个机械定位孔，当所述基板基于多个所述机械定位孔封装到硅片上后，所述探针与所述硅片的待测点对齐。
可选地，在第一方面的一种可能实现方式中，所述基板表面设有多个光学对位识别点。
可选地，在第一方面的一种可能实现方式中，所述基板与硅片尺寸匹配；
所述基板尺寸包括6英寸、8英寸和12英寸。
本发明实施例的第二方面，提供一种IC测试探针结构的制作方法，包括：
在载体的两侧均贴敷一层第一铜箔层，所述载体为可分离式材料制成；
在第一铜箔层的外侧均增设一层半固化层；
在半固化层的外侧均高温压合有第二铜箔层，所述第二铜箔层与所述半固化层之间设有绝缘层；
依据需求开设穿透所述第二铜箔层、所述绝缘层和所述半固化层的沉孔；
在沉孔内填充导体材料，并在所述铜箔层表面形成线路；
去除所述载体和所述第二铜箔层 ，形成两个探针结构；
去除半固化层；
在漏出来的焊盘上镀上一层保护层。
可选地，在第二方面的一种可能实现方式中，所述半固化层为油墨层、干膜层或pp层。
可选地，在第二方面的一种可能实现方式中，所述半固化层的厚度为30μm-200μm。
可选地，在第二方面的一种可能实现方式中，所述绝缘层为PI层或环氧树脂层。
可选地，在第二方面的一种可能实现方式中，所述沉孔为倒喇叭圆锥孔或圆柱孔。
可选地，在第二方面的一种可能实现方式中，所述保护层为镍金层、镍钯金层、镍银金层、镍银层、OSP层或锡层。
可选地，在第二方面的一种可能实现方式中，所述载体的厚度为30μm-200μm。
本发明可以最大程度地利用当前的晶圆和的制程，仅需在芯片设计时匹配硅片和基板的尺寸及涨缩对位，然后制作一整片相对应的探针板，以便使其可以一次性完成所有芯片单元的测试，极大地提高了芯片的测试效率，是对当前芯片尺寸进入50μm以下甚至10μm以下的封装制程时的测试方法的一种提升。
附图说明
图1是本发明实施例用于体现机械定位孔的结构示意图；
图2是本发明实施例用于体现光学对位识别点的结构示意图；
图3是本发明实施例用于体现载体的结构示意图；
图4是本发明实施例用于体现半固化层的结构示意图；
图5是本发明实施例用于体现沉孔的结构示意图；
图6是本发明实施例用于体现探针的结构示意图；
图7是本发明实施例用于体现载体分离的结构示意图；
图8是本发明实施例用于体现探针的结构示意图；
图9是本发明实施例用于体现探针的另一种结构示意图；
图10是本发明实施例用于体现保护层的结构示意图；
1、基板；11、机械定位孔；12、光学对位识别点；2、探针；3、载体；4、第一铜箔层；5、半固化层；6、第二铜箔层；7、绝缘层；8、沉孔；9、保护层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
一种IC测试探针结构，参见图1、2、3和10，包括基板1，以及连接于所述基板1上的探针2，可以理解的是，基板1作为探针2的载体3，探针2用于测试待测点。
其中，为了对基板1和探针2进行定位，在基板1表面设有多个机械定位孔11，当所述基板1基于多个所述机械定位孔11封装到硅片上后，所述探针2与所述硅片的待测点对齐。
可以理解的是，在机械定位孔11的作用下，探针2可以精准的与待测点对齐，从而完成对待测点精准的测试。
参见图2，在实际应用中，基板1可以是圆形，而机械定位孔11可以是分布在靠近基板1周边的位置，可以设有多个，例如可以设有8个，8个机械定位孔11均匀分布，可以实现对基板1的精准定位。
另外，参见图2，为了更加精准的对探针2进行定位，在基板1表面还设有多个光学对位识别点12，光学识别点与机械定位孔11相互配合，可以精准的完成硅片与基板1的定位。
在实际应用中，光学识别点可以设有9个，其中一个可以设置在基板1的正中心，其余8个可以均匀设置在靠近基板1的周边位置处。
在一些实施例中，基板1与硅片尺寸匹配，例如，一些主流的硅片尺寸为6英寸、8英寸和12英寸，那么基板1尺寸可以包括对应的6英寸、8英寸和12英寸。
本实施例还提供一种IC测试探针结构的制作方法，包括步骤S1-S8，具体如下：
S1，参见图3，在载体3的两侧均贴敷一层第一铜箔层4，所述载体3为可分离式材料制成；
具体地，可分离式材料的厚度为30μm-200μm，例如可以是30μm，可以是100μm ，也可以是200μm，使其具有稳定承载性。
需要说明的是，载体3的形状可以与基板1的形状相同，例如可以是相同的圆形，具体例如可以包括对应硅片的6英寸、8英寸和12英寸，使得形成的探针2结构形状与硅片匹配。
在实际应用中，载体3可以是由内部的玻纤层和外部的导体组成。
S2，参见图4，在第一铜箔层4的外侧均增设一层半固化层5；
其中，半固化层5为油墨层、干膜层或pp层，厚度可以为30μm-200μm，例如可以是30μm，可以是100μm ，也可以是200μm。
S3，参见图4，在半固化层5的外侧均高温压合有第二铜箔层6，所述第二铜箔层6与所述半固化层5之间设有绝缘层7；
其中，绝缘层7可以是为PI层或环氧树脂层，可以起到稳定的绝缘效果，其位于第二铜箔层6与所述半固化层5之间，用于隔离第二铜箔层6与半固化层5。
S4，参见图5，依据需求开设穿透所述第二铜箔层6、所述绝缘层7和所述半固化层5的沉孔8；
其中，沉孔8可以为倒喇叭圆锥孔或圆柱孔，可以理解的是，当沉孔8形状是倒喇叭圆锥孔时，那么形成的探针2形状可以是倒喇叭圆锥孔，当沉孔8形状是圆柱孔时，那么形成的探针2形状为圆柱。即沉孔8的形状决定探针2的形状。
S5，参见图6，在沉孔8内填充导体材料，并在所述铜箔层表面形成线路；
可以理解的是，在沉孔8内填充导体材料，使得导体材料形成探针2，而形成的线路可以是探针2之间相互连通的线路，即线路使得多个探针2连接为一个整体。
S6，参见图7，去除所述载体3和所述第二铜箔层6 ，形成两个探针2结构；
可以理解的是，载体3位于中心，将载体3和第二铜箔层6去除后，载体3两侧两个对称的探针2结构会相互分离，形成两个探针2板。
S7，参见图8和9，去除半固化层5；
可以理解的是，为了得到探针2，需要将半固化层5去除，以得到探针2。
S8，参见图10，在漏出来的焊盘上镀上一层保护层9。
具体地，保护层9可以为镍金层、镍钯金层、镍银金层、镍银层、OSP层或锡层中的一种，用于保护焊盘。
本发明可以最大程度地利用当前的晶圆和的制程，仅需在芯片设计时匹配硅片和基板1的尺寸及涨缩对位，然后制作一整片相对应的探针2板，以便使其可以一次性完成所有芯片单元的测试，极大地提高了芯片的测试效率，是对当前芯片尺寸进入50μm以下甚至10μm以下的封装制程时的测试方法的一种提升。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种IC测试探针结构的制作方法，其特征在于，包括：
在载体（3）的两侧均贴敷一层第一铜箔层（4），所述载体（3）为可分离式材料制成；
在第一铜箔层（4）的外侧均增设一层半固化层（5）；
在半固化层（5）的外侧均高温压合有第二铜箔层（6），所述第二铜箔层（6）与所述半固化层（5）之间设有绝缘层（7）；
依据需求开设穿透所述第二铜箔层（6）、所述绝缘层（7）和所述半固化层（5）的沉孔（8）；在沉孔（8）内填充导体材料，并在所述铜箔层表面形成线路；
去除所述载体（3）和所述第二铜箔层（6） ，形成两个探针（2）结构；
去除半固化层（5）；
在漏出来的焊盘上镀上一层保护层（9）。
2.根据权利要求1所述的方法，其特征在于，所述半固化层（5）为油墨层、干膜层或pp层。
3.根据权利要求1或2所述的方法，其特征在于，所述半固化层（5）的厚度为30μm-200μm。
4.根据权利要求1所述的方法，其特征在于，所述绝缘层（7）为PI层或环氧树脂层。
5.根据权利要求1所述的方法，其特征在于，所述沉孔（8）为倒喇叭圆锥孔或圆柱孔。
6.根据权利要求1所述的方法，其特征在于，所述保护层（9）为镍金层、镍钯金层、镍银金层、镍银层、OSP层或锡层。
7.根据权利要求1所述的方法，其特征在于，所述载体（3）的厚度为30μm-200μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110822191.XA CN113267657B (zh) | 2021-07-21 | 2021-07-21 | Ic测试探针结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110822191.XA CN113267657B (zh) | 2021-07-21 | 2021-07-21 | Ic测试探针结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113267657A CN113267657A (zh) | 2021-08-17 |
| CN113267657B true CN113267657B (zh) | 2021-10-22 |
Family
ID=77236994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110822191.XA Active CN113267657B (zh) | 2021-07-21 | 2021-07-21 | Ic测试探针结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113267657B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112730927A (zh) * | 2020-12-29 | 2021-04-30 | 北京纬百科技有限公司 | 一种测试装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001021587A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 検査プローブとその製造方法 |
| CN1210777C (zh) * | 2002-01-10 | 2005-07-13 | 育霈科技股份有限公司 | 晶圆级测试卡的探针构造及其制造方法 |
| WO2007017956A1 (ja) * | 2005-08-09 | 2007-02-15 | Kabushiki Kaisha Nihon Micronics | プローブ組立体 |
| KR100920380B1 (ko) * | 2007-05-30 | 2009-10-07 | (주)엠투엔 | 프로브 팁의 제조 방법 |
| TWI509265B (zh) * | 2012-04-18 | 2015-11-21 | Chipmos Technologies Inc | 垂直式探針卡及應用其之檢測模組 |
| CN102749570A (zh) * | 2012-07-26 | 2012-10-24 | 上海宏力半导体制造有限公司 | 探针台晶圆测试设备以及晶圆测试方法 |
| CN104181448A (zh) * | 2014-08-13 | 2014-12-03 | 华进半导体封装先导技术研发中心有限公司 | 一种硅通孔转接板晶圆测试系统和硅通孔转接板晶圆测试方法 |
-
2021
- 2021-07-21 CN CN202110822191.XA patent/CN113267657B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113267657A (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513789B2 (en) | Edge connect wafer level stacking with leads extending along edges | |
| CN104769714B (zh) | 包括交替形成台阶的半导体裸芯堆叠的半导体器件 | |
| US7829438B2 (en) | Edge connect wafer level stacking | |
| KR100891516B1 (ko) | 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지 | |
| US8004089B2 (en) | Semiconductor device having wiring line and manufacturing method thereof | |
| CN101399256A (zh) | 电子器件及其制造方法 | |
| JP2014531134A (ja) | 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法 | |
| JP5489132B2 (ja) | 薄型基板による電子素子のパッケージ方法 | |
| JP2013140973A (ja) | 薄型基板による電子素子のパッケージ方法 | |
| CN113267657B (zh) | Ic测试探针结构及其制作方法 | |
| CN103579171B (zh) | 半导体封装件及其制造方法 | |
| JP5489131B2 (ja) | 薄型基板による電子素子のパッケージ方法 | |
| CN110010511B (zh) | 一种射频芯片系统级封装模组的测试方式 | |
| CN109427726A (zh) | 电子封装结构及其封装基板与制法 | |
| KR102124550B1 (ko) | 전기 특성의 검사 방법 | |
| KR20120076265A (ko) | 프로브 카드용 세라믹 기판 및 그 제조방법 | |
| KR20140020627A (ko) | 전기 검사용 지그의 제조방법 | |
| US10504806B2 (en) | Semiconductor package with electrical test pads | |
| US20220187341A1 (en) | Microelectronic test interface substrates, devices, and methods of manufacture thereof layer level test and repair on buildup redistribution layers | |
| Aschenbrenner | System-in-package solutions with embedded active and passive components | |
| KR101131448B1 (ko) | 필름 인터포져 제조 방법 및 제조된 필름 인터포져를 이용한 반도체 장치 | |
| KR20220016337A (ko) | 양면 실장 반도체 소자 패키지 및 제조 방법 | |
| KR100541035B1 (ko) | 프로브 카드용 인쇄회로기판 제조방법 및 이에 의해제조되는 인쇄회로기판 | |
| KR20120008952A (ko) | 칩 패키지용 면상 부재 및 이를 이용한 칩 패키지 및 칩 패키지용 면상 부재 제조 방법 | |
| JP2018179578A (ja) | 回路基板、回路基板の製造方法及び電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Structure and Fabrication Method of IC Test Probe Effective date of registration: 20221214 Granted publication date: 20211022 Pledgee: CITIC Bank Limited by Share Ltd. Shenzhen branch Pledgor: SHENZHEN ZHIJIN ELECTRONICS Co.,Ltd. Registration number: Y2022980027461 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20240102 Granted publication date: 20211022 Pledgee: CITIC Bank Limited by Share Ltd. Shenzhen branch Pledgor: SHENZHEN ZHIJIN ELECTRONICS Co.,Ltd. Registration number: Y2022980027461 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Structure and fabrication method of IC testing probe Granted publication date: 20211022 Pledgee: CITIC Bank Limited by Share Ltd. Shenzhen branch Pledgor: SHENZHEN ZHIJIN ELECTRONICS Co.,Ltd. Registration number: Y2024980000367 |