CN1210777C - 晶圆级测试卡的探针构造及其制造方法 - Google Patents

Abstract

一种晶圆级测试卡的探针构造及其制造方法，探针构造至少第一绝缘膜层涂布于基板之上，在第一绝缘膜层形成凹穴结构，且向内凹入，缓冲物填充于凹穴内，以吸收测量时接触待测物所造成的应力。第二绝缘膜层涂布于第一绝缘膜层及缓冲物之上，用以保护缓冲物，穿孔形成于第二绝缘膜层与第一绝缘膜层之中。电路图案形成于第二绝缘膜之上及填充于穿孔之中，第三绝缘膜层涂布于第二绝缘膜层及电路图案之上，用以防止电路图案氧化。垂直探针形成于电路图案上，并对应于缓冲物的区域。强化材质包覆垂直探针。以加强其硬度及增强其抗形变力。

Description

晶圆级测试卡的探针构造及其制造方法

技术领域

本发明涉及半导体组件的测试技术，特别是一种晶圆级测试卡的探针构造及其制造方法。

背景技术

众所周知，在超大型集成电路(ULSI)趋势中，半导体组件的尺寸不断地缩小，用以不断地提升晶圆上组件的积集度。随着电子组件尺寸的缩小化后，在集成电路的制造过程上出现许多新挑战。此外，由于电脑以及通讯技术的蓬勃发展，伴随需要的是更多不同种类与应用的电子组件。因此，集成电路的趋势仍然会朝向高积集度发展。特别是近几年来高密度半导体组件发展阶段早已进入次微米(submicron)的技术范围。随着半导体技术的快速发展，电子产品在轻薄短小及多功能速度快的趋势下，IC半导体的I/O数目不但越来越多，密度亦越来越高，亦使得封装组件的引脚数目亦随之增多，且讯号传输速度的要求亦越来越快。半导体芯片通常个别地封于塑胶或陶瓷材料的封装体之内。封装体的接脚构造由周边排列方式转为矩阵式排列。为缩减芯片测试的时间与利用大量相异的电讯函数进行高速的测试。芯片功能测试的器具也需随之改变。

早期的封装技术主要以导线架为主的封装技术，利用周边排列方式的引脚作为讯号的输入及输出。而在高密度输入及输出端的需求之下，导线架的封装目前已不符合所述的需求。目前，在所述的需求之下，封装亦需减少体积，以符合目前的趋势，而高密度I/O的封装也伴随球矩阵排列封装技术(ball grid array；BGA封装)技术的发展而有所突破，因此，IC半导体承载的封装趋向于利用球矩阵排列封装技术(BGA)。其特征为I/O的引脚为球状，以利于提升封装组件的电性的传输速度，可符合目前及未来数码系统速度的需求。

然而，不论是所述导线架或是球矩阵排列封装技术(BGA)的封装，绝大部分的封装为先行切割成为个体之后再进行封装。而晶圆型态封装为半导体封装的一种趋势，美国专利有揭露一种晶圆型态封装，参阅，USPN.5323051，发明名称为”Scmiconductor wafer level package”。因此，晶圆型态封装为半导体封装的一种趋势。

本申请人揭露一种晶圆形态的封装，公告于中国台湾专利公报456006号，发明名称为“利用晶圆型态封装技术制作芯片尺寸封装的方法”。基于晶圆型态封装为一种产业的趋势，因此晶圆测试、晶圆测试方法以及制作测试卡也必须加以开发，以利于进行晶圆型态封装的测试。先前导线架或球矩阵排列封装技术(BGA)封装的测试，一般将晶粒切割为单体之后，装置于测试座(socket)中加以测试。而每一测试座只能进行一个单体的测试，不易进行大量同步的测试。而晶圆型态封装技术反其道而行，将多数个晶粒于晶圆尚未切割之前，进行封装及测试。因此，此先进技术可以进行大量的晶粒测试，以提升生产能力，降低成本。美国专利号6,084,420，揭露一种测试探针构造，主要特征为三臂构造(a three-armed bridge member)用以支撑探针，然后需要支撑构造支撑三臂构造，其主要缺陷在于：由于必须利用微机电技术制作三臂构造，因此制程过于复杂。

先前技术的探针型态可以分为近期发展的垂直式探针及早期发展的水平式探针。垂直式探针优点为可以多颗IC同时测试，其主要缺陷在于：技术层次较难。其中之一为IBM(International Business Machines)所发展的技术，参阅美国专利USP.NO.6,206,273B1。

发明内容

本发明的目的是提供一种晶圆级测试卡的探针构造及其制造方法，通过第一绝缘膜层涂布于测试基板之上，第一绝缘膜层形成凹穴结构，且向内凹入，缓冲物填充于凹穴内，以吸收待测物所造成的应力；第二绝缘膜层涂布于第一绝缘膜层及缓冲物之上，用以保护缓冲物，穿孔形成于第二绝缘膜层与第一绝缘膜层之中；电路图案形成于第二绝缘膜之上及填充于穿孔之中；第三绝缘膜层涂布于第二绝缘膜层及电路图案之上，用以防止电路图案氧化；垂直探针形成于电路图案上，并对应于缓冲物的区域；强化材质包覆垂直探针以加强其硬度及增强其抗形变力，达到增加探针的使用寿命的目的。

本发明的目的是这样实现的：一种晶圆级测试卡的探针构造，其特征是：它至少第一绝缘膜层涂布于测试基板之上，所述的第一绝缘膜层形成凹穴结构，且向内凹入；缓冲物填充于所述凹穴内吸收待测物所造成的应力；第二绝缘膜层涂布于该第一绝缘膜层及缓冲物之上，保护该缓冲物，穿孔形成于所述第二绝缘膜层与第一绝缘膜层之中；电路图案形成于所述第二绝缘膜层之上及填充于该穿孔之中；第三绝缘膜层涂布于该第二绝缘膜层及电路图案之上，防止该电路图案氧化；垂直探针形成于所述电路图案上，并对应于该缓冲物的区域；强化材质包覆该垂直探针。

所述的基板材质为陶瓷材料、含硅材质、玻璃或石英。所述的缓冲物为环氧树脂。所述的第一绝缘膜层为高分子聚合物。所述的第二绝缘膜层为高分子聚合物。所述的第三绝缘膜层为高分子聚合物。所述的探针组成材质为铜或铜合金。所述的强化材质为金属或采用电镀技术达表面硬度处理。所述的容纳所述缓冲物的凹穴为任意多边形构造、四边形构造、多数长条状构造或多数个方形构成的阵列构造。

本发明还提供一种晶圆级测试卡的探针构造的制造方法，其特征是：它至少包括如下步骤：

(1)涂布第一绝缘膜层于基板之上；

(2)形成凹穴于所述第一绝缘膜层中；

(3)形成缓冲物于所述第一绝缘膜层的凹穴内；

(4)涂布第二绝缘膜层于所述缓冲物与第一绝缘膜层之上；

(5)形成穿孔于该缓冲物与第一绝缘膜层之中；

(6)形成电路图案于所述第二绝缘膜层之上及穿孔中；

(7)涂布第三绝缘膜层于所述电路图案与第二绝缘膜层之上；

(8)于该电路图案上对应所述缓冲物的区域形成垂直探针；

(9)在所述探针表面上包覆硬性导电材质加强其硬度。

该缓冲物为环氧树脂。所述探针为铜或铜合金。所述的基板材质为陶瓷材料、硅材质、玻璃或石英。所述的缓冲物为环氧树脂。所述的第一绝缘膜层为高分子聚合物。所述的第二绝缘膜层为高分子聚合物。所述的第三绝缘膜层为高分子聚合物。所述强化材质为金属或采用电镀技术包覆硬性导电材质，进行表面硬度处理。

下面结合较佳实施例和附图详细说明。

附图说明

图1为阵列型测试整体架构示意图。

图2为晶圆级探针的局部构造示意图。

图3为晶圆级探针构造实施例1的俯视示意图。

图4为晶圆级探针构造实施例2的俯视示意图。

图5为晶圆级探针构造实施例3的俯视示意图。

具体实施方式

本发明揭露一种有关于测试晶圆型态封装的技术，详言之，本发明提供一种晶圆级探针卡的探针构造以利于所述封装型态测试用。

实施例1

参阅图1-图3所示，本发明为阵列型测试整体架构。提供一晶圆2已完成集成电路或半导体组件的制作，其表面亦已形成作为电讯号传递或测试用的导电凸块4。利用一真空吸附装置6通过压力差异吸附晶圆，以利于测试。一测试基板8内具有探针(probe)16及测试电路，利用探针16接触晶圆2上的导电凸块4，以形成测量的测试路径。所述的探针(probe)16可为利用薄膜尖端(membrane tip)组成，以利于测试。一测试机台的负载板(load board)10将贴附于测试卡(probe Card)之上，以利于将测试讯号传递至测试机台之上，加以分析测试结果。所述测试基板8的几何形状为配合晶圆型态的封装，在较佳实施例中制作成近似晶圆的形状或圆形较为妥当，其半径或其它物理参数可以依照需求以及实际的应用而加以调整，都属于本发明的保护范围之内。

探针16触及晶圆上每一封装单元的导电凸块4。其中，封装单元为位于晶圆2上尚未切割的封装单体在切割之前，先行进行封装以及测试。本发明应用于测试阶段，还可以应用在未封装晶圆的铝垫(probing pad or bondingpad)直接接触的测量，或是对植球后的球体进行测量。

图2所示，为晶圆级探针部位的主要组成图。其为测试基板或基板(substrate)8，是构成测试卡的主体。所述测试基板8为第一绝缘材质18涂布于所述基板8之上，基板8的组成可以采用陶瓷材料、硅材质、玻璃或是石英。第一绝缘材质18的较佳选择则是采用高分子聚合物(polyimide)，其它类似材质或可绝缘的材质，亦可以应用在本发明中。凹穴形成于所述的第一绝缘材质18中，缓冲物14填充于其中。凹穴形成于下表且向内凹入，其中填充缓冲物14以吸收探针16接触待测晶圆(待测物)的表面传回的应力。其中该缓冲物14包括但不限定于软性环氧树脂。于基板8相对于缓冲物14，朝向待测晶圆(待测物)面涂布第二绝缘层20，以保护所述的缓冲物14。一穿孔17利用半导体图案化制程形成于所述第一绝缘材质18以及第二绝缘层20之中，导电线路26利用电镀方式将其形成于特定的第二绝缘层20之上及穿孔I7，用以建立电性构造。第三绝缘层22涂布在导电线路26及第二绝缘层20之上，以保护导电线路26防止其氧化。第二绝缘层20及第三绝缘层22的较佳选择则是采用高分子聚合物(polyimide)或其它类似材质。导电线路26并非限定形成于第二绝缘层20上，可以在任意膜层上或其中。

于导电线路26上，以半导体制程技术或电镀技术制作出垂直探针16。此外，在探针16表面上包覆硬性导电材质24加强其硬度，以增强其抗形变力，进而增加使用寿命。所述的探针16或其他探针阵列的个别探针，均有一缓冲物14予以对应，用以吸收应力。探针卡因此为线路以及导电穿孔位于其中，以构成讯号传递路径，以利于将讯号传递至测试系统。探针16以较佳实施例而言是利用铜或铜合金所组成，导电线路26亦利用铜或铜合金所组成为较佳。由图2中可知，探针16尖端外表面包覆一层硬性导电材质24，以保护探针。其中，可以采用电镀技术，以达表面硬度处理的目的，其中该硬性导电材质24包括高硬度金属。缓冲物或弹性体14配置在圆形测试基板中，其几何形状可以为任意的多边形区域，图3所示晶圆级探针构造的俯视示意图。缓冲物或弹性体14配置在圆形测试基板中，其几何形状可以为四边形区域，探针16配置于缓冲物或弹性体14的四边形区域之上。其中高分子聚合物膜层22涂布于特定区域上，以保护电路。

实施例2

参阅图4所示，本实施例2中，为缓冲物或弹性体14配置在圆形测试基板8中，填充在条状凹穴内，探针16配置于其上。可为多数个平行条状缓冲物或弹性体14。

实施例3

参阅图5所示，本实施例3中，用于容纳缓冲物或弹性体14的凹穴是构成阵列的构造，每一探针16对应于弹性体阵列中的单一个弹性体或缓冲物14，高分子聚合物膜层22涂布于其上。

本发明所制作的晶圆测试卡优点在于制作容易，可快速提供晶圆型态组件的测试用。相关于本发明的制作方法至少为如下步骤：

1、涂布第一绝缘膜层于测拭基板之上；

2、形成凹穴于第一绝缘膜层中；

3、形成缓冲物于第一绝缘膜层凹穴内；

4、涂布第二绝缘膜层于缓冲物与第一绝缘膜层之上；

5、形成穿孔于缓冲物与第一绝缘膜层之中；

6、形成电路图案于所述第二绝缘膜层之上及该穿孔中；

7、涂布第三绝缘膜层于电路图案与第二绝缘膜层之上；

8、于电路图案上对应所述缓冲物的区域以半导体制程技术形成垂直探针；

9、在探针表面上包覆硬性导电材质，加强其硬度，以增强其抗形变力，进而增加使用寿命。

本发明形成的探针步骤为形成光致抗蚀剂图案于一基板的弹性组成部位上，并暴露部分基板。接续形成导电材质于该光致抗蚀剂图案之中。再去除该光致抗蚀剂图案，以形成导电凸块于该基板弹性组成部位之上。再以硬性导电材质包覆所述的导电凸块，加强化该凸块的抗形变力，增加其使用寿命

本发明以较佳实施例说明如上，而熟悉此领域技艺者，在不脱离本发明的精神范围内，所作些许更动润饰，都属于本发明的保护范围之内。

Claims (30)

1、一种晶圆级测试卡的探针构造，其特征是：它至少第一绝缘膜层涂布于测试基板之上，在所述的第一绝缘膜层形成凹穴结构，且向内凹入；缓冲物填充于所述凹穴内吸收待测物所造成的应力；第二绝缘膜层涂布于该第一绝缘膜层及缓冲物之上，保护该缓冲物，穿孔形成于所述第二绝缘膜层与第一绝缘膜层之中；电路图案形成于所述第二绝缘膜层之上及填充于该穿孔之中；第三绝缘膜层涂布于该第二绝缘膜层及电路图案之上，防止该电路图案氧化；垂直探针形成于所述电路图案上，并对应于该缓冲物的区域；强化材质包覆该垂直探针。

2、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的基板材质为陶瓷材料。

3、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的基板材质为含硅材质。

4、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的基板材质为玻璃。

5、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的基板材质为石英。

6、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的缓冲物为环氧树脂。

7、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的第一绝缘膜层为高分子聚合物。

8、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的第二绝缘膜层为高分子聚合物。

9、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的第三绝缘膜层为高分子聚合物。

10、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的探针组成材质为铜。

11、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的探针组成材质为铜合金。

12、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的强化材质为金属。

13、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：采用电镀技术将所述的强化材质包覆该垂直探针上，进行表面硬度处理。

14、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的容纳所述缓冲物的凹穴为任意多边形构造。

15、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的容纳所述缓冲物的凹穴为四边形构造。

16、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的容纳所述缓冲物的凹穴为多数个长条状构造。

17、根据权利要求1所述的晶圆级测试卡的探针构造，其特征是：所述的容纳所述缓冲物的凹穴为多数个方形构成的阵列构造。

18、一种权利要求1所述的晶圆级测试卡的探针构造的制造方法，其特征是：它至少包括如下步骤：

(1)涂布第一绝缘膜层于基板之上；

(2)形成凹穴于所述第一绝缘膜层中；

(3)形成缓冲物于所述第一绝缘膜层的凹穴内；

(4)涂布第二绝缘膜层于所述缓冲物与第一绝缘膜层之上；

(5)形成穿孔于该缓冲物与第一绝缘膜层之中；

(6)形成电路图案于所述第二绝缘膜层之上及穿孔中；

(7)涂布第三绝缘膜层于所述电路图案与第二绝缘膜层之上；

(8)于该电路图案上对应所述缓冲物的区域形成垂直探针；

(9)在所述探针表面上包覆硬性导电材质加强其硬度。

19、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：该缓冲物为环氧树脂。

20、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述探针为铜或铜合金。

21、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的基板材质为陶瓷材料。

22、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的基板材质为硅材质。

23、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的基板材质为玻璃。

24、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的基板材质为石英。

25、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的缓冲物为环氧树脂。

26、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的第一绝缘膜层为高分子聚合物。

27、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的第二绝缘膜层为高分子聚合物。

28、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述的第三绝缘膜层为高分子聚合物。

29、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：所述硬性导电材质为金属。

30、根据权利要求18所述的晶圆级测试卡的探针构造的制作方法，其特征是：采用电镀技术将所述的硬性导电材质包覆该垂直探针上，进行表面硬度处理。

Images