CN113257861A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113257861A
CN113257861A CN202110048614.7A CN202110048614A CN113257861A CN 113257861 A CN113257861 A CN 113257861A CN 202110048614 A CN202110048614 A CN 202110048614A CN 113257861 A CN113257861 A CN 113257861A
Authority
CN
China
Prior art keywords
layer
transistor
display device
semiconductor layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110048614.7A
Other languages
English (en)
Inventor
赵允钟
金东辉
全珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113257861A publication Critical patent/CN113257861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/88—Terminals, e.g. bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及一种显示装置，所述显示装置包括：第一薄膜晶体管，所述第一薄膜晶体管包括包含硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；第一层间绝缘层，所述第一层间绝缘层覆盖所述第一栅电极；第二薄膜晶体管，所述第二薄膜晶体管布置在所述第一层间绝缘层上，并且包括包含氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极；第二层间绝缘层，所述第二层间绝缘层覆盖所述第二栅电极；第一电源电压线，所述第一电源电压线布置在所述第二层间绝缘层上；第一平坦化层，所述第一平坦化层覆盖所述第一电源电压线；以及数据线，所述数据线布置在所述第一平坦化层上，并且与所述第一电源电压线至少部分地重叠。

Description

显示装置
相关申请的交叉引用
本申请要求于2020年2月7日在韩国知识产权局提交的第10-2020-0015203号韩国专利申请的优先权和权益，上述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及显示装置，并且更具体地，涉及由包含硅半导体的薄膜晶体管和包含氧化物半导体的薄膜晶体管驱动的显示装置。
背景技术
一般来说，显示装置包括能够发射光的显示元件和用于控制施加到显示元件的电信号的驱动电路。驱动电路包括薄膜晶体管、存储电容器以及多条布线。
为了精确地控制显示元件的发光以及从显示元件发射的光的亮度等级，已经提高了电连接到一个显示元件的薄膜晶体管的数量。因此，已经积极地进行了研究，以实现显示装置的更高的集成度且减小显示装置的功耗。
发明内容
本公开的示例性实施例包括：由包含硅半导体的薄膜晶体管和包含氧化物半导体的薄膜晶体管驱动的显示装置，从而提高了显示装置的集成度，同时降低了显示装置的功耗。
在下面的描述中，将部分地阐述附加方面，并且所述附加方面通过该描述将部分地明显，或者可以通过实践本公开的所提供的示例性实施例来获悉所述附加方面。
根据本公开的示例性实施例，一种显示装置包括：基板，所述基板包括其中布置有显示元件的显示区域；第一薄膜晶体管，所述第一薄膜晶体管布置在所述显示区域中，并且包括包含硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；第一层间绝缘层，所述第一层间绝缘层覆盖所述第一栅电极；第二薄膜晶体管，所述第二薄膜晶体管布置在所述第一层间绝缘层上，并且包括包含氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极；第二层间绝缘层，所述第二层间绝缘层覆盖所述第二栅电极；第一电源电压线，所述第一电源电压线布置在所述第二层间绝缘层上；第一平坦化层，所述第一平坦化层覆盖所述第一电源电压线；以及数据线，所述数据线布置在所述第一平坦化层上，并且与所述第一电源电压线至少部分地重叠。
所述显示装置还可以包括：节点连接线，所述节点连接线布置在所述第二层间绝缘层上，并且所述节点连接线可以具有电连接到所述第一栅电极的一个端部和电连接到所述第二半导体层的另一端部。
所述显示装置还可以包括：第二电源电压线，所述第二电源电压线布置在所述第一平坦化层上，并且电连接到所述第一电源电压线。
所述第二电源电压线可以与所述第二半导体层重叠。
当在平面图中观察时，所述第二电源电压线的一部分可以布置在所述数据线和所述节点连接线之间。
所述第二薄膜晶体管还可以包括：第三栅电极，所述第三栅电极布置在所述第二半导体层下方，并且所述第三栅电极可以与所述第二半导体层重叠。
所述显示装置还可以包括：第一电容器，所述第一电容器包括布置在与所述第一栅电极的层相同的层上的下部电极和布置在所述下部电极上方的上部电极，其中，所述上部电极可以布置在与所述第三栅电极的层相同的层上。
所述第一电容器的所述上部电极可以电连接到所述第一电源电压线。
所述显示装置还可以包括：第二电容器，所述第二电容器包括布置在与所述第一栅电极的层相同的层上的下部电极和布置在与所述第二半导体层的层相同的层上的上部电极。
所述第二电容器的所述上部电极可以包括氧化物半导体。
所述第二电容器的所述上部电极可以从所述第二半导体层延伸。
所述显示装置还可以包括：第二平坦化层，所述第二平坦化层覆盖所述数据线，并且所述显示元件可以是布置在所述第二平坦化层上的有机发光二极管(OLED)。
根据本公开的示例性实施例，所述显示装置包括：基板，所述基板包括其中布置有显示元件的显示区域；第一薄膜晶体管，所述第一薄膜晶体管布置在所述显示区域中，并且包括包含硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；第一层间绝缘层，所述第一层间绝缘层覆盖所述第一栅电极；第二薄膜晶体管，所述第二薄膜晶体管布置在所述第一层间绝缘层上，并且包括包含氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极；第一电源电压线，所述第一电源电压线布置在所述显示区域中，并且在第一方向上延伸；第二电源电压线，所述第二电源电压线在所述第一方向上延伸，并且电连接到所述第一电源电压线；以及数据线，所述数据线与所述第二电源电压线间隔开，在所述第一方向上延伸，并且与所述第一电源电压线至少部分地重叠。
所述第一电源电压线可以布置在所述数据线和所述第一栅电极之间。
所述第二电源电压线可以与所述第二半导体层重叠。
所述显示装置还可以包括：节点连接线，所述节点连接线具有电连接到所述第一栅电极的一个端部和电连接到所述第二半导体层的另一端部。
当在平面图中观察时，所述第二电源电压线的一部分可以布置在所述数据线和所述节点连接线之间。
所述第二薄膜晶体管还可以包括：第三栅电极，所述第三栅电极布置在所述第二半导体层下方，并且所述第三栅电极可以与所述第二半导体层重叠。
所述显示装置还可以包括：电容器，所述电容器包括布置在与所述第一栅电极的层相同的层上的下部电极和布置在与所述第二半导体层的层相同的层上的上部电极。
所述电容器的所述上部电极可以从所述第二半导体层延伸。
根据本公开的示例性实施例，一种显示装置包括：基板，所述基板包括第一区域、第二区域以及定位在所述第一区域和所述第二区域之间的弯曲区域，所述第一区域包括显示区域和围绕所述显示区域的外围区域，所述第二区域也包括所述外围区域，所述基板是弯曲的；驱动器，所述驱动器布置在所述第二区域中，以将扫描信号和数据信号供应给定位在所述显示区域中的各自的扫描线和数据线；显示构件，所述显示构件布置在所述显示区域中以显示图像，并且包括各自包括显示元件和像素电路的多个像素，所述像素电路包括至少一个第一薄膜晶体管以及与所述第一薄膜晶体管不同的至少一个第二薄膜晶体管，并且接收从所述驱动器供应的扫描信号和数据信号以控制所述显示元件的发光；感测构件，所述感测构件布置在显示构件上以感测外部输入；以及偏光构件，所述偏光构件布置在所述感测构件上，并且所述偏光构件包括防反射层，以减小从外部朝向所述显示构件入射的光的反射率，或者所述偏光构件包括透镜层，以增强从所述显示构件发射的光的光输出效率或减小色差。所述第一薄膜晶体管可以包括包含硅半导体的第一半导体层以及与所述第一半导体层绝缘的第一栅电极，第一层间绝缘层可以覆盖所述第一栅电极，并且所述第二薄膜晶体管可以布置在所述第一层间绝缘层上，并且所述第二薄膜晶体管可以包括包含氧化物半导体的第二半导体层以及与所述第二半导体层绝缘的第二栅电极。
所述显示装置还可以包括：第二层间绝缘层，所述第二层间绝缘层覆盖所述第二栅电极；第一电源电压线，所述第一电源电压线布置在所述第二层间绝缘层上；第一平坦化层，所述第一平坦化层覆盖所述第一电源电压线；以及数据线，所述数据线布置在所述第一平坦化层上，并且与第一电源电压线至少部分地重叠。
附图说明
通过以下结合附图的示例性实施例的描述，本公开的上述及其它方面和特征将更加明显，在附图中：
图1是根据本公开的示例性实施例的显示装置的示意图；
图2是根据本公开的示例性实施例的像素的等效电路图；
图3是示意性地示出根据本公开的示例性实施例的布置在显示装置的一对像素电路中的多个薄膜晶体管和电容器的位置的布局图；
图4是沿着图3的线I-I'截取的显示装置的示意性截面图，并且图5是沿着图3的线II-II'截取的显示装置的示意性截面图；
图6A至图6G是针对每一层的图3的元件的示意性布局图；
图7和图8是仅示出图3的局部配置的布局图；
图9是根据本公开的示例性实施例的显示装置的示意图；
图10A至图10C是沿着线III-III'截取的图9的显示装置的示意性截面图；
图11是示意性地示出在被弯曲之后的图9的显示装置的部分的透视图；并且
图12是沿着图11的线IV-IV'截取的图11的显示装置的示意性截面图。
由于图1至图12中的附图旨在示意性的目的，因此附图中的元件不必按比例绘制。例如，为了清楚起见，可以放大或夸大一些元件。
具体实施方式
现在，将详细参考本公开的示例性实施例，在附图中示出示例性实施例的示例，其中，同样的附图标记始终指代同样的元件。在这方面，本示例性实施例可以具有不同的形式，并且不应被解释为限于本文中阐述的描述。因此，下面仅通过参考附图来描述示例性实施例，以解释本公开的各方面。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和全部组合。在整个本公开中，表述“a、b和c中的至少一个(种)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、所有的a、b和c或者它们的变型。
将理解的是，虽然术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。
如本文中所使用的，除非在上下文中另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”也旨在包括复数形式。
将理解的是，本文中所使用的诸如“包括”、“包含”和“具有”的术语说明存在所述特征和元件，但是不排除存在或添加一个或多个其它特征或元件。
将理解的是，当层、区域或元件被称为“在”另一层、区域或元件“上”时，该层、区域或元件可以“直接在”所述另一层、区域或元件“上”，或者可以“间接在”所述另一层、区域或元件“上”，一个或多个中间层、区域或元件介于所述层、区域或元件与所述另一层、区域或元件之间。
在本说明书中，表述“A和/或B”表示仅A、仅B或者A和B两者。在整个本公开中，表述“A和B中的至少一个(种)”表示仅A、仅B或者A和B两者。
在以下示例性实施例中，如本文中所使用的表述“线在“第一方向”或“第二方向”上延伸”可以不仅包括其中线以直线形状延伸的情况，还包括其中线沿着第一方向或第二方向以之字形或曲线形状延伸的情况。
在以下示例性实施例中，如在本文中使用的表述“当在平面图中观察时”可以表示其中从上方观察对象的情况，并且如本文中使用的表述“当在截面图中观察时”可以表示其中从侧面观察通过垂直地切割对象所获得的截面的情况。在以下示例性实施例中，表述“第一元件与第二元件重叠”可以表示第一元件布置在第二元件上方或下方。换句话说，第一元件在与基板的顶表面垂直的方向上与第二元件重叠。
图1是根据本公开的示例性实施例的显示装置的示意图。
根据本公开的示例性实施例的显示装置可以实现为电子装置，诸如，以智能电话、移动电话、智能手表、导航装置、游戏机、电视机(TV)、车头单元、车辆仪表盘、笔记本式计算机、膝上型计算机、平板计算机、个人媒体播放器(PMP)和个人数码助理(PDA)为例。此外，电子装置可以是柔性装置。
基板100可以被划分为其中显示图像的显示区域DA和布置在显示区域DA周围的外围区域PA。
基板100可以包括各种材料，例如，玻璃、金属或塑料。根据本公开的示例性实施例，基板100可以包括柔性材料。包括所述柔性材料的基板100是指良好地可弯曲、可折叠或可卷曲的基板。柔性基板100可以包括例如超薄玻璃、金属或塑料。例如，基板100可以包括例如玻璃材料和/或聚合物树脂，并且可以具有多层结构。
各自包括诸如有机发光二极管OLED的显示元件的像素PX可以布置在基板100的显示区域DA中。可以提供多个像素PX。像素PX可以以例如条纹形式、Pentile形式或马赛克形式的各种形式来布置，并且可以实现图像。
当在平面图中观察时，显示区域DA可以具有如图1中所示的矩形形状。在本公开的示例性实施例中，显示区域DA可以具有例如多边形形状(例如，三角形形状、五边形形状、六边形形状等)、圆形形状、椭圆形形状或不规则形状。在本公开的示例性实施例中，显示区域DA可以近似具有四边形形状，并且显示区域DA的四个拐角部分可以各自具有具备预定曲率的圆形形状。
基板100的外围区域PA是布置在显示区域DA周围的区域，并且可以是其中不显示图像的区域。外围区域PA可以围绕显示区域DA，并且还可以在外部具有矩形形状。然而，本公开不限于此，并且显示区域DA的形状和外围区域PA的形状可以具有各种形状，并且可以被相对地设计。各种线路和焊盘等可以定位在外围区域PA中，所述各种线路被配置为传输有待施加到显示区域DA的电信号，印刷电路板或驱动集成电路(IC)芯片附接到所述焊盘。
在下文中，为了方便起见，将描述包括有机发光二极管OLED作为显示元件的显示装置。然而，本公开不限于此。例如，显示装置可以包括各种类型的显示装置，例如，液晶显示器、电泳显示器、场发射显示器、表面传导电子发射显示器、等离子体显示器、阴极射线显示器和无机电致发光(EL)显示器。
图2是根据本公开的示例性实施例的像素的等效电路图。
参照图2，像素PX可以包括作为显示元件的有机发光二极管OLED以及连接到有机发光二极管OLED的像素电路。像素电路可以包括多个晶体管、第一电容器Cst和第二电容器Cbt，所述多个晶体管诸如第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。像素电路可以连接到信号线、第一初始化电压线VIL1和第二初始化电压线VIL2以及电源电压线PL。信号线可以包括数据线DL、第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4和发射控制线EL。在本公开的示例性实施例中，所述信号线中的至少一条信号线、第一初始化电压线VIL1和第二初始化电压线VIL2和/或电源电压线PL可以与相邻的像素共享。
电源电压线PL可以配置为将第一电源电压ELVDD传输到第一晶体管T1。第一初始化电压线VIL1可以配置为将用于使第一晶体管T1初始化的第一初始化电压Vint1传输到像素PX。第二初始化电压线VIL2可以配置为将用于使有机发光二极管OLED初始化的第二初始化电压Vint2传输到像素PX。
第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4、发射控制线EL以及第一初始化电压线VIL1和第二初始化电压线VIL2可以在第一方向DR1上延伸，并且可以在每一行中彼此间隔开。数据线DL和电源电压线PL可以在第二方向DR2上延伸，并且可以在每一列中彼此间隔开。
图2示出了在第一晶体管T1至第七晶体管T7中的第三晶体管T3和第四晶体管T4各自被实现为n沟道金属氧化物半导体场效应晶体管(MOSFET)(NMOS)并且在第一晶体管T1至第七晶体管T7中的其它晶体管各自被实现为p沟道MOSFET(PMOS)。
第一晶体管T1可以通过第五晶体管T5连接到电源电压线PL，并且可以通过第六晶体管T6电连接到有机发光二极管OLED的阳极。第一晶体管T1用作驱动晶体管，并且可以配置为根据用作开关晶体管的第二晶体管T2的开关操作来接收数据信号DATA并且向有机发光二极管OLED供应驱动电流IOLED。
第一晶体管T1的栅电极可以连接到第一电容器Cst的第一电极CE1，第一晶体管T1的源电极可以经由第五晶体管T5连接到电源电压线PL，并且第一晶体管T1的漏电极可以经由第六晶体管T6电连接到有机发光二极管OLED的阳极。
第二晶体管T2可以连接到第一扫描线SL1和数据线DL，并且通过第五晶体管T5连接到电源电压线PL。第二晶体管T2可以根据通过第一扫描线SL1接收的第一扫描信号Sn而导通，以执行将被传输到数据线DL的数据信号DATA传输到节点N1的开关操作。例如，第二晶体管T2的栅电极可以连接到第一扫描线SL1，第二晶体管T2的源电极可以连接到数据线DL，并且第二晶体管T2的漏电极可以连接到节点N1和第一晶体管T1的源电极。
用作补偿晶体管的第三晶体管T3可以连接到第四扫描线SL4，并且可以通过第六晶体管T6连接到有机发光二极管OLED。第三晶体管T3可以根据通过第四扫描线SL4接收的第四扫描信号Sn'而导通，以连接第一晶体管T1的栅电极和漏电极，以便以二极管方式连接第一晶体管T1。
用作初始化晶体管的第四晶体管T4可以连接到作为先前扫描线的第三扫描线SL3和第一初始化电压线VIL1，并且可以根据作为通过第三扫描线SL3接收的先前扫描信号的第三扫描信号Sn-1而导通，以将第一初始化电压Vint1从第一初始化电压线VIL1传输到第一晶体管T1的栅电极，以便使第一晶体管T1的栅电极的电压初始化。例如，第四晶体管T4的漏电极可以连接到第一晶体管T1的栅电极和第三晶体管T3的漏电极。第三晶体管T3和第四晶体管T4可以各自配置为具有双栅结构，以切断漏电流。
用作操作控制晶体管的第五晶体管T5和用作发光控制晶体管的第六晶体管T6可以连接到发射控制线EL，并且可以根据通过发射控制线EL接收的发射控制信号En而同时导通，以形成电流通路，使得驱动电流IOLED从电源电压线PL流向有机发光二极管OLED。
第七晶体管T7可以连接到作为下一扫描线的第二扫描线SL2和第二初始化电压线VIL2，并且可以根据通过第二扫描线SL2接收的作为下一扫描信号的第二扫描信号Sn+1而导通，以将第二初始化电压Vint2从第二初始化电压线VIL2传输到有机发光二极管OLED，以便使有机发光二极管OLED初始化。第七晶体管T7可以被不同地配置。例如，在本公开的示例性实施例中，第七晶体管T7的漏电极可以连接到第一初始化电压线VIL1(不是第二初始化电压线VIL2)和第四晶体管T4的源电极。在本公开的示例性实施例中，第七晶体管T7的栅电极可以连接到第三扫描线SL3而不是第二扫描线SL2，并且第七晶体管T7的漏电极可以连接到第一初始化电压线VIL1(不是第二初始化电压线VIL2)和第四晶体管T4的源电极。在本公开的示例性实施例中，可以省略第七晶体管T7。
第一电容器Cst可以包括第一电极CE1和第二电极CE2。第一电极CE1可以连接到第一晶体管T1的栅电极，并且第二电极CE2可以连接到电源电压线PL。第一电容器Cst可以配置为存储并保持与电源电压线PL的电压和第一晶体管T1的栅电极的电压之间的差对应的电压，以便保持施加到第一晶体管T1的栅电极的电压。
第二电容器Cbt可以包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到第一扫描线SL1和第二晶体管T2的栅电极。第四电极CE4可以连接到第一晶体管T1的栅电极和第一电容器Cst的第一电极CE1。第二电容器Cbt是升压电容器。当第一扫描线SL1的第一扫描信号Sn是用于使第二晶体管T2截止的电压时，第二电容器Cbt可以增加节点N2的电压，以便减小显示黑色的电压(黑电压)。虽然在上述本公开的示例性实施例中示出了七个晶体管和两个电容器的结构，但是本公开不限于此，并且晶体管的数量和电容器的数量可以被不同地改变。
有机发光二极管OLED可以包括像素电极和相对电极，并且相对电极可以配置为接收第二电源电压ELVSS。像素电极可以是有机发光二极管OLED的阳极，并且相对电极可以是有机发光二极管OLED的阴极。有机发光二极管OLED可以配置为从第一晶体管T1接收驱动电流IOLED，并且发射光以显示图像。
根据本公开的示例性实施例的每个像素PX的具体操作如下。
在第一初始化时段期间，当通过第三扫描线SL3供应第三扫描信号Sn-1时，第四晶体管T4可以响应于第三扫描信号Sn-1而导通，并且第一晶体管T1可以被从第一初始化电压线VIL1通过第四晶体管T4供应到第一晶体管T1的第一初始化电压Vint1初始化。
在数据程序化时段期间，当分别通过第一扫描线SL1和第四扫描线SL4供应第一扫描信号Sn和第四扫描信号Sn'时，第二晶体管T2和第三晶体管T3可以响应于第一扫描信号Sn和第四扫描信号Sn'而导通。在这种情况下，由于第一晶体管T1已经在第一初始化时段期间被初始化，因此第一晶体管T1可以被导通的第三晶体管T3以二极管方式连接并且被正向偏置。在从数据线DL通过第二晶体管T2、第一晶体管T1和第三晶体管T3供应的数据信号DATA中的被补偿了第一晶体管T1的阈值电压(Vth)的电压可以被施加到第一晶体管T1的栅电极。第一电源电压ELVDD和补偿电压可以施加到第一电容器Cst的两个端子，并且与第一电容器Cst的两个端子之间的电压差对应的电荷可以被存储在第一电容器Cst中。
在发射时段期间，第五晶体管T5和第六晶体管T6可以被从发射控制线EL供应的发射控制信号En导通。通过这样操作，从电源电压线PL供应的第一电源电压ELVDD可以朝向有机发光二极管OLED通过第五晶体管T5、第一晶体管T1和第六晶体管T6。根据第一晶体管T1的栅电极的电压与第一电源电压ELVDD之间的电压差产生驱动电流IOLED，并且驱动电流IOLED可以通过第六晶体管T6供应到有机发光二极管OLED。
在第二初始化时段期间，当通过第二扫描线SL2供应第二扫描信号Sn+1时，第七晶体管T7可以响应于第二扫描信号Sn+1而导通，并且有机发光二极管OLED可以被从第二初始化电压线VIL2通过第七晶体管T7供应到有机发光二极管OLED的第二初始化电压Vint2初始化。
在本示例性实施例中，第一晶体管T1至第七晶体管T7中的至少一个晶体管可以包括包含氧化物半导体的半导体层，并且第一晶体管T1至第七晶体管T7中的其它晶体管可以包括包含硅(Si)的半导体层。具体地，直接影响显示装置的亮度的第一晶体管T1可以配置为包括包含具有高可靠性的多晶硅(p-Si)的半导体层，从而实现高分辨率的显示装置。
因为氧化物半导体具有高载流子迁移率和低漏电流，所以即使当驱动时间长时，电压降也不大。即，因为即使在低频驱动期间由于电压降导致的图像的颜色变化不大，所以低频驱动是可能的。这样，氧化物半导体具有小的漏电流。因此，当连接到第一晶体管T1的栅电极的第三晶体管T3和第四晶体管T4中的至少一个晶体管包括氧化物半导体时，可以防止可能流入第一晶体管T1的栅电极中的漏电流，并且可以减小功耗。在本公开的示例性实施例中，用于第三晶体管T3和第四晶体管T4中的每个晶体管的半导体层可以包括氧化物半导体。
图3是示意性地示出根据本公开的示例性实施例的布置在显示装置的一对像素电路中的多个薄膜晶体管和电容器的位置的布局图。图4是沿着图3的线I-I'截取的显示装置的示意性截面图，并且图5是沿着图3的线II-II'截取的显示装置的示意性截面图。图6A至图6G是针对每一层的图3的元件的示意性布局图。图7和图8是仅示出图3的局部配置的布局图。例如，图7是包括三个层的布局图的组合的示意性布局图，所述三个层包括图6E的示意性布局图、图6D的示意性布局图和图6C的示意性布局图的一部分。图8是包括三个层的布局图的组合的示意性布局图，所述三个层包括图6G的示意性布局图的一部分、图6F的示意性布局图的一部分和图6D的示意性布局图。
图3示出了布置在相邻列的同一行中的一对像素(PX)的像素电路。在图3中，布置在左像素区域CA1中的像素的像素电路和布置在右像素区域CA2中的像素的像素电路具有双侧对称结构。
参照图3，根据本公开的示例性实施例的显示装置的像素电路可以连接到在第一方向DR1上延伸的第一扫描线133(SL1)、第二扫描线133'(SL2)、第三扫描线SL3、第四扫描线SL4、发射控制线135(EL)和初始化电压线，并且可以连接到在与第一方向DR1相交的第二方向DR2上延伸的数据线181(DL)和电源电压线172(PL1)和183(PL2)。初始化电压线可以包括第一初始化电压线147(VIL1)和第二初始化电压线174(VIL2)。
像素电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容器Cst和第二电容器Cbt。
在本公开的示例性实施例中，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以各自包括包含硅半导体的薄膜晶体管。第三晶体管T3和第四晶体管T4可以各自包括包含氧化物半导体的薄膜晶体管。
第二扫描线133'可以是下一行中的第一扫描线SL1。即，图3中所示的第一扫描线133可以是先前行的第二扫描线SL2。在图3中示出了连接到先前行的像素且布置在当前行的像素区域中的第七晶体管T7以及连接到当前行的像素且布置在下一行的像素区域中的第七晶体管T7。在下文中，为了便于示出和描述，将布置在当前行的像素区域中的第七晶体管T7作为示例描述。
第一晶体管T1的半导体层、第二晶体管T2的半导体层、第五晶体管T5的半导体层、第六晶体管T6的半导体层和第七晶体管T7的半导体层可以布置在同一层上，并且可以包括相同的材料。例如，半导体层可以包括多晶硅(p-Si)。第一晶体管T1的半导体层、第二晶体管T2的半导体层、第五晶体管T5的半导体层、第六晶体管T6的半导体层和第七晶体管T7的半导体层可以彼此连接，并且可以以各种形状弯曲。第一晶体管T1的半导体层、第二晶体管T2的半导体层、第五晶体管T5的半导体层、第六晶体管T6的半导体层和第七晶体管T7的半导体层可以一体地形成，并且因此可以各自是一体形成的层的一部分。一体形成的、布置在同一层上的且以各种形状弯曲的第一晶体管T1的半导体层、第二晶体管T2的半导体层、第五晶体管T5的半导体层、第六晶体管T6的半导体层和第七晶体管T7的半导体层也在稍后描述的图6A中示出。
第一晶体管T1的半导体层、第二晶体管T2的半导体层、第五晶体管T5的半导体层、第六晶体管T6的半导体层和第七晶体管T7的半导体层可以各自包括沟道区和位于沟道区的两侧的源区和漏区。例如，源区和漏区可以各自掺杂有杂质，并且杂质可以包括N型杂质或P型杂质。源区和漏区可以分别对应于源电极和漏电极。源区和漏区可以根据晶体管的特性而彼此改变。在下文中，使用术语“源区”和“漏区”以替代源电极和漏电极。
第一晶体管T1可以包括第一半导体层和第一栅电极G1。第一半导体层可以包括第一沟道区A1和位于第一沟道区A1的两侧的第一源区S1和第一漏区D1。因为第一半导体层具有弯曲的形状，所以第一沟道区A1可以比其它沟道区A2至A7长。例如，第一半导体层可以多次弯曲，诸如
Figure BDA0002898380950000131
“S”、“M”或“W”，从而在狭窄的空间中形成长的沟道长度。在本公开的示例性实施例中，第一沟道区A1可以弯曲，并且可以具有曲折形状或之字形状。因为第一沟道区A1形成得长，所以可以加宽施加到第一栅电极G1的栅极电压的驱动范围。而且，通过形成弯曲的第一沟道区A1，第一沟道区A1可以在狭窄的空间中延伸。因此，可以更精确地控制从有机发光二极管OLED发射的光的色阶，从而增强显示质量。在本公开的示例性实施例中，第一半导体层可以具有直线形状，而不是弯曲形状。第一栅电极G1是单独的图案，并且可以提供为与第一沟道区A1重叠，第一栅极绝缘层(图4的112)设置在第一栅电极G1与第一沟道区A1之间。这样，第一半导体层可以包括硅半导体，并且第一栅电极G1可以经由第一栅极绝缘层112与第一半导体层绝缘。
第一电容器Cst可以布置为与第一晶体管T1重叠，并且可以包括第一电极CE1和第二电极CE2。第一栅电极G1不仅可以用作第一晶体管T1的控制电极，还可以用作第一电容器Cst的第一电极CE1。即，第一栅电极G1和第一电极CE1可以一体地形成。第一电容器Cst的第二电极CE2可以提供为与第一电极CE1重叠，第二栅极绝缘层(图4的113)设置在第一电容器Cst的第二电极CE2和第一电极CE1之间。第二电极CE2的面积可以大于第一栅电极G1的面积，并且第二电极CE2可以覆盖所有的或局部的第一栅电极G1。在这种情况下，第二栅极绝缘层113可以用作第一电容器Cst的介电层。第二栅极绝缘层113可以包括介电材料，并且可以由充入第一电容器Cst中的电荷以及第一电极CE1和第二电极CE2之间的电压来确定存储电容。
节点连接线171可以电连接到第一电容器Cst的第一电极CE1和第三晶体管T3的第三半导体层AO3。节点连接线171还可以电连接到第二电容器Cbt的第四电极CE4和第四晶体管T4的第四半导体层AO4。第二电极CE2可以电连接到第一电源电压线172，并且第一电源电压线172可以电连接到第二电源电压线183。第一电源电压线172和第二电源电压线183可以在第二方向DR2上延伸。第二电极CE2可以在第一方向DR1上延伸，并且可以用于在第一方向DR1上传输第一电源电压ELVDD。因此，在显示区域DA中的多个第一电源电压线172和第二电源电压线183以及多个第二电极CE2可以形成网格结构。
第二晶体管T2可以包括第二半导体层和第二栅电极G2。第二半导体层可以包括第二沟道区A2以及位于第二沟道区A2的两侧的第二源区S2和第二漏区D2。第二源区S2可以电连接到数据线181，并且第二漏区D2可以连接到第一源区S1。第二栅电极G2可以被提供为第一扫描线133的部分。
第五晶体管T5可以包括第五半导体层AS5和第五栅电极G5。第五半导体层AS5可以包括第五沟道区A5以及位于第五沟道区A5两侧的第五源区S5和第五漏区D5。第五源区S5可以电连接到第一电源电压线172，并且第五漏区D5可以连接到第一源区S1。第五栅电极G5可以被提供为发射控制线135的部分。
第六晶体管T6可以包括第六半导体层AS6和第六栅电极G6。第六半导体层AS6可以包括第六沟道区A6以及位于第六沟道区A6的两侧的第六源区S6和第六漏区D6。第六源区S6可以连接到第一漏区D1，并且第六漏区D6可以电连接到有机发光二极管OLED的像素电极(图5的310)。第六栅电极G6可以被提供为发射控制线135的部分。
第七晶体管T7可以包括第七半导体层和第七栅电极G7。第七半导体层可以包括第七沟道区A7以及位于第七沟道区A7的两侧的第七源区S7和第七漏区D7。第七源区S7可以电连接到第二初始化电压线174，并且第七漏区D7可以连接到第六漏区D6。第七栅电极G7可以被提供为第二扫描线133'的部分。
在各自包括硅半导体的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7上可以布置第一层间绝缘层(图4的114)，并且在第一层间绝缘层114上可以布置各自包括氧化物半导体的第三晶体管T3和第四晶体管T4。
第三晶体管T3的第三半导体层AO3和第四晶体管T4的第四半导体层AO4可以布置在同一层上，并且可以包括相同的材料。例如，第三半导体层AO3和第四半导体层AO4可以包括氧化物半导体。
半导体层可以各自包括沟道区以及位于沟道区的两侧的源区和漏区。例如，源区和漏区可以是其中通过等离子体处理提高载流子浓度的区域。源区和漏区可以分别对应于源电极和漏电极。在下文中，使用术语“源区”和“漏区”以替代源电极和漏电极。
第三晶体管T3可以包括包含氧化物半导体的第三半导体层AO3以及第三栅电极G3。第三半导体层AO3可以包括第三沟道区A3以及位于第三沟道区A3的两侧的第三源区S3和第三漏区D3。第三源区S3可以通过节点连接线171桥接到第一栅电极G1。此外，第三源区S3可以连接到布置在同一层上的第四漏区D4。第三漏区D3可以电连接到第一晶体管T1的第一半导体层AS1和第六晶体管T6的第六半导体层AS6。例如，连接电极173的一个端部可以连接到第三晶体管T3的第三漏区D3，并且连接电极173的另一端部可以连接到第六晶体管T6的第六源区S6。第三栅电极G3可以被提供为第四扫描线SL4的部分。
第四晶体管T4可以包括包含氧化物半导体的第四半导体层AO4以及第四栅电极G4。第四半导体层AO4可以包括第四沟道区A4以及位于第四沟道区A4的两侧的第四源区S4和第四漏区D4。第四源区S4可以通过连接电极177(见图4)电连接到第一初始化电压线147，并且第四漏区D4可以通过节点连接线171桥接到第一栅电极G1。第四栅电极G4可以被提供为第三扫描线SL3的部分。
第三栅极绝缘层(图4和图5的115)可以布置为对应于第三半导体层AO3和第三栅电极G3之间的沟道区以及第四半导体层AO4和第四栅电极G4之间的沟道区。这样，第三半导体层AO3和第四半导体层AO4可以各自包括氧化物半导体，并且第三栅电极G3和第四栅电极G4可以经由第三栅极绝缘层115分别与第三半导体层AO3和第四半导体层AO4绝缘。
第二电容器Cbt的第三电极CE3可以被提供为第一扫描线133的部分，并且可以连接到第二栅电极G2。例如，第三电极CE3可以布置在与第一栅电极G1的层相同的层上(见图6B)。第二电容器Cbt的第四电极CE4可以布置为与第三电极CE3重叠，并且可以包括氧化物半导体。第四电极CE4可以被提供在与第三晶体管T3的第三半导体层AO3和第四晶体管T4的第四半导体层AO4的层相同的层上，并且可以是第三半导体层AO3和第四半导体层AO4之间的区域(参照图4、图5和图6D)。可替代地，第四电极CE4可以通过从第四半导体层AO4延伸来提供。可替代地，第四电极CE4可以通过从第三半导体层AO3延伸来提供。
在各自包括氧化物半导体的第三晶体管T3和第四晶体管T4上可以布置第二层间绝缘层(图4和图5的116)，并且在第二层间绝缘层116上可以布置第一电源电压线172和节点连接线171。
在第一电源电压线172上可以布置第一平坦化层(图4和图5的118)，并且数据线181和第二电源电压线183可以在第二方向DR2上延伸并且被布置在第一平坦化层118上。
在本公开的示例性实施例中，第一扫描线133、第二扫描线133'和发射控制线135可以布置在与第一栅电极G1的层相同的层上，并且可以包括相同的材料。
在本公开的示例性实施例中，一些线可以包括布置在两个不同的层上的两个导电层。例如，第三扫描线SL3可以包括布置在不同的层上的下部扫描线143和上部扫描线163。下部扫描线143可以布置在与第一电容器Cst的第二电极CE2的层相同的层上，并且可以包括与第一电容器Cst的第二电极CE2的材料相同的材料。上部扫描线163可以布置在第三栅极绝缘层(图5的115)上。下部扫描线143可以布置为与上部扫描线163至少部分地重叠。下部扫描线143和上部扫描线163对应于第三晶体管T3的第三栅电极G3的部分。因此，第三晶体管T3可以具有双栅结构，该双栅结构包括分别位于第三半导体层AO3的上方和下方的控制电极。
第四扫描线SL4可以包括布置在不同的层上的下部扫描线145和上部扫描线165。下部扫描线145可以布置在与第一电容器Cst的第二电极CE2的层相同的层上，并且可以包括与第一电容器Cst的第二电极CE2的材料相同的材料。上部扫描线165可以布置在第三栅极绝缘层(图4的115)上。下部扫描线145可以布置为与上部扫描线165至少部分地重叠。下部扫描线145和上部扫描线165对应于第四晶体管T4的第四栅电极G4的部分。因此，第四晶体管T4可以具有双栅结构，该双栅结构包括分别位于半导体层的上方和下方的控制电极。双栅结构由于其两个栅极的电耦合的独特性质而可以减小漏电流。
初始化电压线VIL可以包括布置在不同的层上的第一初始化电压线147和第二初始化电压线174。第一初始化电压线147可以布置在与第一电容器Cst的第二电极CE2的层相同的层上，并且可以包括与第一电容器Cst的第二电极CE2的材料相同的材料。第二初始化电压线174可以布置在与第一电源电压线172的层相同的层上，并且可以包括与第一电源电压线172的材料相同的材料。
在下文中，将根据参照图4和图5的堆叠顺序详细地描述根据本公开的示例性实施例的显示装置的结构。
图4和图5示出了与第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第一电容器Cst、第二电容器Cbt和有机发光二极管OLED对应的各部分的截面，并且可以省略一些构件。
基板100可以包括例如玻璃材料、陶瓷材料、金属材料或者柔性的或可弯曲的材料。当基板100包括柔性的或可弯曲的材料时，基板100可以包括聚合物树脂，诸如，以聚醚砜(PES)、聚丙烯酸酯(PA)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(TAC)或醋酸丙酸纤维素(CAP)为例。
基板100可以具有包括上述材料的单层或多层结构。在多层结构的情况下，除了包括聚合物树脂的层之外，基板100还可以包括无机层。例如，基板100可以包括在第三方向DR3上顺序地堆叠的第一基层101、第一阻挡层103、第二基层105和第二阻挡层107。第一基层101和第二基层105可以各自包括聚合物树脂。例如，第一基层101和第二基层105可以各自包括透明聚合物树脂。第一阻挡层103和第二阻挡层107各自是用于防止外部异物渗透的阻挡层。例如，第一阻挡层103和第二阻挡层107可以各自是包括无机材料的单层或多层，所述无机材料诸如以氮化硅(SiNx)、氧化硅(SiOx)和/或氮氧化硅(SiON)为例。
在基板100上可以布置缓冲层111。缓冲层111可以用于提高基板100的上表面的平滑度，并且可以包括诸如氧化硅(SiOx)的氧化物层和/或诸如以氮化硅(SiNx)或氮氧化硅(SiON)为例的氮化物层。
在基板100和缓冲层111之间还可以包括阻挡层。阻挡层可以用于防止杂质从基板100等渗透到半导体层中，或者可以用于使杂质从基板100等渗透到半导体层中最小化。缓冲层111可以包括诸如氧化物或氮化物的无机材料和/或有机材料，并且可以具有包括无机材料和有机材料的单层结构或多层结构。
如图6A中所示，第一晶体管T1的半导体层AS、第二晶体管T2的半导体层AS、第五晶体管T5的半导体层AS、第六晶体管T6的半导体层AS和第七晶体管T7的半导体层AS可以布置在缓冲层111上。
半导体层AS可以包括：作为第一晶体管T1的第一半导体层AS1的第一沟道区A1、第一源区S1和第一漏区D1；作为第二晶体管T2的第二半导体层AS2的第二沟道区A2、第二源区S2和第二漏区D2；作为第五晶体管T5的第五半导体层AS5的第五沟道区A5、第五源区S5和第五漏区D5；作为第六晶体管T6的第六半导体层AS6的第六沟道区A6、第六源区S6和第六漏区D6；以及作为第七晶体管T7的第七半导体层的第七沟道区A7、第七源区S7和第七漏区D7。即，第一晶体管T1至第二晶体管T2和第五晶体管T5至第七晶体管T7的每个沟道区、每个源区和每个漏区可以是半导体层AS的部分区域。例如，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7的半导体层可以一体地形成，可以布置在同一层上并且可以以各种形状弯曲。在图6A中，第七晶体管T7的半导体层可以是从先前行延伸的半导体层的部分区域。
第一栅极绝缘层112可以布置在半导体层AS上。第一栅极绝缘层112可以包括包含氧化物或氮化物的无机材料。例如，第一栅极绝缘层112可以包括从例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化镧(La2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中选择的至少一种。
如图6B中所示，第一晶体管T1的栅电极G1、第二晶体管T2的栅电极G2、第五晶体管T5的栅电极G5、第六晶体管T6的栅电极G6和第七晶体管T7的栅电极G7可以布置在第一栅极绝缘层112上。此外，第一扫描线133和发射控制线135可以在第一方向DR1上在第一栅极绝缘层112上延伸。第一扫描线133的部分可以是第二电容器Cbt的第三电极CE3。
第一晶体管T1的栅电极G1可以被提供为岛型。第二晶体管T2的栅电极G2可以是第一扫描线133的与半导体层AS相交的部件，例如，可以是第一扫描线133的与第二沟道区A2重叠的部分。第七晶体管T7的栅电极G7可以是第一扫描线133的与半导体层AS相交的部分，或者可以是作为下一行中的第一扫描线的第二扫描线(图3的133')的部分。图6B示出了这样的示例，在该示例中，布置在先前行中的像素的第七晶体管T7的栅电极G7是第一扫描线133的与半导体层AS相交的部分，例如，是第一扫描线133的与第七沟道区A7重叠的部分。第五晶体管T5的栅电极G5和第六晶体管T6的栅电极G6可以是发射控制线135的与半导体层AS相交的部分，例如，可以是发射控制线135的分别与第五沟道区A5重叠的部分以及与第六沟道区A6重叠的部分。
第一晶体管T1的栅电极G1不仅可以用作第一晶体管T1的控制电极，还可以用作第一电容器Cst的第一电极CE1。
第一晶体管T1的栅电极、第二晶体管T2的栅电极、第五晶体管T5的栅电极、第六晶体管T6的栅电极和第七晶体管T7的栅电极可以包括例如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)或铜(Cu)，并且可以是包含一种或多种材料的单层或多层。
第二栅极绝缘层113可以布置在栅电极上。第二栅极绝缘层113可以包括包含氧化物或氮化物的无机材料。例如，第二栅极绝缘层113可以包括从例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化镧(La2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中选择的至少一种。
如在图6C中所示，第二电极CE2可以布置在第二栅极绝缘层113上以与第一电极CE1重叠。第二电极CE2的面积可以大于第一电极CE1的面积。第二电极CE2可以包括开口SOP。开口SOP可以通过移除第二电极CE2的部分来限定，并且可以具有闭合形状。
第二栅极绝缘层113可以用作第一电容器Cst的介电层。相邻像素的第二电极CE2可以通过桥141彼此连接。桥141可以是从第二电极CE2在第一方向DR1上突出的部分，并且可以与第二电极CE2一体地形成。
第一电容器Cst的第二电极CE2可以是单层或多层，所述单层或多层包括从例如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种。
第一初始化电压线147、第三扫描线SL3的下部扫描线143和第四扫描线SL4的下部扫描线145可以包括与第一电容器Cst的第二电极CE2的材料相同的材料，可以在第一方向DR1上延伸，并且可以布置在第二栅极绝缘层113上。第三扫描线SL3的下部扫描线143中的与半导体层AO重叠(例如，与第四沟道区A4重叠)的部分可以是第四晶体管T4的下部栅电极G4a。第四扫描线SL4的下部扫描线145中的与半导体层AO重叠(例如，与第三沟道区A3重叠)的部分可以是第三晶体管T3的下部栅电极G3a。例如，第一电容器Cst可以包括布置在与第一栅电极G1的层相同的层上的第一电极CE1(参照图6B，第一栅电极G1用作第一电极CE1)以及布置在第一电极CE1上方的第二电极CE2，其中，第二电极CE2布置在与第三晶体管T3的下部栅电极G3a的层和第四晶体管T4的下部栅电极G4a的层相同的层上(参照图6C)。
第一层间绝缘层114可以布置在第一电容器Cst的第二电极CE2上，并且可以包括包含氧化物或氮化物的无机材料。例如，第一层间绝缘层114可以包括从例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化镧(La2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中选择的至少一种。
如图6D中所示，包含氧化物半导体的半导体层AO可以布置在第一层间绝缘层114上，并且可以包括基于氧化锌(Zn)的材料，例如，氧化锌、氧化铟锌和氧化镓铟锌等。在本公开的示例性实施例中，半导体层AO可以包括In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体，其中，诸如铟(In)、镓(Ga)或锡(Sn)的金属被包含在氧化锌(ZnO)中。
第三晶体管T3的半导体层和第四晶体管T4的半导体层可以各自包括沟道区以及位于沟道区的两侧的源区和漏区。第三晶体管T3的源区和漏区和第四晶体管T4的源区和漏区可以通过调节氧化物半导体的载流子浓度形成，以便使源区和漏区导电。例如，第三晶体管T3的源区和漏区和第四晶体管T4的源区和漏区可以经由通过利用氢(H)基气体、氟(F)基气体或它们的组合对氧化物半导体执行等离子体处理来增加载流子浓度而形成。
半导体层AO可以包括作为第三晶体管T3的第三半导体层AO3的沟道区A3、源区S3和漏区D3以及作为第四晶体管T4的第四半导体层AO4的沟道区A4、源区S4和漏区D4。即，第三晶体管T3和第四晶体管T4的每个沟道区、每个源区和每个漏区可以是半导体层AO的部分区域。例如，第三晶体管T3和第四晶体管T4的半导体层AO(即，第三半导体层AO3和第四半导体层AO4)可以一体地形成，可以布置在同一层上，并且可以以各种形状弯曲。第四晶体管T4的源区S4可以与第一初始化电压线147重叠，并且可以通过连接电极177电连接到第一初始化电压线147(见图4)。
半导体层AO还可以包括第二电容器Cbt的第四电极CE4。第二电容器Cbt的第四电极CE4可以布置在第三晶体管T3的第三半导体层AO3和第四晶体管T4的第四半导体层AO4之间。第四电极CE4可以被提供为从第三晶体管T3的第三半导体层AO3或第四晶体管T4的第四半导体层AO4延伸。例如，第四电极CE4可以是半导体层AO的一部分区域。即，第四电极CE4可以包括氧化物半导体，并且可以布置在第一层间绝缘层114上。第二栅极绝缘层113和第一层间绝缘层114可以布置在第二电容器Cbt的第三电极CE3和第四电极CE4之间，并且第二栅极绝缘层113和第一层间绝缘层114可以用作第二电容器Cbt的介电层。
如图6E中所示，第三扫描线SL3的上部扫描线163和第四扫描线SL4的上部扫描线165可以在第一方向DR1上延伸，并且可以布置在半导体层AO上。即，第三扫描线SL3和第四扫描线SL4可以各自包括布置在不同的层上的两个导电层。
第三扫描线SL3的上部扫描线163可以布置为与下部扫描线143至少部分地重叠。第四扫描线SL4的上部扫描线165可以布置为与下部扫描线145至少部分地重叠。在半导体层AO和第三扫描线SL3的上部扫描线163之间以及在半导体层AO和第四扫描线SL4的上部扫描线165之间可以布置第三栅极绝缘层115。第三栅极绝缘层115可以通过以与第三扫描线SL3的上部扫描线163和第四扫描线SL4的上部扫描线165对应的形状进行图案化而形成。
第三扫描线SL3的上部扫描线163中的与第四半导体层AO4重叠(例如，与第四沟道区A4重叠)的部分可以是第四晶体管T4的上部栅电极G4b。第四扫描线SL4的上部扫描线165中的与第三半导体层AO3重叠(例如，与第三沟道区A3重叠)的部分可以是第三晶体管T3的上部栅电极G3b。即，第三晶体管T3和第四晶体管T4可以具有其中在半导体层的上方和下方提供控制电极的双栅结构。双栅结构由于其两个栅极的电耦合的独特性质而可以减小漏电流。
第三栅极绝缘层115可以包括包含氧化物或氮化物的无机材料。例如，第三栅极绝缘层115可以包括从例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化镧(La2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中选择的至少一种。第三晶体管T3的上部栅电极G3b和第四晶体管T4的上部栅电极G4b可以布置在第三栅极绝缘层115上，并且可以是包括从例如钼(Mo)、铜(Cu)和钛(Ti)中选择的至少一种的单层或多层。
图7是包括图6E的示意性布局图、图6D的示意性布局图和图6C的示意性布局图的一部分的三个层的布局图的组合的示意性布局图。如图7中所示，第三扫描线SL3的下部扫描线143可以包括突出部143p。突出部143p可以布置为在第四晶体管T4的第四半导体层(图4的AO4)下方覆盖第四半导体层AO4的沟道区A4，并且可以用于阻挡可能从基板100的底部施加的光。
第四扫描线SL4的下部扫描线145可以具有突出部145p。突出部145p可以布置为在第三晶体管T3的第三半导体层(图5的AO3)下方覆盖第三半导体层AO3的沟道区A3，并且可以用于阻挡可能从基板100的底部施加的光。
第二层间绝缘层116可以在覆盖第三晶体管T3和第四晶体管T4的同时被布置，并且可以布置在第三晶体管T3的上部栅电极G3b和第四晶体管T4的上部栅电极G4b上。如图6F中所示，第一电源电压线172、第二初始化电压线174、节点连接线171以及连接电极173、175、177和179可以布置在第二层间绝缘层116上。
第二层间绝缘层116可以包括包含氧化物或氮化物的无机材料。例如第二层间绝缘层116可以包括从例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化镧(La2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO)中选择的至少一种。
第一电源电压线172、第二初始化电压线174、节点连接线171以及连接电极173、175、177和179可以各自包括具有高导电率的材料，诸如金属或导电氧化物。例如，第一电源电压线172、第二初始化电压线174、节点连接线171以及连接电极173、175、177和179可以各自是单层或多层，所述单层或多层包括从例如铝(Al)、铜(Cu)和钛(Ti)中选择的至少一种。在本公开的示例性实施例中，第一电源电压线172、第二初始化电压线174、节点连接线171以及连接电极173、175、177和179可以各自包括其中钛、铝和钛(Ti/Al/Ti)顺序地布置的三层。
第一电源电压线172可以通过形成在第一层间绝缘层114和第二层间绝缘层116中的接触孔41连接到第一电容器Cst的第二电极CE2(见图4)。第一电源电压线172可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116中的接触孔42连接到第五晶体管T5的第五源区S5(见图5)。
第二初始化电压线174可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116中的接触孔43连接到第七晶体管T7的第七漏区D7。
节点连接线171的一个端部可以通过接触孔31连接到第一栅电极G1(见图4)。接触孔31可以贯穿第二层间绝缘层116、第一层间绝缘层114和第二栅极绝缘层113，并且可以暴露第一栅电极G1。节点连接线171的部分可以被插入接触孔31中，以便电连接到第一栅电极G1。
接触孔31可以与第二电极CE2的开口SOP的边缘间隔开，并且插入接触孔31中的节点连接线171可以与第二电极CE2电绝缘。
节点连接线171的另一端部可以通过接触孔32电连接到氧化物半导体层AO，例如，可以通过接触孔32电连接到第二电容器Cbt的第四电极CE4、第四半导体层AO4或第三半导体层AO3。例如，还作为第一电容器Cst的第一电极CE1的第一栅电极G1可以通过节点连接线171电连接到第二电容器Cbt的第四电极CE4、第四晶体管T4的第四漏区D4和第三晶体管T3的第三源区S3。接触孔32可以贯穿第二层间绝缘层116，以便暴露氧化物半导体层。
第二电容器Cbt的第四电极CE4可以连接到节点连接线171，以便电连接到第一栅电极G1。因此，当供应到第一扫描线133(SL1)的第一扫描信号Sn被关闭时，第二电容器Cbt可以提高节点(图2的N2)的电压，以便清楚地呈现黑色色阶。
连接电极173的一个端部可以通过接触孔33连接到第一晶体管T1的第一漏区D1和第六晶体管T6的第六源区S6(见图5)。接触孔33可以贯穿第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116，以便暴露硅半导体层。连接电极173的另一端部可以通过接触孔34连接到第三晶体管T3的第三漏区D3。例如，硅半导体层AS中的第一晶体管T1的第一漏区D1和第六晶体管T6的第六源区S6可以通过连接电极173电连接到氧化物半导体层AO中的第三晶体管T3的第三漏区D3。接触孔34可以贯穿第二层间绝缘层116，以便暴露氧化物半导体层。
连接电极175可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116中的接触孔35连接到第二晶体管T2的第二源区S2。
连接电极177的部分可以通过形成在第二层间绝缘层116中的接触孔36连接到第四晶体管T4的第四源区S4(见图4)。连接电极177的另一部件可以通过形成在第一层间绝缘层114和第二层间绝缘层116中的接触孔37连接到第一初始化电压线147。
连接电极179可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116中的接触孔38连接到第六晶体管T6的第六漏区D6(见图5)。
在第一电源电压线172、第二初始化电压线174、节点连接线171以及连接电极173、175、177和179上可以布置第一平坦化层118。
如图6G中所示，在第一平坦化层118上可以布置数据线181、第二电源电压线183和连接电极185。
数据线181可以通过形成在第一平坦化层118中的接触孔61连接到连接电极175，以便被连接到第二晶体管T2的第二源区S2。图8是包括三个层的布局图的组合的示意性布局图，所述三个层包括图6G的示意性布局图的一部分、图6F的示意性布局图的一部分和图6D的示意性布局图。如图8中所示，数据线181可以布置为与第一电源电压线172部分地重叠。如图4中所示，当在截面图中观察时，第一电源电压线172可以布置在第一晶体管T1的第一栅电极G1和数据线181之间。当在平面图中观察时，第一电源电压线172的一部分P1(见图4)可以布置在数据线181和节点连接线171之间。因此，第一电源电压线172可以减少数据线181与第一栅电极G1之间以及节点连接线171与数据线181之间的耦合。
第二电源电压线183可以通过形成在第一平坦化层118中的接触孔62连接到第一电源电压线172(见图5)。如图3、图4和图8中所示，第二电源电压线183可以覆盖第三晶体管T3的第三半导体层AO3和第四晶体管T4的第四半导体层AO4。例如，第二电源电压线183可以与第三晶体管T3的第三半导体层AO3和第四晶体管T4的第四半导体层AO4重叠。因此，第二电源电压线183可以用于阻挡可能从基板100上方施加的光。此外，第二电源电压线183的部分可以与节点连接线171重叠。当在平面图中观察时，第二电源电压线183的另一部分可以布置在数据线181和节点连接线171之间。因此，第二电源电压线183可以减少节点连接线171与数据线181之间的耦合。
连接电极185可以通过形成在第一平坦化层118中的接触孔63连接到连接电极179，以便被连接到第六晶体管T6的漏区D6(见图5)。连接电极185可以通过形成在位于第一平坦化层118上方的第二平坦化层119中的接触孔64连接到像素电极310，并且可以配置为将通过第六晶体管T6施加的信号传输到像素电极310。
第一平坦化层118和第二平坦化层119可以各自包括诸如以丙烯酸树脂、苯并环丁烯(BCB)、聚酰亚胺(PI)或六甲基二硅醚(HMDSO)为例的有机材料。可替代地，第一平坦化层118和第二平坦化层119可以各自包括无机绝缘材料。例如，无机绝缘材料可以包括例如氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiON)。第一平坦化层118和第二平坦化层119可以用作覆盖第一晶体管T1至第七晶体管T7的保护层，并且可以被提供为使得第一平坦化层118的上部和第二平坦化层119的上部被平坦化。第一平坦化层118和第二平坦化层119可以各自是单层或多层。
在第二平坦化层119上可以布置像素限定层120。因为像素限定层120包括与每个像素对应的开口，即，暴露像素电极310的至少中心部分的开口，所以像素限定层120可以用于限定像素，并且可以覆盖像素电极310的边缘。此外，像素限定层120可以增大像素电极310的边缘和位于像素电极310上方的相对电极330之间的距离，因此防止在像素电极310的边缘处发生电弧。例如，像素限定层120可以包括诸如以聚酰亚胺(PI)或六甲基二硅醚(HMDSO)为例的有机材料。
有机发光二极管OLED的中间层320可以包括各自发射具有预定颜色的光的低分子量材料或高分子量材料。当中间层320包括低分子量材料时，中间层320可以具有单层结构或多层结构，所述单层结构或多层结构包括空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)。在本公开的示例性实施例中，EML可以包括发射红光、绿光或蓝光的材料中的至少一种材料，并且可以包括荧光材料或磷光材料。中间层320可以包括各种有机材料，例如，酞菁蓝(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基联苯胺(NPB)和三-8-羟基喹啉铝(Alq3)。这些层可以通过真空沉积形成。
当中间层320包括高分子量材料时，中间层320可以具有包括HTL和EML的结构。例如，除了EML之外，中间层320还可以包括HTL、HIL、EIL和ETL中的至少一个。在这种情况下，HTL可以包括聚(3,4-乙烯基二氧噻吩)(PEDOT)，并且EML可以包括聚对苯乙炔(PPV)基聚合物或聚芴基聚合物。中间层320可以通过丝网印刷、喷墨印刷或激光诱导热成像(LITI)形成。
中间层320不限于此。中间层320可以具有各种结构。中间层320可以包括遍及多个像素电极310的一体层，或者可以包括被图案化以对应于像素电极310的层。
相对电极330可以相对于多个有机发光二极管OLED一体地形成，并且可以对应于像素电极310。相对电极330可以包括透明电极或反射电极，并且可以包括例如银(Ag)、铝(Al)、镁(Mg)、锂(Li)、钙(Ca)、铜(Cu)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、镁-银(MgAg)和钙-银(CaAg)中的至少一种。
有机发光二极管OLED可能易于被外部湿气或氧损坏。因此，薄膜封装层或密封基板可以布置在有机发光二极管OLED上以覆盖有机发光二极管OLED，以便保护有机发光二极管OLED。薄膜封装层可以覆盖显示区域DA，并且可以延伸到显示区域DA的外部。薄膜封装层可以包括包含无机材料的至少一个无机封装层和包含有机材料的至少一个有机封装层。在本公开的示例性实施例中，薄膜封装层可以具有其中堆叠有第一无机封装层、有机封装层和第二无机封装层的结构。在本公开的示例性实施例中，可以沉积第二无机封装层以直接接触位于显示装置的边缘区域中的第一无机封装层，第二无机封装层可以密封有机封装层，使得有机封装层不暴露于外部。因此，可以防止或减少外部湿气或氧通过有机封装层渗入显示区域DA中。密封基板可以布置为面对基板100，并且可以通过诸如密封剂或玻璃料的密封构件接合到外围区域PA中的基板100。
在像素限定层120上还可以包括用于防止掩模划痕的间隔件，并且在薄膜封装层上可以提供各种功能层，诸如用于减少外部光反射的偏光层、黑矩阵、滤色层和/或包括触摸电极的触摸屏层。
图9是根据本公开的示例性实施例的显示装置的示意图。图10A至图10C是沿着线III-III'截取的图9的显示装置的示意性截面图。图11是示意性地示出在被弯曲之后的图9的显示装置的部分的透视图。图12是沿着图11的线IV-IV'截取的图11的显示装置的示意性截面图。
参照图9，基板100可以包括其中显示图像的显示区域DA以及布置在显示区域DA周围的外围区域PA。此外，基板100可以包括第一区域AA1、第二区域AA2和定位在第一区域AA1和第二区域AA2之间的弯曲区域BA。驱动器500可以布置在第二区域AA2和/或外围区域PA中。
第一区域AA1可以包括显示区域DA和作为围绕显示区域DA的非显示区域的外围区域PA。第二区域AA2还可以包括外围区域PA。
基板100可以具有在第一方向DR1上延伸的弯曲区域BA。弯曲区域BA可以被包括在外围区域PA中，并且可以在与第一方向DR1相交的第二方向DR2上定位在第一区域AA1和第二区域AA2之间。如图11中所示，基板100可以关于在第一方向DR1上延伸的弯曲轴BAX弯曲。无机绝缘层(图10A的IL)的沟槽TR可以沿着弯曲区域BA的第一方向DR1被提供在外围区域PA中。在基板100上还可以包括从显示区域DA延伸且横穿弯曲区域BA的扇出线FL。
基板100可以包括第一基层101、第一阻挡层103、第二基层105和第二阻挡层107。第一基层101和第二基层105可以各自包括聚合物树脂。第一阻挡层103和第二阻挡层107可以各自是包含无机材料的单层或多层。
各自包括无机材料的缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116可以共同地称为无机绝缘层IL。图10A、图10B和图10C示出了位于包括弯曲区域BA的外围区域PA中的无机绝缘层IL包括在第三方向DR3上顺序地堆叠的缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116。然而，本公开不限于此。例如，在本公开的示例性实施例中，无机绝缘层IL可以包括从缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116中选择的至少一个。
无机绝缘层IL可以包括与弯曲区域BA对应的沟槽TR。贯穿从无机绝缘层IL的缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116中选择的至少一个层的沟槽TR可以形成在弯曲区域BA中。
在本公开的示例性实施例中，如图10A中所示，沟槽TR可以贯穿第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116。在沟槽TR中，可以包括与弯曲区域BA对应的第一栅极绝缘层112的开口112a、第二栅极绝缘层113的开口113a、第一层间绝缘层114的开口114a和第二层间绝缘层116的开口116a。图10A示出了第一栅极绝缘层112的开口112a的内表面、第二栅极绝缘层113的开口113a的内表面、第一层间绝缘层114的开口114a的内表面和第二层间绝缘层116的开口116a的内表面彼此重合。然而，本公开不限于此。例如，在本公开的示例性实施例中，开口112a、113a、114a和116a的内表面可以彼此不重合，并且开口112a、113a、114a和116a的尺寸可以彼此不同。沟槽TR可以填充有第一平坦化层118。扇出线FL、第二平坦化层119、像素限定层120和弯曲保护层600可以顺序地形成在沟槽TR上方的第一平坦化层118上。
在本公开的示例性实施例中，如图10B中所示，沟槽TR可以包括缓冲层111的开口111a、第一栅极绝缘层112的开口112a、第二栅极绝缘层113的开口113a、第一层间绝缘层114的开口114a以及第二层间绝缘层116的开口116a。
在本公开的示例性实施例中，如图10C中所示，沟槽TR还可以包括位于第二阻挡层107中的与弯曲区域BA对应的开口107a。第二阻挡层107的开口107a可以对应于无机绝缘层IL的开口111a、112a、113a、114a和116a。
沟槽TR对应于弯曲区域BA可以表示沟槽TR与弯曲区域BA重叠。在这种情况下，沟槽TR的面积可以大于弯曲区域BA的面积。图10A至图10C示出了沟槽TR的宽度OW大于弯曲区域BA的在第一方向DR1上的宽度。沟槽TR的面积可以被定义为当从上方观察沟槽TR时的具有最小面积的底表面的面积。
如图11中所示，根据本公开的示例性实施例的显示装置可以具有这样的形状，在该形状中，作为显示装置的部分的基板100的部分被弯曲，并且因此，显示装置的部分如同基板100那样被弯曲。
参照图11和图12，根据本示例性实施例的显示装置可以包括：基板100，具有第一区域AA1、第二区域AA2以及位于第一区域AA1和第二区域AA2之间的弯曲区域BA；显示构件200、感测构件300和偏光构件400，布置在基板100的第一区域AA1中；以及驱动器500，布置在基板100的第二区域AA2中。窗口可以附接到偏光构件400的上部。窗口不仅可以延伸到显示区域DA，还可以延伸到包括弯曲区域BA的外围区域PA。因此，窗口可以保护弯曲区域BA免受外部冲击的影响。
被配置为显示图像的显示构件200可以布置在第一区域AA1的显示区域DA中。显示构件200可以包括多个像素PX，并且像素PX可以各自包括显示元件和像素电路，所述像素电路包括被配置为控制显示元件的发光的薄膜晶体管。因此，显示元件和薄膜晶体管布置在显示区域DA中。显示元件可以包括例如有机发光二极管OLED。在本公开的示例性实施例中，控制有机发光二极管OLED的发光的像素电路可以包括包含硅半导体的至少一个薄膜晶体管和包含氧化物半导体的至少一个薄膜晶体管，从而提供具有低功耗的高分辨率显示装置。显示构件200可以是包括封装构件的显示面板。封装构件可以覆盖位于显示区域DA中的显示元件和薄膜晶体管，并且可以延伸到显示区域DA的外部。在本公开的示例性实施例中，封装构件可以包括封装基板和将基板100接合到封装基板的密封剂。在本公开的示例性实施例中，封装构件可以是封装层。封装层可以包括至少一个无机封装层和至少一个有机封装层。封装层可以通过从外部阻挡和密封有机发光二极管OLED来补充易受氧和湿气影响的显示元件的特性。
感测构件300可以被提供在显示构件200上。感测构件300可以检测外部触摸信息，并且可以通过使用检测到的外部触摸信息作为输入信号来获得关于输入点的坐标信息。感测构件300可以包括感测电极(或触摸电极)和连接到感测电极的迹线。感测构件300可以利用互电容法和/或自电容法感测外部输入。例如，感测构件300可以通过两个感测电极之间的电容的变化获得关于外部输入的信息。
感测构件300可以直接形成和嵌入在显示构件200上，或者可以被提供为单独的构件且安装在显示构件200上。例如，感测构件300可以在形成显示构件200的工艺之后连续地形成。在这种情况下，感测构件300可以被理解为显示构件200的部件。在感测构件300和显示构件200之间可以不布置粘合层。感测构件300可以通过粘合层接合到显示构件200。图11示出了感测构件300布置在显示构件200和偏光构件400之间，但是本公开不限于此。例如，在本公开的示例性实施例中，感测构件300可以布置在偏光构件400上。
偏光构件400可以布置在感测构件300上。在偏光构件400和感测构件300之间可以布置粘合层。类似地，粘合层还可以布置在感测构件300和显示构件200之间。粘合层可以是透明粘合层。例如，粘合层可以是光学透明粘合剂(OCA)。然而，本公开不限于此。例如，可以应用光学透明树脂(OCR)。此外，在本公开的示例性实施例中，粘合层可以包括压敏粘合剂(PSA)。PSA可以包括聚合物固化产品。PSA可以以包括粘合剂的膜的形式形成，并且可以响应于从外部提供的压力执行粘合功能。PSA可以包括基于丙烯酸树脂或基于橡胶的粘合剂或者其中诸如氧化锆(ZrO2)的微粒被包含在粘合剂中的粘合剂。
偏光构件400可以包括防反射层。防反射层可以通过接合到偏光构件400的上部的窗口来减小从外部朝向显示构件200入射的光(外部光)的反射率。防反射层可以包括相位延迟器和偏光器。相位延迟器可以是膜型延迟器或液晶涂覆型延迟器，并且可以包括λ/2延迟器和/或λ/4延迟器。在本公开的示例性实施例中，偏光构件400可以包括两层延迟器，第一层延迟器具有λ/2延迟值，并且第二层延迟器定位在第一层延迟器下方且具有λ/4延迟值。偏光器还可以是膜型偏光器或液晶涂覆型偏光器。膜型偏光器可以包括拉伸的合成树脂膜，并且液晶涂覆型偏光器可以包括布置在特定阵列中的液晶。膜型偏光器可以是单轴拉伸膜或双轴拉伸膜。延迟器和偏光器可以各自还包括保护膜。例如，偏光器可以介于两个保护膜之间。延迟器的保护膜和偏光器的保护膜可以定义为防反射层的基层。
在本公开的示例性实施例中，防反射层可以包括黑矩阵和滤色器。可以考虑从显示构件200的像素发射的光的颜色来布置滤色器。因此，可以通过使用相应的滤色器对由每个像素发射的光进行滤色以实现期望的颜色。滤色器可以各自包括红色颜料或染料、绿色颜料或染料或者蓝色颜料或染料。可替代地，除了颜料或染料之外，滤色器可以各自还包括量子点。可替代地，一些滤色器可以不包括颜料或染料，并且可以包括诸如氧化钛(TiO2)粒子的散射粒子。
在本公开的示例性实施例中，防反射层可以包括相消干涉结构。相消干涉结构可以包括布置在不同的层上的第一反射层和第二反射层。分别从第一反射层和第二反射层反射的第一反射光和第二反射光可以彼此相消地干涉，从而减小外部光的反射率。
偏光构件400可以包括透镜层。透镜层可以增强从显示构件200发射的光的光输出效率，或者可以减小色差。透镜层可以包括具有凹透镜形状或凸透镜形状的层，以及/或者可以包括具有不同折射率的多个层。在本公开的示例性实施例中，透镜层的透镜的阵列可以覆盖像素的阵列，其中，至少一个透镜可以覆盖至少一个像素。偏光构件400可以包括防反射层和透镜层中的任一者或两者。
在本公开的示例性实施例中，偏光构件400可以在形成显示构件200和/或感测构件300的工艺之后被连续地形成。在这种情况下，在偏光构件400与显示构件200和/或感测构件300之间可以不布置粘合层。
显示构件200、感测构件300和偏光构件400可以各自包括位于显示区域DA中的开口。在本公开的示例性实施例中，显示构件200、感测构件300和偏光构件400可以各自包括开口，并且这些开口可以彼此重叠。在本公开的示例性实施例中，一个或多个显示构件200、感测构件300和偏光构件400可以不包括开口。所述开口可以是贯穿没有孔的元件或透射区域的孔。在本公开的示例性实施例中，显示构件200的开口、感测构件300的开口和偏光构件400的开口可以是各自包括孔的透射区域。在本公开的示例性实施例中，显示构件200的开口、感测构件300的开口和偏光构件400的开口可以是各自不包括孔的透射区域。用于向显示装置添加各种功能的组件可以定位在开口中。组件可以定位在开口内，或者可以布置在显示构件200下面。例如，组件可以设置为与开口重叠，并且因此，该组件可以易于通过开口与外部连通。
组件可以包括电子元件。例如，组件可以是使用光或声音的电子元件。例如，电子元件可以是配置为输出和/或接收光的传感器(例如，红外传感器)、配置为接收光和拍摄图像的照相机、配置为输出和感测光或声音以测量距离或识别指纹的传感器、配置为输出光的小型灯和配置为输出声音的扬声器等。当组件是使用光的电子元件时，组件可以使用各种波段的光，诸如可见光、红外光和紫外光。在本公开的示例性实施例中，开口可以被理解为透射区域，从组件输出到外部或从外部朝向电子元件行进的光和/或声音可以穿过该透射区域透射。例如，组件可以包括照相机、扬声器、灯、光检测传感器和热检测传感器中的至少一个。组件可以检测通过开口接收的外部对象，或者可以将诸如语音的声音信号通过开口提供到外部。
在本公开的示例性实施例中，当将显示装置用作智能手表或机动车的仪表盘时，组件可以是诸如指示特定信息(例如，车辆速度等)的钟针或指针的构件。当显示装置包括用于车辆的钟针或仪表盘时，组件可以通过窗口暴露于外部，并且窗口可以包括开口。
组件可以包括与如上描述的显示装置的功能相关的组件，或者可以包括诸如提高显示装置的美感的配件的组件。
驱动器500可以布置在第二区域AA2中。驱动器500可以连接到基板100的焊盘区域，以向扫描线和数据线供应扫描信号和数据信号。显示构件200的像素电路可以接收通过驱动器500供应的扫描信号和数据信号。驱动器500可以是例如驱动IC芯片，或者可以被安装在基板100的焊盘区域上。在这种情况下，焊盘区域可以直接电连接到驱动IC芯片。
在本公开的示例性实施例中，柔性印刷电路板(FPCB)800可以被安装在基板100的焊盘区域上，并且驱动IC芯片可以被安装在FPCB800上。作为FPCB800，可以应用薄膜覆晶(COF)或柔性印刷电路(FPC)。FPCB800可以弯曲，并且可以电连接到显示构件200。在FPCB800上可以安装驱动IC芯片，该驱动IC芯片供应用于使显示构件200的多个像素PX发射光的信号。
在基板100的外围区域PA上可以布置弯曲保护层600。弯曲保护层600可以定位为从显示构件200的端部经过弯曲区域BA到达驱动器500的端部附近。然而，本公开不限于此。例如，可以使用能够覆盖弯曲区域BA的各种变形结构。
弯曲保护层600可以调节中性面(NP)的位置，该位置是在弯曲期间应变基本为零的位置，使得施加到基板100的应变不是拉伸应变而是压缩应力。例如，经由通过应用位于弯曲区域BA处的弯曲保护层600使NP布置在位于弯曲区域BA中的布线附近，能够使施加到位于弯曲区域BA中的布线的张应力最小化。因此，弯曲保护层600覆盖基板100的弯曲区域BA，从而使位于基板100的弯曲区域BA处的布线的损坏最小化。
弯曲保护层600可以包括丙烯酸基树脂或硅基树脂，并且还可以包括树脂中的微粒。所述微粒可以包括基于聚合物的纳米颗粒或者诸如包含二氧化硅的橡胶、环氧树脂或环氧混合物的微粒。此外，弯曲保护层600还可以包括包含聚对苯二甲酸乙二醇酯(PET)的各种膜。
在图12中，同等地形成显示构件200的端部、感测构件300的端部和偏光构件400的端部，但是本公开不限于此。如上所述，显示构件200可以包括有机发光二极管OLED、薄膜晶体管以及覆盖有机发光二极管OLED和薄膜晶体管的封装层。具体地，封装层的端部可以布置在比感测构件300和偏光构件400的范围更宽的范围内。在本公开的示例性实施例中，偏光构件400可以布置为与弯曲保护层600接触，或者可以布置为与弯曲保护层600相邻。偏光构件400可以延伸直到弯曲区域BA，以用作弯曲保护层。
基板100可以具有一个表面以及定位在该一个表面的相对侧的另一表面，并且显示构件200可以定位在基板100的所述一个表面上。保护膜700可以定位在基板100的与其上定位有显示构件200的一个表面相对的另一表面上。
保护膜700可以附接到基板100的另一表面，并且可以用于保护显示装置。保护膜700可以通过粘合层附接到基板100的另一表面。保护膜700可以包括彼此间隔开的第一保护膜701和第二保护膜703。第一保护膜701可以附接到与基板100的第一区域AA1对应的位置。第二保护膜703可以附接到与基板100的第二区域AA2对应的位置。即，保护膜700可以不附接到与弯曲区域BA对应的位置。因此，可以使在基板100弯曲期间施加到基板100和保护膜700的应力最小化，以防止在弯曲期间对弯曲区域BA中的基板100的损坏。在本示例性实施例中，保护膜700具有不附接到基板100的弯曲区域BA的结构，但是本公开不限于此。例如，保护膜700可以定位在基板100的另一表面(即，前表面)上，并且保护膜700可以附接到与基板100的第一区域AA1、第二区域AA2和弯曲区域BA对应的位置。可替代地，在保护膜700中，在与基板100的弯曲区域BA对应的位置处可以形成凹槽。
根据本公开的示例性实施例，驱动显示元件的驱动电路配置为包括包含硅半导体的第一薄膜晶体管和包含氧化物半导体的第二薄膜晶体管，从而提供具有低功耗的高分辨率显示装置。
第一薄膜晶体管(即，驱动薄膜晶体管)的栅电极和数据线与连接到第一薄膜晶体管的节点连接线和数据线经由在垂直方向上的多层绝缘层彼此间隔开，并且当在平面图中观察时，在第一薄膜晶体管的栅电极和数据线与连接到第一薄膜晶体管的节点连接线和数据线之间提供其它电压层，从而使由于耦合电容导致的影响最小化。
由于提供了升压电容器，因此可以清楚地实现黑色色阶。
根据本公开的示例性实施例，驱动显示元件的驱动电路(即，像素电路)包括包含硅半导体的第一薄膜晶体管和包含氧化物半导体的第二薄膜晶体管，从而提供具有低功耗的高分辨率显示装置。
应当理解，本文中描述的示例性实施例应当仅以描述性的含义来考虑，而不是出于限制的目的。对每个示例性实施例内的特征或方面的描述通常应当被认为可适用于其它示例性实施例中的其它类似特征或方面。尽管已经参照附图描述了特定示例性实施例，但是本领域普通技术人员将理解，在不脱离如由所附权利要求限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示装置，其中，所述显示装置包括：
基板，所述基板包括其中布置有显示元件的显示区域；
第一薄膜晶体管，所述第一薄膜晶体管布置在所述显示区域中，并且包括包含硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；
第一层间绝缘层，所述第一层间绝缘层覆盖所述第一栅电极；
第二薄膜晶体管，所述第二薄膜晶体管布置在所述第一层间绝缘层上，并且包括包含氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极；
第二层间绝缘层，所述第二层间绝缘层覆盖所述第二栅电极；
第一电源电压线，所述第一电源电压线布置在所述第二层间绝缘层上；
第一平坦化层，所述第一平坦化层覆盖所述第一电源电压线；以及
数据线，所述数据线布置在所述第一平坦化层上，并且与所述第一电源电压线至少部分地重叠。
2.根据权利要求1所述的显示装置，其中，所述显示装置还包括：节点连接线，所述节点连接线布置在所述第二层间绝缘层上，
其中，所述节点连接线具有电连接到所述第一栅电极的一个端部和电连接到所述第二半导体层的另一端部。
3.根据权利要求2所述的显示装置，其中，所述显示装置还包括：第二电源电压线，所述第二电源电压线布置在所述第一平坦化层上，并且电连接到所述第一电源电压线。
4.根据权利要求3所述的显示装置，其中，所述第二电源电压线与所述第二半导体层重叠。
5.根据权利要求3所述的显示装置，其中，当在平面图中观察时，所述第二电源电压线的一部分布置在所述数据线和所述节点连接线之间。
6.根据权利要求1所述的显示装置，其中，所述第二薄膜晶体管还包括：第三栅电极，所述第三栅电极布置在所述第二半导体层下方，并且
所述第三栅电极与所述第二半导体层重叠。
7.根据权利要求6所述的显示装置，其中，所述显示装置还包括：第一电容器，所述第一电容器包括布置在与所述第一栅电极的层相同的层上的下部电极和布置在所述下部电极上方的上部电极，
其中，所述上部电极布置在与所述第三栅电极的层相同的层上。
8.根据权利要求7所述的显示装置，其中，所述第一电容器的所述上部电极电连接到所述第一电源电压线。
9.根据权利要求1所述的显示装置，其中，所述显示装置还包括：第二电容器，所述第二电容器包括布置在与所述第一栅电极的层相同的层上的下部电极和布置在与所述第二半导体层的层相同的层上的上部电极。
10.根据权利要求9所述的显示装置，其中，所述第二电容器的所述上部电极包括氧化物半导体。
11.根据权利要求9所述的显示装置，其中，所述第二电容器的所述上部电极从所述第二半导体层延伸。
12.根据权利要求1所述的显示装置，其中，所述显示装置还包括：第二平坦化层，所述第二平坦化层覆盖所述数据线，
其中，所述显示元件是布置在所述第二平坦化层上的有机发光二极管。
13.一种显示装置，其中，所述显示装置包括：
基板，所述基板包括其中布置有显示元件的显示区域；
第一薄膜晶体管，所述第一薄膜晶体管布置在所述显示区域中，并且包括包含硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；
第二薄膜晶体管，所述第二薄膜晶体管布置在所述显示区域中，并且包括包含氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极；
第一电源电压线，所述第一电源电压线布置在所述显示区域中，并且在第一方向上延伸；
第二电源电压线，所述第二电源电压线在所述第一方向上延伸，并且电连接到所述第一电源电压线；以及
数据线，所述数据线与所述第二电源电压线间隔开，在所述第一方向上延伸，并且与所述第一电源电压线至少部分地重叠。
14.根据权利要求13所述的显示装置，其中，所述第一电源电压线布置在所述数据线和所述第一栅电极之间。
15.根据权利要求13所述的显示装置，其中，所述第二电源电压线与所述第二半导体层重叠。
16.根据权利要求13所述的显示装置，其中，所述显示装置还包括：节点连接线，所述节点连接线具有电连接到所述第一栅电极的一个端部和电连接到所述第二半导体层的另一端部。
17.根据权利要求16所述的显示装置，其中，当在平面图中观察时，所述第二电源电压线的一部分布置在所述数据线和所述节点连接线之间。
18.根据权利要求13所述的显示装置，其中，所述第二薄膜晶体管还包括：第三栅电极，所述第三栅电极布置在所述第二半导体层下方，并且
所述第三栅电极与所述第二半导体层重叠。
19.根据权利要求13所述的显示装置，其中，所述显示装置还包括：电容器，所述电容器包括布置在与所述第一栅电极的层相同的层上的下部电极和布置在与所述第二半导体层的层相同的层上的上部电极。
20.根据权利要求19所述的显示装置，其中，所述电容器的所述上部电极从所述第二半导体层延伸。
CN202110048614.7A 2020-02-07 2021-01-14 显示装置 Pending CN113257861A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0015203 2020-02-07
KR1020200015203A KR20210101378A (ko) 2020-02-07 2020-02-07 표시장치

Publications (1)

Publication Number Publication Date
CN113257861A true CN113257861A (zh) 2021-08-13

Family

ID=73554248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110048614.7A Pending CN113257861A (zh) 2020-02-07 2021-01-14 显示装置

Country Status (4)

Country Link
US (2) US11387312B2 (zh)
EP (1) EP3863052B1 (zh)
KR (1) KR20210101378A (zh)
CN (1) CN113257861A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000317A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示面板及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292171B2 (ja) * 2019-10-10 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20210101378A (ko) 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시장치
KR20210142055A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치
KR20210149960A (ko) 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
EP4113497A4 (en) * 2021-02-10 2023-08-16 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE, AND ASSOCIATED DISPLAY PANEL AND DISPLAY APPARATUS

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102184723B1 (ko) 2014-02-10 2020-12-01 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102617379B1 (ko) 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR102661651B1 (ko) 2017-02-06 2024-04-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치 및 화소
KR102465376B1 (ko) 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102372054B1 (ko) 2017-09-05 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 화소
KR102637791B1 (ko) 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
KR102538000B1 (ko) 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
KR20210101378A (ko) 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000317A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20210249498A1 (en) 2021-08-12
US20220367598A1 (en) 2022-11-17
EP3863052B1 (en) 2024-05-08
US11910675B2 (en) 2024-02-20
US11387312B2 (en) 2022-07-12
EP3863052A1 (en) 2021-08-11
KR20210101378A (ko) 2021-08-19

Similar Documents

Publication Publication Date Title
US11832502B2 (en) Display device including dummy pixels in a non-display area
EP3863052B1 (en) Display device
US11251235B2 (en) Display panel
US20150090969A1 (en) Display device
CN111384135A (zh) 显示装置
US11502157B2 (en) Display panel
US11765952B2 (en) Display device having first and second display areas
US11328665B2 (en) Pixel and display device including the same
CN112909047A (zh) 显示装置
US20230189576A1 (en) Display panel
KR20210007084A (ko) 표시 패널
US20220310736A1 (en) Display apparatus
CN114551531A (zh) 显示装置
CN114914274A (zh) 显示面板和包括该显示面板的显示装置
CN112447809A (zh) 显示装置
US11793043B2 (en) Display apparatus having a metal pattern layer disposed between a substrate and a pixel
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20230114014A1 (en) Display device
CN117642000A (zh) 显示装置
CN115955864A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination