CN113225084A - 自适应基准电压的Delta-Sigma ADC结构 - Google Patents

自适应基准电压的Delta-Sigma ADC结构 Download PDF

Info

Publication number
CN113225084A
CN113225084A CN202110416932.4A CN202110416932A CN113225084A CN 113225084 A CN113225084 A CN 113225084A CN 202110416932 A CN202110416932 A CN 202110416932A CN 113225084 A CN113225084 A CN 113225084A
Authority
CN
China
Prior art keywords
delta
output
modulator
adaptive reference
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110416932.4A
Other languages
English (en)
Other versions
CN113225084B (zh
Inventor
姚天照
李致铭
张鸿
王晓飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202110416932.4A priority Critical patent/CN113225084B/zh
Publication of CN113225084A publication Critical patent/CN113225084A/zh
Application granted granted Critical
Publication of CN113225084B publication Critical patent/CN113225084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了自适应基准电压的Delta‑Sigma ADC结构，Delta‑Sigma调制器配置成对初始输入信号完成积分量化及调制器量化码输出；输出合并模块连接所述Delta‑Sigma调制器以合并处理所述调制器量化码和粗分类量化器的量化码并作为最终输出的信号；降采样滤波模块连接所述输出合并模块以对所述信号进行降采样处理生成降采样结果；粗分类量化器连接所述降采样滤波模块以对所述降采样结果进行电平比较，并反馈粗分类量化码给输出合并模块以及自适应基准DAC模块；自适应基准DAC模块根据所述粗分类量化码控制所述Delta‑Sigma调制器内部的反馈基准电压。

Description

自适应基准电压的Delta-Sigma ADC结构
技术领域
本发明涉及集成电路技术领域，尤其涉及一种自适应基准电压的 Delta-SigmaADC结构。
背景技术
模拟数字转换器(ADC)用于将模拟信号转换为数字信号，在各种类型的ADC中，Delta-Sigma ADC利用过采样与噪声整形的技术，可将大部分信号带内的量化噪声转 移到带外并通过数字滤波器滤除，具有低噪声和低失真的效果，以及元件匹配要求低、 数字后端兼容性好的优点，已经成为高精度低带宽模数转换器的首选架构，近年更是 向高带宽领域迅速发展。随着无线耳机和智能语音及视频的快速发展，对图像、语音、 同步数据流媒体等多媒体技术提出了更高精度的要求，Delta-Sigma ADC作为高分辨 率模数转换器则被大量使用。基础设施测量仪器的需求也日益增长，高分辨率低频模 数转换器也得到广泛应用。在巨大的市场规模和不断扩大的应用领域趋势下，发展低 功耗高精度的Delta-SigmaADC是具有重要意义的。
经典Delta-Sigma ADC结构如图1所示。为了轻松实现16比特及以上 的精度，实际产品中Delta-Sigma ADC一般采用高阶结构，但由于高阶调 制器中的积分器、量化器容易产生过载，如何能实现较为理想的噪声整形 效果并工作在稳定情况是一个需要折衷的难题。目前提高稳定度的方法有： 第一是用稳定的低阶(一阶、二阶)调制器级联而成高阶调制器(MASH) 结构。第二是采用多位量化器，多电平反馈结构。第三是限制输入并使用 前馈和反馈网络等方法保证环路稳定。同时，基于两步量化思路的Zoom ADC 架构因为结合了SAR ADC与Delta-Sigma ADC各自的优点，实现了相对而 言的低功耗兼高精度的结果，同时保证了很高的输入动态范围，是学术界 多年的热点之一，其结构如图2所示。
Zoom ADC结合了SAR ADC速度快与Delta-Sigma ADC精度高的优点， 其工作方式首先用SAR ADC进行粗量化，然后利用Delta-Sigma ADC对SAR ADC的量化误差进行精量化，同时将SAR ADC粗转换得到的电压区间作为 Delta-Sigma ADC的参考电压。经典的ZoomADC结构与两步式ADC的方法 其实基本一致，Zoom ADC中求SAR ADC的量化误差这一步的精确度决定了 后级ADC的输出是否有效，以第一级ADC的量化误差作为后级ADC的输入 信号确实减轻了后级ADC的输入范围压力，但同时也引入了对信号求差与 放大的非线性问题。
在背景技术部分中公开的上述信息仅仅用于增强对本发明背景的理解， 因此可能包含不构成本领域普通技术人员公知的现有技术的信息。
发明内容
本发明的目的是提供一种自适应基准电压的Delta-Sigma ADC结构， 能够自适应输入信号大小，旨在提升Delta-Sigma ADC在不同输入信号幅 值下的输出信噪比。
为了实现上述目的，本发明提供如下技术方案：
本发明的一种自适应基准电压的Delta-Sigma ADC结构包括，
Delta-Sigma调制器，其配置成对初始输入信号完成积分量化及调制器 量化码输出；
输出合并模块，其连接所述Delta-Sigma调制器以合并处理所述调制 器量化码和粗分类量化器的粗分类量化码并作为最终输出的信号；
降采样滤波模块，其连接所述输出合并模块以对所述信号进行降采样处 理生成降采样结果；
粗分类量化器，其连接所述降采样滤波模块以对所述降采样结果进行电 平比较，并反馈粗分类量化码给输出合并模块以及自适应基准DAC模块；
自适应基准DAC模块，其根据所述粗分类量化码控制所述Delta-Sigma 调制器内部的反馈基准电压。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，自适应基准 DAC模块基于所述粗分类量化器完成输入范围检测，根据所述粗分类量化码控 制所述反馈基准电压的档位；根据比较器输出的调制器码，控制所述反馈基准 电压的正负。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，Delta-Sigma 调制器包括第一加法器、第一积分器、第二加法器、第二积分器、比较器以及 增益单元a1、增益单元a2、增益单元b1、增益单元b2和增益单元f，所述第 一加法器接收初始输入信号与增益单元b1反馈信号，得到输入信号与反馈DAC 转换的模拟域电压之差，并输出至第一积分器；第一积分器完成积分并与增益 单元a2相乘；第二加法器接收增益单元a2输出、增益单元f初始输入前馈以 及增益单元b2负反馈；第二积分器接收第二加法器的输出并进行积分，输出给比较器；比较器对第二积分器的输出结果进行过零比较输出调制器码。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，自适应基准 DAC模块接收所述调制器码与粗分类量化码，控制反馈电压的大小。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，所述 Delta-Sigma调制器得到的信号传递函数STF与噪声传递函数NTF为：
Figure BDA0003024568010000031
Figure BDA0003024568010000032
其中，a1是输入信号增益，a2是第一积分器输出信号增益，b1是第一负反馈信号增益，b2是第二负反馈信 号增益，f是输入信号前馈增益，z-1为采样延迟。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，初始状态下， 所述自适应基准DAC模块反馈的电压值设置为固定反馈基准电压，同时粗分类 量化器的反馈输出是固定值。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，所述粗分类 量化器对所述降采样结果进行量化以粗分类电压范围。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，调制器码与 粗分类量化码通过数字逻辑电路后，自适应基准DAC模块控制反馈DAC的开关 选择不同的基准电压在积分器的积分相进行负反馈。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，所述 Delta-Sigma调制器包括接收初始输入信号的加法器、连接所述加法器的积分 器以及连接积分器的比较器。
所述的一种自适应基准电压的Delta-Sigma ADC结构中，自适应基准 DAC模块连接所述加法器、比较器、输出合并模块以及粗分类量化器，所述自 适应基准DAC模块接收来自所述比较器的调制器码与来自所述粗分类量化器 的粗分类量化码，以输出所述加法器以控制反馈电压的大小。
在上述技术方案中，本发明提供的一种自适应基准电压的Delta-Sigma ADC结构，具有以下有益效果与传统的Delta-Sigma调制器结构相比，本 发明能够实现检测输入信号的范围，控制环路DAC反馈基准电压的大小， 降低量化噪声提高信噪比，与Zoom ADC相比，不需要对输入信号在模拟域 做差求余量，免去了求差过程引入的非线性等问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对 实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附 图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还 可以根据这些附图获得其他的附图。
图1是传统的Delta-Sigma调制器结构框图；
图2是传统的Zoom ADC结构框图；
图3是本发明的自适应基准电压Delta-Sigma调制器结构框图；
图4是本发明的自适应基准电压DAC工作示意图；
图5是本发明自适应基准电压二阶Delta-Sigma调制器框图；
图6是本发明中输出码合并后降采样处理的输出波形；
图7是固定基准电压情形下调制器输出的频谱图；
图8是在自适应基准电压情形下调制器输出的频谱图。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合 本发明实施方式中的附图1至图8，对本发明实施方式中的技术方案进行 清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式， 而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明 保护的范围。
因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在 限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基 于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提 下所获得的所有其他实施方式，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一 旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步 定义和解释。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横 向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、 “左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位 或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所 指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不 能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示 或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有 “第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特 征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明 确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、 “连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可 以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接 相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领 域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具 体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上” 或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特 征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在 第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方 和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二 特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜 下方，或仅仅表示第一特征水平高度小于第二特征。
为了使本领域的技术人员更好地理解本发明的技术方案，下面将结合 附图对本发明作进一步的详细介绍。
在一个实施例中，如图3所示，自适应基准电压的Delta-Sigma ADC 结构包括，
Delta-Sigma调制器，其配置成对初始输入信号完成积分量化及调制 器量化码输出；
输出合并模块，其连接所述Delta-Sigma调制器以合并处理所述调制 器量化码和粗分类量化器的粗分类量化码并作为最终输出的信号；
降采样滤波模块，其连接所述输出合并模块以对所述信号进行降采样 处理生成降采样结果；
粗分类量化器，其连接所述降采样滤波模块以对所述降采样结果进行 电平比较，并反馈粗分类量化码给输出合并模块以及自适应基准DAC模块；
自适应基准DAC模块，其根据所述粗分类量化码控制所述Delta-Sigma 调制器内部的反馈基准电压。
图3降采样模块及粗分类量化器中，基于高过采样的输出数据之间具 有极强的时间相关性这一特点，可以保证Delta-Sigma调制器的输出信号 与原始模拟信号之间的延迟非常低，在调制器阶数允许下最多为四个时钟 周期，在这个延迟时间里采样点的数值变化非常小；其次，高倍数的数字 降采样如256倍降采样电路内部的滤波器需要很多个时钟周期来完成，其 内部梳状滤波器的总延迟为R*D*N/2个时钟周期(R是抽取倍数，D是单节 梳妆器的延迟，N是串联阶数)，一般最少需要几百个时钟周期。在这段 时间内模拟输入信号的变化已经不能忽略。本发明采用了低倍降采样处理， 如输入信号的过采样率为256倍的情况下可对合并输出码采取16倍降采样， 这样可以保证延时在几十个时钟周期内，同时降采样信号与原输入信号依 旧具有很强的的相关性。即使滤波后的信号含有未被完全过滤掉的高频噪 声，这些高频信号引起的数值波动对于图3所示中粗分类量化器设置的量 化台阶而言是微小的，即不会影响粗分类量化器判断输入信号电压所在大 致范围。
基于上述两点，利用降采样模块与粗分类量化器模块，针对调制器输 出结果的数字处理不会影响对初始输入信号范围的判断，相比传统 Delta-Sigma调制器结构，本发明可实现对输入信号范围的检测。
自适应基准DAC模块中，通常Delta-Sigma调制器内部的Flash ADC 位数基本为1比特到3比特，而对于单比特输出情况而言，比较器量化误 差很大。鉴于此，本发明采用可自适应输入信号幅值大小的基准电压结构， 输入较大电压情况下使用较大的反馈基准，输入较小时使用较小的反馈基 准，使反馈信号与输入的误差在较为稳定的范围内。首先，利用粗分类量 化器完成输入范围检测。然后，根据粗分类量化器码，控制反馈基准电压 的档位；根据比较器输出的调制器码，控制反馈基准电压的正负。
如图4，调制器码与粗分类量化码通过数字逻辑电路后，控制反馈DAC 的开关，选择不同的基准电压在积分器的积分相进行负反馈。假设当前输 入信号为+0.3v，粗分类量化器判断其大小为+0.45v，调制器输出码判断为 +1，则自适应基准DAC以负反馈电压-0.45v送给积分器。以此实现基准电 压对初始输入信号大小的范围跟随，保持反馈的电压值与初始输入信号之 间的误差在相对稳定的范围内。本方法可减小反馈信号与输入信号的误差， 同时又不消耗过多的模拟电路，所完成的比较量化工作均在数字电路实现， 相比图2所示的Zoom ADC，免去了内部SAR量化结果与输入信号做差的步 骤，避免了模拟电路引起的非线性等问题。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 自适应基准DAC模块基于所述粗分类量化器完成输入范围检测，根据所述 粗分类量化码控制反馈基准电压的档位；根据比较器输出的调制器码，控 制反馈基准电压的正负。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， Delta-Sigma调制器包括第一加法器、第一积分器、第二加法器、第二积 分器、比较器以及a1、a2、b1、b2、f五个增益单元，所述第一加法器接 收初始输入信号与增益单元b1反馈信号，得到输入信号与反馈DAC转换的 模拟域电压之差，并输出至第一积分器；第一积分器完成积分并与增益单 元a2相乘；第二加法器接收增益单元a2输出、增益单元f初始输入前馈 以及增益单元b2负反馈；第二积分器接收第二加法器的输出并进行积分， 输出给比较器；比较器对第二积分器的输出结果进行过零比较输出调制器 码。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 自适应基准DAC模块接收所述调制器码与粗分类量化码，控制反馈电压的 大小。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 所述Delta-Sigma调制器得到的信号传递函数(STF)与噪声传递函数(NTF) 为：
Figure BDA0003024568010000081
Figure BDA0003024568010000082
其中，a1是输入信 号增益，a2是第一积分器输出信号增益，b1是第一负反馈信号增益，b2是第 二负反馈信号增益，f是输入信号前馈增益，z-1为采样延迟。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 初始状态下，所述自适应基准DAC模块反馈的电压值设置为固定基准电压， 同时粗分类量化器的反馈输出也是固定值。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 所述粗分类量化器对所述降采样结果进行量化以粗分类电压范围。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 调制器码与粗分类量化码通过数字逻辑电路后，自适应基准DAC模块控制 反馈DAC的开关选择不同的基准电压在积分器的积分相进行负反馈。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 所述Delta-Sigma调制器包括接收初始输入信号的加法器、连接所述加法 器的积分器以及连接积分器的比较器。
所述的一种自适应基准电压的Delta-Sigma ADC结构的优选实施例中， 自适应基准DAC模块连接所述加法器、比较器、输出合并模块以及粗分类 量化器，所述自适应基准DAC模块接收来自所述比较器的调制器码与来自 所述粗分类量化器的粗分类量化码，以输出所述加法器以控制反馈电压的 大小。
在一个实施例中，自适应基准电压的Delta-Sigma ADC结构包括： Delta-Sigma调制器，用于对初始输入信号完成积分量化及调制器量化码 输出；输出合并模块，用于合并处理调制器的输出调制器量化码和粗分类 量化器的量化码，并作为最终输出；降采样滤波，对合并后的信号进行降 采样处理；粗分类量化器，用于对降采样结果进行电平比较，并反馈粗分 类量化码给输出合并模块，以及自适应基准DAC模块；自适应基准DAC模 块，根据粗分类量化码控制Delta-Sigma调制器内部的反馈基准电压。
在一个实施例中，本技术方案的目的在于对输入信号的电压范围进行 粗分类并相应改变Delta-Sigma调制器内部的反馈基准电压值。参见图5， 为本发明实施例的一种Delta-Sigma调制器结构示意图，包括第一加法器、 第一积分器、第二加法器、第二积分器、比较器以及a1、a2、b1、b2、f 五个增益单元。第一加法器接收初始输入与b1反馈信号，得到输入信号与 反馈DAC转换的模拟域电压之差，输出至第一积分器；第一积分器完成积 分并与增益单元a2相乘；第二加法器接收增益单元a2输出、初始输入前 馈f以及b2负反馈；第二积分器接收第二加法器的输出并进行积分，输出 给比较器；比较器对第二积分器的输出结果进行过零比较输出调制器码； 自适应基准接收调制器码与粗分类量化码，控制反馈电压的大小。根据具 有上述结构的Delta-Sigma调制器得到的信号传递函数(STF)与噪声传递函数(NTF)方程为：
Figure BDA0003024568010000101
Figure BDA0003024568010000102
图5中自适应基准、粗分类量化器及输出合并模块、降采样模块具体 工作过程描述：
初始状态下，自适应基准DAC反馈的电压值设置为固定基准电压，同 时粗分类量化器的反馈输出也是固定值。在此情况下，调制器始终工作在 稳定状态。经过前期的瞬态响应时间，输出合并模块及降采样滤波器接收 到了足够的调制器输出，即可进行信号滤波。实施例中调制器过采样率为 256倍，降采样率为16倍。16倍降采样至少需要16位的数据，则其延迟 为16个时钟周期，而降采样的群延时为32个时钟周期，则降采样模块内 部至少需要48个时钟周期。经过48个时钟周期的较低倍数降采样后，输 出数据依旧具有很高的相关度与部分高频噪声，如图5所示。
在电源电压为1.8v，粗分类量化器的位数为2比特的情况下，量化台 阶为0.45v，图6时域波形的高频信号引起的波动远小于0.1v，此时可基 本忽略高频噪声对粗分类量化器的影响。粗分类量化器对降采样后的信号 进行量化，实现电压范围的粗分类。假设共模电压为0v，降采样滤波信号 的当前电压值为0.3v，则2比特粗分类量化器输出的二进制码为10，粗分 类量化器立即送出控制自适应基准大小的数字码，同时延迟两个时钟周期 送出比较结果给降采样模块。假设调制器输出码当前为1，粗分类量化器 输出码为10，则合并码为110，其中调制器输出作为符号位，粗分类量化 器输出作为权重位。合并码进入降采样模块，完成循环。另一方面，自适 应基准模块接收粗分类量化器的控制，改变基准电压大小为0.45v。调制 器以0.45v的基准电压对当前0～0.45v之间的初始输入信号进行积分量化工作。同理，输入信号在其他电压范围时的工作方式相同。
在电源电压1.8v，过采样率256，粗分类量化器量化台阶为0.45v， 自适应基准的挡位为±0.45v、±0.9v，输入信号峰值为0.6v时，如图7 是固定反馈电压DAC时调制器输出的频谱和有效位数；图8是有自适应基 准电压时调制器输出的频谱和有效位数。可以得出固定反馈电压情况下， 输入信号与反馈信号的误差在0.3v～0.9v之间；自适应基准电压情况下， 输入信号与反馈信号的误差在0.3v～0.45v之间，自适应基准DAC减少了由 比较器产生的量化误差。仿真结果说明自适应基准电压DAC结构的 Delta-Sigma调制器提高了输入在不同幅值情况下的信噪比，实现了利用 数字电路后处理来降低调制器内量化噪声的效果。
综上，本发明提出的自适应基准电压的Delta-Sigma ADC结构能够检 测输入信号范围，所需模块易在数字电路实现，并且可有效抑制比较器量 化噪声，提升信噪比和有效位数。
最后应该说明的是：所描述的实施例仅是本发明一部分实施例，而不 是全部的实施例，基于本申请中的实施例，本领域技术人员在没有做出创 造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
以上只通过说明的方式描述了本发明的某些示范性实施例，毋庸置疑， 对于本领域的普通技术人员，在不偏离本发明的精神和范围的情况下，可 以用各种不同的方式对所描述的实施例进行修正。因此，上述附图和描述 在本质上是说明性的，不应理解为对本发明权利要求保护范围的限制。

Claims (10)

1.一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，其包括，
Delta-Sigma调制器，其配置成对初始输入信号完成积分量化及调制器量化码输出；
输出合并模块，其连接所述Delta-Sigma调制器以合并处理所述调制器量化码和粗分类量化器的粗分类量化码并作为最终输出的信号；
降采样滤波模块，其连接所述输出合并模块以对所述信号进行降采样处理生成降采样结果；
粗分类量化器，其连接所述降采样滤波模块以对所述降采样结果进行电平比较，并反馈粗分类量化码给输出合并模块以及自适应基准DAC模块；
自适应基准DAC模块，其根据所述粗分类量化码控制所述Delta-Sigma调制器内部的反馈基准电压。
2.根据权利要求1所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，优选的，自适应基准DAC模块基于所述粗分类量化器完成输入范围检测，根据所述粗分类量化码控制所述反馈基准电压的档位；根据比较器输出的调制器码，控制所述反馈基准电压的正负。
3.根据权利要求1所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，Delta-Sigma调制器包括第一加法器、第一积分器、第二加法器、第二积分器、比较器以及增益单元a1、增益单元a2、增益单元b1、增益单元b2和增益单元f，所述第一加法器接收初始输入信号与增益单元b1反馈信号，得到输入信号与反馈DAC转换的模拟域电压之差，并输出至第一积分器；第一积分器完成积分并与增益单元a2相乘；第二加法器接收增益单元a2输出、增益单元f初始输入前馈以及增益单元b2负反馈；第二积分器接收第二加法器的输出并进行积分，输出给比较器；比较器对第二积分器的输出结果进行过零比较输出调制器码。
4.根据权利要求3所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，自适应基准DAC模块接收所述调制器码与粗分类量化码，控制反馈电压的大小。
5.根据权利要求4所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，所述Delta-Sigma调制器得到的信号传递函数STF与噪声传递函数NTF为：
Figure FDA0003024560000000021
Figure FDA0003024560000000022
其中，a1是输入信号增益，a2是第一积分器输出信号增益，b1是第一负反馈信号增益，b2是第二负反馈信号增益，f是输入信号前馈增益，z-1为采样延迟。
6.根据权利要求5所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，初始状态下，所述自适应基准DAC模块反馈的电压值设置为固定反馈基准电压，同时粗分类量化器的反馈输出是固定值。
7.根据权利要求1所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，所述粗分类量化器对所述降采样结果进行量化以粗分类电压范围。
8.根据权利要求1所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，调制器码与粗分类量化码通过数字逻辑电路后，自适应基准DAC模块控制反馈DAC的开关选择不同的基准电压在积分器的积分相进行负反馈。
9.根据权利要求1所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，所述Delta-Sigma调制器包括接收初始输入信号的加法器、连接所述加法器的积分器以及连接积分器的比较器。
10.根据权利要求9所述的一种自适应基准电压的Delta-Sigma ADC结构，其特征在于，自适应基准DAC模块连接所述加法器、比较器、输出合并模块以及粗分类量化器，所述自适应基准DAC模块接收来自所述比较器的调制器码与来自所述粗分类量化器的粗分类量化码，以输出所述加法器以控制反馈电压的大小。
CN202110416932.4A 2021-04-16 2021-04-16 自适应基准电压的Delta-Sigma ADC结构 Active CN113225084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110416932.4A CN113225084B (zh) 2021-04-16 2021-04-16 自适应基准电压的Delta-Sigma ADC结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110416932.4A CN113225084B (zh) 2021-04-16 2021-04-16 自适应基准电压的Delta-Sigma ADC结构

Publications (2)

Publication Number Publication Date
CN113225084A true CN113225084A (zh) 2021-08-06
CN113225084B CN113225084B (zh) 2023-08-08

Family

ID=77087670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110416932.4A Active CN113225084B (zh) 2021-04-16 2021-04-16 自适应基准电压的Delta-Sigma ADC结构

Country Status (1)

Country Link
CN (1) CN113225084B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221901A1 (zh) * 2022-05-15 2023-11-23 杭州未名信科科技有限公司 转换电路及电子芯片
WO2024082739A1 (zh) * 2022-10-18 2024-04-25 杭州万高科技股份有限公司 一种高精度增量型zoom ADC架构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184463A1 (en) * 2002-03-28 2003-10-02 Zierhofer Clemens M. System and method for adaptive sigma-delta modulation
CN1561578A (zh) * 2001-10-01 2005-01-05 诺基亚有限公司 用于移动终端的自适应∑－△数据转换器
CN101677235A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 环路滤波器、量化器、数模转换器以及运算放大器
US20110006937A1 (en) * 2009-07-09 2011-01-13 Stellamar Llc Delta-Sigma-Delta Modulator
DE102011079211B3 (de) * 2011-07-14 2012-12-20 Technische Universität Dresden Verfahren und Anordnung zur inkrementellen Delta-Sigma-Analog-Digitalwandlung
US20140368365A1 (en) * 2013-06-12 2014-12-18 Microchip Technology Incorporated Quantization Noise Coupling Delta Sigma ADC with a Delay in the Main DAC Feedback
US20170179968A1 (en) * 2015-12-18 2017-06-22 Analog Devices Global Protection circuits for tunable resistor at continuous-time adc input
CN107852169A (zh) * 2015-08-14 2018-03-27 思睿逻辑国际半导体有限公司 用于差模信号和共模信号的双处理路径的自适应模拟‑数字转换器(adc)拓扑
CN111277236A (zh) * 2020-02-04 2020-06-12 西安交通大学 一种基于增益自适应调整的前端电路及动态范围提升方法
US20210006260A1 (en) * 2019-07-03 2021-01-07 Gwanak Analog Co., Ltd. Delta-sigma modulator and analog-to-digital converter including the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1561578A (zh) * 2001-10-01 2005-01-05 诺基亚有限公司 用于移动终端的自适应∑－△数据转换器
US20030184463A1 (en) * 2002-03-28 2003-10-02 Zierhofer Clemens M. System and method for adaptive sigma-delta modulation
CN101677235A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 环路滤波器、量化器、数模转换器以及运算放大器
US20110006937A1 (en) * 2009-07-09 2011-01-13 Stellamar Llc Delta-Sigma-Delta Modulator
DE102011079211B3 (de) * 2011-07-14 2012-12-20 Technische Universität Dresden Verfahren und Anordnung zur inkrementellen Delta-Sigma-Analog-Digitalwandlung
US20140368365A1 (en) * 2013-06-12 2014-12-18 Microchip Technology Incorporated Quantization Noise Coupling Delta Sigma ADC with a Delay in the Main DAC Feedback
CN107852169A (zh) * 2015-08-14 2018-03-27 思睿逻辑国际半导体有限公司 用于差模信号和共模信号的双处理路径的自适应模拟‑数字转换器(adc)拓扑
US20170179968A1 (en) * 2015-12-18 2017-06-22 Analog Devices Global Protection circuits for tunable resistor at continuous-time adc input
US20210006260A1 (en) * 2019-07-03 2021-01-07 Gwanak Analog Co., Ltd. Delta-sigma modulator and analog-to-digital converter including the same
CN111277236A (zh) * 2020-02-04 2020-06-12 西安交通大学 一种基于增益自适应调整的前端电路及动态范围提升方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
安胜彪;夏爽;王敏;陈国通;杨瑞霞;: "一种适用于音频调制的混合架构低功耗Σ-Δ调制器", 天津大学学报(自然科学与工程技术版), no. 01 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023221901A1 (zh) * 2022-05-15 2023-11-23 杭州未名信科科技有限公司 转换电路及电子芯片
WO2024082739A1 (zh) * 2022-10-18 2024-04-25 杭州万高科技股份有限公司 一种高精度增量型zoom ADC架构

Also Published As

Publication number Publication date
CN113225084B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN107395206B (zh) 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
US4704600A (en) Oversampling converter
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US7479914B2 (en) A-D converter and A-D convert method
US8217815B2 (en) Sigma-delta modulator with shared operational amplifier and associated method
TWI489789B (zh) 類比至數位轉換器
CN113225084B (zh) 自适应基准电压的Delta-Sigma ADC结构
CN101427470A (zh) 输出循环期间具有多阈值比较的△-∑调制器模拟-数字转换器
CN111211783B (zh) 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
US20180212616A1 (en) A/d converter
CN102545901B (zh) 基于逐次比较量化器的二阶前馈Sigma-Delta调制器
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
CN105007079A (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN108900195B (zh) 过采样模数转换器及其反馈数模转换器动态误差校准方法
CN102904573A (zh) 模数转换器及模数转换方法
CN104883190A (zh) 一种包含自适应增量调制的高精度模数转换器
CN102638268B (zh) 基于逐次比较量化器的三阶前馈Sigma-Delta调制器
CN102624398A (zh) 多比特数模转换器和三角积分模数转换器
US9100041B1 (en) Flash converter capacitance reduction method
CN113315522B (zh) 一种24位低失真Sigma-Delta模数转换器
CN113114257B (zh) 次高位超前逐次逼近模数转换器及控制方法
CN114421968A (zh) 增量型sigma delta模数转换方法、转换器及芯片
CN113014263A (zh) 一种逐次逼近型adc的电容阵列和开关逻辑电路
JP2014515581A (ja) 不均一な量子化を用いてデータ変換を実行するための方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant