CN113224146A - 晶体管器件和制备晶体管器件的栅极的方法 - Google Patents

晶体管器件和制备晶体管器件的栅极的方法 Download PDF

Info

Publication number
CN113224146A
CN113224146A CN202110158204.8A CN202110158204A CN113224146A CN 113224146 A CN113224146 A CN 113224146A CN 202110158204 A CN202110158204 A CN 202110158204A CN 113224146 A CN113224146 A CN 113224146A
Authority
CN
China
Prior art keywords
gate
trench
electrically insulating
gate trench
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110158204.8A
Other languages
English (en)
Inventor
I·诺伊曼
M·胡茨勒
D·拉福雷特
R·莫尼希
R·西米尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113224146A publication Critical patent/CN113224146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了晶体管器件和制备晶体管器件的栅极的方法。在实施例中，晶体管器件包括具有主表面的半导体衬底、包括多个晶体管单元的单元场、以及在横向上围绕单元场的边缘终止区。单元场包括在半导体衬底的主表面中的栅极沟槽、衬垫栅极沟槽的栅极电介质、被布置在栅极沟槽中在栅极电介质上的金属栅极电极、以及被布置在金属栅极电极上并且在栅极沟槽内的电绝缘封盖。

Description

晶体管器件和制备晶体管器件的栅极的方法
背景技术
用于功率应用的常见的晶体管器件包括Si CoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。US 9,680,004 B2公开了一种功率MOSFET，其包括在具有条带形状的栅极沟槽中的金属栅极电极。功率MOSFET还包括在具有柱状或针状形状的场板沟槽中的场板。场板提供电荷补偿，并且提供用以减小MOSFET器件的特定于面积的导通电阻的机会。
允许更简单地制造包括金属栅极电极的晶体管器件和包括具有甚至更好的性能的金属栅极电极的晶体管器件的方法将是合期望的。
发明内容
根据本发明，一种晶体管器件包括：具有主表面的半导体衬底；包括多个晶体管单元的单元场；以及在横向上围绕单元场的边缘终止区。单元场包括：在半导体衬底的主表面中的栅极沟槽；衬垫栅极沟槽的栅极电介质；被布置在栅极沟槽中在栅极电介质上的金属栅极电极；以及被布置在金属栅极电极上并且在栅极沟槽内的电绝缘封盖。
在一些实施例中，金属栅极电极具有位于栅极沟槽内的上表面。
在一些实施例中，栅极电介质是在沟槽的侧壁上具有均匀厚度的沉积层。
在一些实施例中，晶体管器件进一步包括第一电绝缘层，第一电绝缘层被布置在半导体衬底的在横向上相邻于栅极沟槽的主表面上。
在一些实施例中，第一电绝缘层延伸到栅极电介质上。
在一些实施例中，电绝缘封盖形成第二电绝缘层的一部分，第二电绝缘层在第一电绝缘层上并且在位于栅极沟槽内的金属栅极电极上延伸。第二电绝缘层与金属栅极电极的上表面直接接触。
在一些实施例中，栅极电介质进一步包括被布置在栅极沟槽的底部处的下电介质层，并且栅极电介质衬垫栅极沟槽的侧壁并且位于下电介质层的上表面上。在一些实施例中，使用HDP(高密度等离子体)沉积处理形成下电介质层。
在一些实施例中，电绝缘封盖包括具有与半导体衬底的主表面实质上共面的上表面的上电介质层。
在一些实施例中，晶体管器件进一步包括第二电绝缘层，其在半导体衬底的主表面上以及在位于栅极沟槽中的上电介质层上延伸。第二电绝缘层可以包括TEOS层，即是使用TEOS(原硅酸四乙酯)处理沉积的。
在一些实施例中，上电介质层包括TEOS层，即，使用TEOS(原硅酸四乙酯)处理来沉积的。
在一些实施例中，金属栅极电极包括被布置在栅极电介质上的衬垫层和填充物材料。衬垫层可以包括两个或更多个子层。
在一些实施例中，衬垫层包括Ti和/或TiN。在一些实施例中，填充物材料包括钨。在一些实施例中，衬垫层包括TiN，并且填充物材料由钨形成。
在一些实施例中，晶体管器件进一步包括电荷补偿结构。电荷补偿结构可以包括例如一个或多个导电场板或超结结构。
在一些实施例中，电荷补偿结构包括在延伸到主表面中并且实质上平行于栅极沟槽的细长场板沟槽中的细长场板。每个晶体管单元可以包括细长场板，从而电荷补偿结构包括多个细长场板沟槽，每个细长场板沟槽包括细长场板。
在一些实施例中，电荷补偿结构包括在延伸到主表面中并且被定位为在横向上相邻于栅极沟槽的柱状场板沟槽中的柱状场板。每个晶体管单元可以包括柱状场板，从而电荷补偿结构包括多个柱状场板沟槽，每个柱状场板沟槽包括柱状场板。
在一些实施例中，场板包括多晶硅。场板可以被通过衬垫场板沟槽的底部和侧壁的电绝缘层或场氧化物与半导体衬底电隔离。场氧化物可以包括氧化硅。
晶体管器件可以是MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管)或超结器件。
还提供了一种制备晶体管器件的栅极的方法，晶体管器件包括：具有主表面的半导体衬底；包括多个晶体管单元的单元场；以及在横向上围绕单元场的边缘终止区。方法包括：在半导体衬底的在单元场中的主表面中形成栅极沟槽；利用栅极电介质衬垫栅极沟槽；在栅极电介质上形成金属栅极电极；以及在金属栅极电极上以及在栅极沟槽内形成电绝缘封盖。
在一些实施例中，栅极电介质被沉积到栅极沟槽的底部和侧壁上。
在一些实施例中，方法进一步包括移除金属栅极电极的上部部分，使得金属栅极电极的上表面凹陷在栅极沟槽内。
在一些实施例中，方法进一步包括在半导体衬底的在横向上相邻于栅极沟槽的主表面上选择性地形成第一电绝缘层。
在一些实施例中，方法进一步包括在第一电绝缘层上和在栅极沟槽中的金属栅极电极上形成第二电绝缘层以形成电绝缘封盖。
在一些实施例中，方法进一步包括形成被布置在栅极沟槽的底部处的下电介质层，以及在栅极沟槽的侧壁上和在下电介质层的上表面上形成栅极电介质。
在一些实施例中，方法进一步包括：在金属栅极电极上形成上电介质层以形成电绝缘封盖，上电介质层具有与半导体衬底的主表面实质上共面的上表面；以及在上电介质层上和在半导体衬底的主表面上形成第二电绝缘层。
在一些实施例中，方法进一步包括在形成电绝缘封盖之后，将本体区和源极区注入到半导体衬底的主表面中。
本领域技术人员在阅读以下的详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
附图中的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部件。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性的实施例并且在随后的描述中详述示例性的实施例。
图1图示根据实施例的包括栅极沟槽的晶体管器件的横截面视图。
图2A图示根据实施例的晶体管器件的顶视图。
图2B图示图2A的晶体管器件的横截面视图。
图2C图示根据实施例的晶体管器件的横截面视图。
图3图示根据实施例的包括栅极沟槽的晶体管器件的横截面视图。
图4包括图4A到图4I，图示制备晶体管器件的栅极的方法。
图5包括图5A到图5I，图示根据实施例的制备晶体管器件的栅极的方法。
图6包括图6A和图6B，图示制备包括在此描述的实施例之一的栅极沟槽的晶体管器件的方法。
图7图示制备晶体管器件的栅极的流程图。
具体实施方式
在以下的详细描述中，参照随附附图，附图形成在此的一部分，并且在附图中通过图示的方式示出了其中可以实践本发明的具体实施例。在这方面，参照所描述的(多个)图的定向使用诸如“顶部”、“底部”、“前面”、“后面”、“前端”、“末尾”等的方向术语。因为实施例的组件可以是以许多不同的定向定位的，所以方向术语被用于说明的目的并且绝不是进行限制。要理解，在不脱离本发明的范围的情况下，可以利用其它的实施例并且可以作出结构或逻辑上的改变。对本发明的下面的详细描述不是在限制的意义上取得的，并且本发明的范围由所附权利要求限定。
下面将解释许多示例性的实施例。在这种情况下，在各图中通过相同或类似的参考符号来标识相同的结构特征。在本描述的上下文中，“横向”或“横向方向”应当被理解为意味着一般地平行于半导体材料或半导体载体的横向延伸而行进的方向或延伸。因此，横向方向一般地平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”被理解为意味着一般地垂直于这些表面或侧并且因此垂直于横向方向行进的方向。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中采用的那样，当诸如层、区或衬底的元素被称为在另一元素“上”或延伸到另一元素“上”时，其可以直接在另一元素上或直接延伸到另一元素上，或者也可以存在中间元素。与此相对，当元素被称为“直接在另一元素上”或“直接延伸到另一元素上”时，没有中间元素存在。
如在本说明书中采用的那样，当元素被称为“连接”或“耦合”到另一元素时，其可以被直接连接或耦合到另一元素，或者可以存在中间元素。与此相对，当元素被称为“直接连接”或“直接耦合”到另一元素时，没有中间元素存在。
如在此使用的那样，各种器件类型和/或掺杂的半导体区可以被标识为n型或p型，但是这仅仅是为了便于描述并且不意图进行限制，并且这样的标识可以被作为“第一导电类型”或“相反的第二导电类型”的更一般的描述替换，其中第一类型可以是n型或p型并且于是第二类型是p型或n型。
各图通过挨着掺杂类型“n”或“p”指示“-”或“+”来说明相对掺杂浓度。例如，“n-”意味着比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同的相对掺杂浓度的掺杂区未必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
对于现代的沟槽功率MOSFET而言，为了获得更好的特定于面积的导通电阻而持续缩减尺寸造成非常小的栅极尺寸。通常，多晶硅被用作为栅极材料。对于小尺寸而言，多晶硅的片层电阻和特定电阻率相对高，这可以导致芯片上的分布栅极电阻增加。这可能由于栅极电阻增加而引起芯片上的不均匀的开关以及在开关速度上的下降。因此限制了用于进一步降低开关损耗的可能性，并且不利地影响器件耐用性。
用以减轻这些影响的一种方法是基于实现接触单个晶体管单元的多晶硅栅极的金属指状物。然而，这要求不能被用于开关的硅面积。
另一种方法是使用金属来替代多晶硅作为栅极材料。金属的相对于掺杂多晶硅的更高得多的电导率消除了针对栅极指状物的需要，以便在整个芯片上提供均匀的开关，并且使得能够减小沟槽宽度。通过使用金属栅极(例如TiN/W栅极)，可以实现与多晶硅栅极相比的在栅极的特定电阻率上的减小。金属栅极提供了如下的方式：使得能够降低栅极尺寸并且因此使得能够有更小的器件尺寸并且提高开关速度以及使得能够有在整个芯片区域上的均匀开关。然而，制造具有金属栅极的硅器件不是直接的，因为这意味着将金属集成到生成线处理的前端中。
在此描述的实施例提供了一种填充有金属栅极电极材料的栅极沟槽结构，其被电绝缘封盖层(例如氧化物封盖层)包封。在一些实施例中，使用通过在场板沟槽中的场板或在针状形状或柱状的场板沟槽中的针状形状或柱状的场板进行的电荷补偿。
根据在此描述的实施例包封金属栅极电极允许在器件的制造期间在后续的处理步骤中使用标准的湿法化学清洗。因此，该结构提供了一种克服对于金属栅极器件的制造而言的许多约束的方法。更进一步地，栅极电极的顶部不被暴露于增加的电场，这对于增加器件的寿命而言是有用的。
图1图示根据实施例的晶体管器件10的横截面视图。晶体管器件10包括具有主表面12的半导体衬底11、包括多个晶体管单元14的单元场13、以及在横向上围绕单元场13的边缘终止区15。单元场13中的多个晶体管单元14可以全部具有实质上相同的结构。
单元场13包括：在半导体衬底11的主表面12中的栅极沟槽16；衬垫栅极沟槽16的栅极电介质17；和被布置在栅极沟槽中并且在栅极电介质17上的金属栅极电极18。电绝缘封盖19被布置在金属栅极电极18上并且被布置在栅极沟槽16内。
单元场中的每个晶体管单元14可以包括相同的布置的栅极沟槽16、栅极电介质17、金属栅极电极18和电绝缘封盖19。单元场13贡献于晶体管器件10的开关，而边缘终止区15用于提供在有源器件区(即单元场13)和器件的边缘区之间的电隔离。
可以通过将电介质层沉积到栅极沟槽16的侧壁22和底部23上来形成栅极电介质17。例如，可以使用TEOS方法。如果使用沉积处理而不是对形成栅极沟槽16的底部23和侧壁22的半导体材料的热氧化处理，则栅极电介质17的厚度可以是更均匀的。
金属栅极电极18可以包括例如诸如钨的金属。在一些实施例中，金属栅极电极18包括两个或更多个子层。在一些实施例中，金属栅极电极18包括位于栅极电介质17上并且衬垫栅极电介质17的一个或多个衬垫层以及位于衬垫材料上并且填充沟槽的其余部分(即由(多个)衬垫层围绕的空隙)以形成金属栅极电极18的填充物材料。衬垫层可以是TiN并且填充物材料可以是钨。
金属栅极电极18包括位于栅极沟槽16内并且因此在半导体衬底11内在从主表面12起的一定深度处的上表面20。电绝缘层19在其横向侧之间延伸并且在其横向侧处由衬垫栅极沟槽16的侧壁22的栅极电介质17界定。在一些实施例中，电绝缘封盖19具有与半导体衬底11的主表面或主要表面12实质上共面的上表面21。电绝缘封盖19可以被定位为直接在晶体管器件10的位于单元场13内的区处的金属栅极电极18的上表面20上并且完全覆盖该上表面20。
电绝缘封盖19用于使金属栅极电极18与位于单元场13中的栅极沟槽16上的导电层电绝缘并且与随后的处理步骤——例如在晶体管器件的本体区和源极区的制备和注入以及随后的湿法化学清洗和/或蚀刻处理期间——电绝缘。
电绝缘封盖19的使用还造成平坦的表面，在该平坦的表面上可以构建具有其层间电介质的金属化结构。然而，由于在金属栅极电极18的顶部上的位于栅极沟槽16中的中间电绝缘封盖19的存在，通常由未掺杂的硅玻璃(USG)和/或BPSG(硼磷硅玻璃)形成的层间电介质层不与单元场13中的金属栅极电极18直接接触。
可以使用延伸通过电绝缘封盖19的一个或多个导电通孔来做到对金属栅极电极18的电接触。然而，该一个或多个导电通孔被定位为在横向上在单元场13外部并且在边缘终止区15中。在一些实施例中，电绝缘封盖19可以具有横向延伸，使得其至少不延伸到边缘终止区15的其中放置有导电通孔的区中。
在晶体管器件10的单元场13内的位置处，金属栅极电极18被栅极电介质17和电绝缘封盖19的电介质材料完全包封。在电绝缘封盖19中形成至少一个开口(在图1中看不到)以允许形成对于金属栅极电极18的接触。开口可以位于边缘终止区15中。
半导体衬底11可以由诸如单晶硅晶片的单晶半导体衬底形成。在一些实施例中，半导体衬底可以由外延的半导体层(例如外延的硅层)形成。
栅极沟槽16可以具有细长的条带状结构，其中其长度延伸到附图的平面中。多个晶体管单元14的栅极沟槽16可以实质上彼此平行地延伸。
在一些实施例中，栅极沟槽形成包括在不同的横向方向上延伸并且彼此交叉的区段的栅格结构的部分。例如，可以提供纵向的和横向的沟槽的栅格。这种布置可以被用于包括位于柱状场板沟槽中的柱状场板的晶体管器件，其中一个柱状沟槽被在横向上由两个纵向的和两个横向的区段围绕，提供连续的、典型地为方形的环。
具有栅极电介质17、金属栅极电极18和电绝缘封盖19的栅极沟槽16可以是在注入晶体管器件的本体区和源极区之前以及在主表面12中形成任何场板沟槽之后制备的。
晶体管器件10可以是竖向晶体管器件，具有位于与主表面12相对的第二主表面24上的漏极区(图1中未示出)。半导体衬底11可以形成晶体管器件10的漂移区，并且是以第一导电类型(例如n型)掺杂的。漏极区可以是以第一导电类型(例如n型)来高掺杂的。本体区(图1中未示出)位于漂移区上，并且包括与第一导电类型相反的第二导电类型(例如p型)的掺杂剂。源极区(图1中未示出)位于本体区上或本体区中，并且包括第一导电类型的掺杂剂。
金属层可以位于漏极区上以在背部表面上形成用于晶体管器件10的漏极接触。导电层可以位于半导体衬底11的在被电耦合到源极区和场板(如果存在的话)的单元场13上的主表面12上，该导电层形成用于晶体管器件10的源极接触。金属栅极电极18可以被耦合到用于晶体管器件10的栅极接触，其在横向上与源极接触相邻地定位在主表面12上。
图2A图示根据实施例的晶体管器件30的顶视图并且图2B图示包括栅极沟槽16的晶体管器件30的横截面视图。
晶体管器件30包括半导体衬底11，半导体衬底11具有：主表面12；包括多个晶体管单元14的单元场13；和在所有侧上在横向上围绕单元场13的边缘终止区15。单元场13包括：在半导体衬底11的主表面12中的栅极沟槽16；衬垫栅极沟槽16的栅极电介质17；在栅极沟槽16中被布置在栅极电介质17上的金属栅极电极18；以及被布置在金属电介质18上并且位于栅极沟槽16内的电绝缘封盖19。
如在图2A的顶视图中可以看到的那样，在晶体管器件30中栅极沟槽16具有栅格形状，栅格包括在y方向上实质上彼此平行地延伸的纵向区段16a和在x方向上延伸并且实质上彼此平行地延伸的横向区段16b。
栅极沟槽16延伸到位于在横向上相邻于单元场13的主表面11上的栅极流道31。栅极流道31在栅极沟槽16a、16b之间并且实质上垂直于栅极沟槽16的长度延伸。位于栅极沟槽16内的栅极电极18也具有细长形状并且每个被电连接到栅极流道31。
晶体管器件30进一步包括电荷补偿结构。在一些实施例中，诸如在图2中图示的实施例中，电荷补偿结构包括位于场板沟槽32中的场板33，场板沟槽32延伸到半导体衬底11的主表面12中并且被定位为在横向上相邻于栅极沟槽16。场板33是导电的，并且例如可以由多晶硅形成。场板33可以与半导体衬底11电隔离，其中场板沟槽32衬垫有通常已知为场氧化物的电绝缘层。场氧化物典型地具有比栅极电介质17大的厚度。
在一些实施例中，诸如在图2中图示的实施例中，电荷补偿结构包括位于柱状场沟槽32中的柱状场板33。单元场13包括多个场板沟槽32，多个场板沟槽32被布置成规则阵列并且从主表面12延伸到半导体衬底11中。每个场板沟槽32包括柱状或针状形状的场板33，其被通过电绝缘层38或场板氧化物与半导体衬底11电绝缘，电绝缘层38或场板氧化物衬垫场板沟槽32的底部和侧壁。每个晶体管单元可以被认为包括栅极沟槽16的部分和一个柱状场板沟槽32。
每个柱状场板33位于主表面12的被形成栅极沟槽栅格结构的方形的两个纵向沟槽区段16a和两个横向沟槽区段16b界定的区的中心处。
参照图2B的横截面视图，晶体管器件30进一步包括第一电绝缘层34，其被布置在半导体衬底11的主表面12上并且在横向上相邻于栅极沟槽16，留出栅极沟槽16和栅极电极18未被覆盖。第一电绝缘层34可以用作为用于随后的本体和源极注入的散射氧化物。
栅极沟槽16包括被布置在金属栅极电极18上并且位于栅极沟槽16内的电绝缘封盖19。在一些实施例中，诸如在图2B中图示的实施例中，电绝缘封盖19包括位于栅极沟槽16内在栅极电极18的顶部上的上电介质层39。上电介质层39可以具有与半导体衬底11的上表面12实质上共面的上表面40。栅极电极18的上表面20凹陷在沟槽16内从而其位于从主表面12起的一定距离处。在栅极沟槽16的顶部处的该凹陷被利用上电介质层39填充。
第二绝缘层35在第一绝缘层34上连续地延伸，其位于半导体衬底11的在横向上相邻于栅极沟槽16的主表面12上，并且在被布置在栅极沟槽16中的上电介质层39上。
电绝缘封盖19被认为包括两层：位于栅极沟槽16内并且与金属栅极电极18直接接触的上电介质层39；以及位于上电介质层39上的第二绝缘层35。
栅极沟槽16的侧壁和底部被覆盖有采用栅极电介质17的形式的绝缘层，其典型地比上电介质层39薄。
晶体管器件30是竖向晶体管器件，在该实施例中是MOSFET器件，具有在与主表面12相对的第二主表面24处以第一导电类型高掺杂的漏极区41。半导体衬底11可以形成晶体管器件30的漂移区42，并且是以例如n型的第一导电类型轻掺杂的。本体区43位于漂移区42上，并且包括与第一导电类型相反的例如p型的第二导电类型的掺杂剂。源极区44位于本体区43上或本体区43中，并且包括第一导电类型的掺杂剂。
金属层45位于漏极区41上，以形成用于晶体管器件30的在背部表面上的漏极接触。导电层46位于半导体衬底11的在单元场13上的主表面12上。导电层46被电耦合到源极区44和场板33，并且形成用于晶体管器件30的源极接触。一个或多个绝缘层47位于导电层46和第二电介质层35之间。金属栅极电极18可以被耦合到用于晶体管器件30的栅极接触。
虽然在平面视图中将柱状场板沟槽32和柱状场板33图示为圆形，但是柱状场板沟槽32和场板33不限制于这种形状，可以具有其它形状，例如六边形或方形。
在其它未图示的实施例中，场板33和场板沟槽32是细长的并且具有条带状的形状，并且栅极沟槽具有细长的条带状的形状。场板沟槽32和场板33的长度实质上平行于细长的栅极沟槽16和细长的金属栅极电极18的长度延伸。
电绝缘封盖19可以具有其它结构。在一些实施例中，诸如在图2C中图示的实施例中，电绝缘封盖19由第二绝缘层35的在第一绝缘层34上和在位于栅极沟槽16内的金属栅极电极18上延伸的部分形成。在该实施例中，栅极电极18凹陷在栅极沟槽16内，从而其上表面20与主表面12间隔开一定距离并且位于栅极沟槽16内。第二绝缘层35延伸到栅极沟槽16的上部部分中并且与金属栅极电极18的位于栅极沟槽16内的上表面20直接接触。
在图2C中图示的实施例中，电绝缘封盖19仅由第二电绝缘层35的一部分形成。栅极沟槽16的侧壁和底部覆盖有采用栅极电介质17的形式的绝缘层。栅极电介质17和电绝缘层35的形成封盖19的部分形成用于金属栅极电极的包封。
参照图3，在一些实施例中，晶体管器件30'包括栅极沟槽16'，其中栅极电介质17进一步包括位于栅极沟槽16的底部23处的下电介质层36。栅极电介质17衬垫栅极沟槽16的侧壁22，并且还可以位于下电介质层36的上表面37上。因此与在沟槽16的侧壁22处相比栅极电介质17在沟槽的底部23处具有更大的宽度。
在一些实施例中，诸如在图3中图示的实施例中，电绝缘封盖19包括上电介质层39，上电介质层39具有与半导体衬底11的上表面12实质上共面的上表面40。在该布置中，晶体管器件30可以包括第一绝缘层34和第二电介质层35，第一绝缘层34形成在半导体衬底11的在横向上相邻于栅极沟槽16的主表面12上并且留出上电介质层39未被覆盖，第二电介质层35位于第一电绝缘层34上并且在衬底11的主表面12上以及在位于栅极沟槽16内的上电介质层39上延伸。
与在图2C中图示的实施例对比，电绝缘封盖19被认为包括两层：位于栅极沟槽16内的上电介质层39；以及位于上电介质层39上的第二绝缘层35。
在一些实施例中，衬垫侧壁22和沟槽16的底部23或附加的下电介质层36的上表面37的栅极电介质层17是沉积的层，而不是通过半导体衬底的材料的热氧化形成的。在一些实施例中，栅极电介质17是沉积的氧化硅层。
通过沉积形成的栅极电介质17与通过热氧化形成的栅极电介质17的区别在于，沟槽的侧壁上的栅极电介质的厚度上的增加的均匀性。栅极电介质17可以是使用TEOS沉积处理形成的。在一些实施例中，例如通过使用随后的退火步骤，执行沉积的栅极电介质的进一步致密化。
发现金属栅极电极18和沉积的栅极电介质17的组合使得能够进行快速的开关并且造成更低的损耗，这被认为是栅极电荷和栅极电阻减小的结果。
在包括下电介质层36的实施例中，下电介质层36可以是使用高密度等离子体(HDP)处理来沉积的。
在包括上电介质层39的实施例中，上电介质层39可以包括TEOS沉积层。
在一些实施例中，金属栅极电极18的衬垫层是沉积的层。衬垫层可以包括钛(Ti)和/或氮化钛(TiN)，并且填充物材料可以包括钨(W)。
在实施例中，栅极电介质是TEOS层，衬垫层由氮化钛(TiN)形成，并且填充物材料由钨(W)形成。
现在将参照图4描述制备晶体管器件的栅极的方法，图4包括图4A到图4G。
下面针对使用通过柱状场板沟槽中的场板进行的电荷补偿的硅功率MOSFET描述并且图示用于栅极模块的处理顺序，柱状场板沟槽被图示为分离的圆形针状沟槽。然而，该顺序不限制于针状沟槽，例如可以使用条带状的场板沟槽。
处理与沟槽的非常高的高宽比(即3以及更高)兼容。高宽比被限定为深度/宽度。在栅极氧化物模块之后，高宽比甚至更高，在我们的情况下达到10，然而，在此描述的技术可以被用于甚至更高的高宽比。
参照图4A的顶视图和图4B的横截面视图，起始点是具有主表面51的半导体衬底50，已经将具有场板65的深场板沟槽64产生到该主表面51中。然而，晶体管结构的本体和源极区还没有形成。半导体衬底50例如可以由单晶硅或外延硅层形成。柱状场板沟槽在平面视图中被图示为圆形。然而，柱状场板沟槽在平面视图中可以具有其它形状，例如方形或六边形。稍后的栅极沟槽的位置在图4B中利用虚线指示。
在图4C至图4I中，仅图示半导体衬底50的包括栅极沟槽的区。
参照图4C，栅极沟槽形成在主表面51的位于两行场板沟槽之间的区域中。
在主表面51中形成栅极沟槽52，其包括底部53和实质上垂直于主表面51延伸的侧壁54。栅极沟槽52可以具有细长的条带状结构，其中其长度延伸到附图的平面中。
参照图4D，在半导体衬底50的主表面51上以及在沟槽52的侧壁54和底部53上形成栅极电介质55。栅极电介质55可以是氧化硅层，其可以是通过在半导体衬底50的主表面51上以及在栅极沟槽52的底部53和侧壁54上沉积氧化硅层来形成的。栅极电介质55可以是使用TEOS处理沉积的并且随后经受例如退火处理的致密化处理。
参照图4E和图4F，然后在栅极电介质55上形成金属栅极电极59。金属栅极电极59是通过在栅极电介质55上形成一个或多个衬垫层56以及通过在衬垫层56上形成填充物材料57而形成的。
衬垫层56可以包括钛，例如氮化钛，并且一些实施例可以包括两个或更多个子层，例如钛和氮化钛。填充物材料57可以由钨形成，并且可以完全填充栅极沟槽52中的被由衬垫层56和栅极电介质55衬垫的空隙，衬垫层56和填充物材料57也在半导体衬底50的在横向上相邻于栅极沟槽52的主表面51上延伸。
衬垫层56可以是通过脉冲化学气相沉积(pCVD)或原子层沉积(ALD)形成的。填充物材料57可以是通过使得能够进行共形沉积的处理形成的，所述处理例如为金属有机化学气相沉积(MOCVD)并且可以经受随后的退火处理。
参照图4G，可以执行平坦化处理，以产生由位于半导体衬底50的主表面51上的栅极电介质层55和位于栅极沟槽52中的填充物材料57形成的平坦化表面58。移除衬垫层56的被相邻于栅极沟槽52地布置在主表面51上的部分。
参照图4H，从栅极沟槽52的上部部分移除填充物材料57和衬垫层56的部分，使得金属栅极电极59具有凹陷在沟槽52内并且位于从衬底50的主表面51起的一定距离处的上表面60。在该实施例中，金属栅极电极59的上表面60可以与主表面51近似地共面或者以小的距离凹陷在栅极沟槽52内。
参照图4I，第一电绝缘层61被形成在半导体衬底50的主表面51上。第一电绝缘层61可以被选择性地形成在半导体衬底50上。在一些实施例中，第一电绝缘层可以延伸到衬垫栅极沟槽52的栅极电介质55上。金属栅极电极59保持未被第一电绝缘层61覆盖。第一电绝缘层61可以在随后的本体区和源极区的注入期间用作为散射层。
然后形成在第一电绝缘层61上和在金属栅极电极59的上表面60上延伸的第二绝缘层62。第二绝缘层62的直接位于金属栅极电极59上的部分形成用于金属栅极电极59的电绝缘封盖63。在晶体管器件的有源区内的位置处，金属栅极电极59被栅极电介质55的电介质材料和电绝缘封盖63完全包封。
在方法中的该阶段处，在晶体管器件的所有区处金属栅极电极59被栅极电介质的电介质材料和电绝缘封盖63完全包封。在稍后的阶段中，形成在包封中的至少一个开口以允许形成到金属栅极电极的接触。开口可以位于边缘终止区中。
图5包括图5A至图5I，其图示根据实施例的制备晶体管器件的栅极的方法。
参照图5A，提供了具有主表面51和形成在主表面51中的栅极沟槽52的半导体衬底50。栅极沟槽52包括底部53和实质上垂直于主表面51延伸的侧壁54。栅极沟槽52具有细长形状，该细长形状具有延伸到附图的平面中的长度。如在参照图4描述的实施例中那样，半导体衬底50还可以包括电荷补偿结构，电荷补偿结构包括位于场板沟槽64中的场板65，在图5中示出的半导体衬底的部分中看不到场板沟槽64。场板65和场板沟槽64可以是细长的或柱状的。
参照图5B，下电介质层70被形成在栅极沟槽52的底部53上。该电介质层70还具有被在横向上相邻于沟槽52地形成在衬底50的主表面51上的部分70'。下电介质层70和部分70'可以是例如使用HDP来与在竖向表面(诸如栅极沟槽52的侧壁54)上相比以更大的厚度沉积在横向的或水平的表面上的。在随后的处理中，可以例如通过使用湿法或干法化学蚀刻处理来移除沉积在竖向表面上的部分。
参照图5C，然后形成栅极电介质层55，其在电介质层70'、沟槽52的侧壁54和被布置在栅极沟槽52的底部53处的下电介质层70上延伸。栅极电介质层55可以是例如使用TEOS沉积的。在该实施例中，通过下电介质层70和沉积的栅极电介质层55的组合而在栅极沟槽52的底部53处提供更厚的栅极电介质。在栅极沟槽52的底部53处的该增加的厚度可以被用于进一步减少栅极电荷和栅极漏极电荷。
参照图5D，然后通过在栅极电介质层55上并且在半导体衬底50的主表面51、沟槽52的侧壁54和底部53上形成衬垫层56，来在栅极沟槽52中形成金属栅极电极59。然后沉积填充物材料57，其填充由衬垫层56和栅极电介质55形成在栅极沟槽52中的空隙。填充物材料57也位于半导体衬底50的在横向上相邻于栅极沟槽52的区中的主表面51上。填充物材料57可以是共形沉积的并且具有一定厚度，使得在栅极沟槽52上的由填充物材料57的共形沉积引起的任何凹陷位于衬垫层56的被布置在主表面51上的平面之上。
衬垫层56可以是通过脉冲化学气相沉积(pCVD)或原子层沉积(ALD)形成的。填充物材料57可以是通过使得能够进行共形沉积的处理(例如金属有机化学气相沉积(MOCVD))形成的并且可以经受随后的退火处理。
参照图5E，执行平坦化处理以移除位于主表面51上并且在横向上相邻于栅极沟槽52的填充物材料57和衬垫层56，以提供形成包括电介质层55的位于电介质层70'和填充物材料57上的区的平坦化表面58。
然后从栅极沟槽52移除填充物材料57和衬垫层56，使得形成具有位于从半导体衬底50的主表面51起的一定深度处并且在栅极沟槽52内的上表面60的金属栅极电极59，如在图5F中可以看到的那样。选择性地移除栅极电极59的金属材料，使得栅极电介质层55保持位于电介质层70'和栅极沟槽52的侧壁54上。与在参照图4描述的实施例中相比，栅极电极59的上表面60距主表面的深度更大。
参照图5F，在该实施例中，形成进一步的电绝缘层71，其填充栅极沟槽52的上部部分并且在被定位为相邻于栅极沟槽52的栅极电介质55上延伸。进一步的电绝缘层71可以是使用TEOS或基于等离子体的技术(诸如HDP)沉积的。
参照图5G，执行进一步的平坦化处理以移除电介质材料71、栅极电介质55和电介质材料70'，并且形成平坦化表面72，平坦化表面72由半导体衬底50的材料和电绝缘层71的位于栅极沟槽52的在金属栅极电极59上的上部部分中的剩余部分形成。电绝缘层71的剩余部分形成位于栅极电极59的上表面60上并且在栅极沟槽52内的上电介质层73。上电介质层73在栅极沟槽52内在位于侧壁54上的栅极电介质55之间横向地延伸。
参照图5H，然后在半导体衬底50的主表面51上形成第一电绝缘层61。可以通过选择性地氧化衬底50的半导体材料来在主表面51上选择性地形成第一电绝缘层61。在一些实施例中，第一电绝缘层61还在衬垫栅极沟槽52的栅极电介质层55上延伸，但是留出上电介质层73未被覆盖。然后在第一电绝缘层61上和在栅极沟槽52中的上电介质层73上作为单个连续层形成第二电绝缘层62。第二电绝缘层62可以是通过TEOS处理形成的。在一些实施例中，省略第一电绝缘层61并且仅施加第二电绝缘层62。
因此金属栅极电极59通过上电介质层73和形成电绝缘封盖74的第二绝缘层62的组合而在其顶表面上电绝缘、通过下电介质层70和栅极电介质55而在其底表面上电绝缘、以及通过位于栅极沟槽52的侧壁54上的栅极电介质55而在其侧面电绝缘。
电绝缘封盖74还造成在其上可以构建后续的金属化结构(具有其层间电介质)的平坦表面72。然而，由于在栅极沟槽52中位于金属栅极电极59的顶部上的中间的电绝缘封盖74的存在，通常由未掺杂的硅玻璃(USG)和/或BPSG(硼磷硅玻璃)形成的层间电介质层不与位于单元场中的栅极沟槽52中的金属栅极电极59直接接触。
图6A和图6B图示根据在此描述的实施例中的任何一个的可以包括栅极结构的晶体管器件的横截面视图。图6A和图6B图示采用场板沟槽80的形式的电荷补偿结构，场板沟槽80包括被通过电绝缘层82与半导体衬底52电绝缘的场板81。电绝缘层82通常已知为场板氧化物并且衬垫场板沟槽80的侧壁83和底部84。在一些实施例中，场板沟槽80可以具有细长的条带状结构，其具有实质上平行于栅极沟槽52的长度延伸的长度。在其它实施例中，场板沟槽80可以具有柱状形状，并且提供被布置成行和列的规则阵列的多个场板沟槽柱状场板沟槽。细长的栅极沟槽可以位于两行柱状场板沟槽之间。
在图6A中图示的实施例中，栅极沟槽52包括位于其底部53处的下电介质层70、位于下电介质层70和栅极沟槽52的侧壁54上的栅极电介质55。位于沟槽内的金属栅极电极59在其顶部侧处通过第二电介质层62电隔离，第二电介质层62在半导体衬底50的主表面51上延伸并且延伸到栅极沟槽52中，在其处其与金属栅极电极59的上表面60直接接触。
在图6中图示的实施例中，金属栅极电极59在其下侧上被下电介质层70和栅极电介质55包封，在其侧面上被栅极电介质55包封，并且在其上侧处被第二电介质层62包封。
在其它实施例中，栅极沟槽52可以具有如下的布置：其中金属栅极电极59在其下侧上以及在其侧面上仅由栅极电介质55包封并且在其上侧处仅由第二电介质层62包封。
在其它实施例中，金属栅极电极59在其下侧上被下电介质层70和栅极电介质55包封，在其侧面上被栅极电介质55包封，并且在其上侧处被位于栅极沟槽52内的附加的上电介质层和位于附加的上电介质层上的第二电介质层62包封。
还提供了第一电介质层61，其也在半导体衬底50的主表面51上延伸，使得第二电介质层62在横向上相邻于金属栅极电极59的区中位于该第一电介质层61上。
场板沟槽和场板81可以在制备栅极电极59之前被形成在主表面51中。
由位于金属栅极电极59上的第二绝缘层62以及如果存在的话附加的上电介质层73提供的电绝缘封盖用于在随后的处理期间保护下面的金属栅极电极59。
参照图6B，在栅极沟槽52中制备栅极电极59之后执行如下：将第二导电类型的掺杂剂注入到主表面51中以形成本体区85，以及注入第一导电类型的掺杂剂以在本体区85上形成源极区86。
然后可以在主表面51上形成金属化结构，以提供对于在单元场13内的位置处的源极区86和场板83的电连接以及对于在单元场13外的位置处的金属栅极电极59的连接。
图7图示制备晶体管器件的栅极的流程图100。晶体管器件包括具有主表面的半导体衬底、包括多个晶体管单元的单元场、以及在横向上围绕单元场的边缘终止区。
在框101中，在半导体衬底的在单元场中的主表面中形成栅极沟槽。在框102中，利用栅极电介质对栅极沟槽进行衬底。在框103中，在栅极电介质上并且在栅极沟槽内形成金属栅极电极。在框104中，在金属栅极电极上并且在栅极沟槽内形成电绝缘封盖。
提供了一种栅极结构，其中金属栅极电极在位于器件的有源区域中即单元场中的金属栅极电极的区中的所有侧上被栅极电介质包封。因此，由于可以在器件的制造期间的后续处理步骤中使用标准的湿法化学清洗技术，因此简化了包括金属栅极电极的晶体管器件的制备。因此，这种结构提供了克服对于金属栅极器件的制造而言的许多约束的方法。更进一步地，栅极电极的顶部未被暴露于增加的电场，这可以导致增加的器件的寿命。
为了容易描述而使用诸如“下方”、“下面”、“下部”、“上方”和“上部”等的空间相对的术语来解释一个元素相对于第二元素的定位。这些术语意图涵盖器件的除了与在各图中描绘的那些不同的不同定向之外的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种元素、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的元素。
如在此使用的那样，术语“具有”、“包含”、“包括”和“包括有”等是开放式的术语，其指示所声明的元素或特征的存在但是不排除附加的元素或特征。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。要理解的是，除非另外具体地指出，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示和描述了具体的实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种各样的替换和/或等同的实现可以代替所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (15)

1.一种晶体管器件，包括：
具有主表面的半导体衬底；包括多个晶体管单元的单元场；以及在横向上围绕单元场的边缘终止区；
其中，单元场包括：
在半导体衬底的主表面中的栅极沟槽；
衬垫栅极沟槽的栅极电介质；
金属栅极电极，其被布置在栅极沟槽中在栅极电介质上；
电绝缘封盖，其被布置在金属栅极电极上并且在栅极沟槽内。
2.根据权利要求1所述的晶体管器件，进一步包括第一电绝缘层，第一电绝缘层被布置在半导体衬底的在横向上相邻于栅极沟槽的主表面上。
3.根据权利要求2所述的晶体管器件，其中，电绝缘封盖形成第二电绝缘层的一部分，第二电绝缘层在第一电绝缘层上并且在位于栅极沟槽内的金属栅极电极上延伸。
4.根据权利要求1至3之一所述的晶体管器件，其中，栅极电介质进一步包括被布置在栅极沟槽的底部处的下电介质层，并且栅极电介质衬垫栅极沟槽的侧壁并且位于下电介质层的上表面上。
5.根据权利要求4所述的晶体管器件，其中，电绝缘封盖包括具有与半导体衬底的主表面实质上共面的上表面的上电介质层。
6.根据权利要求5所述的晶体管器件，进一步包括第二电绝缘层，其在半导体衬底的主表面上以及在上电介质层上延伸。
7.根据权利要求1至6之一所述的晶体管器件，进一步包括电荷补偿结构，其中，电荷补偿结构包括在延伸到主表面中并且被定位为在横向上相邻于栅极沟槽的柱状场板沟槽中的柱状场板。
8.一种制备晶体管器件的栅极的方法，所述晶体管器件包括具有主表面的半导体衬底、包括多个晶体管单元的单元场、以及在横向上围绕单元场的边缘终止区，所述方法包括：
在半导体衬底的在单元场中的主表面中形成栅极沟槽；
利用栅极电介质衬垫栅极沟槽；
在栅极电介质上形成金属栅极电极；
在金属栅极电极上以及在栅极沟槽内形成电绝缘封盖。
9.根据权利要求8所述的方法，其中，将栅极电介质沉积到栅极沟槽的底部和侧壁上。
10.根据权利要求8或9所述的方法，进一步包括：
移除金属栅极电极的上部部分，使得金属栅极电极的上表面凹陷在栅极沟槽内。
11.根据权利要求8至10之一所述的方法，进一步包括：
在半导体衬底的在横向上相邻于栅极沟槽的主表面上选择性地形成第一电绝缘层。
12.根据权利要求11所述的方法，进一步包括：
在第一电绝缘层上和在栅极沟槽中的金属栅极电极上形成第二电绝缘层以形成电绝缘封盖。
13.根据权利要求8至12之一所述的方法，进一步包括：
形成被布置在栅极沟槽的底部处的下电介质层，以及
在栅极沟槽的侧壁上和在下电介质层的上表面上形成栅极电介质。
14.根据权利要求13所述的方法，进一步包括：
在金属栅极电极上形成上电介质层以形成电绝缘封盖，上电介质层具有与半导体衬底的主表面实质上共面的上表面，以及
在上电介质层上和在半导体衬底的主表面上形成第二电绝缘层。
15.根据权利要求8至14之一所述的方法，进一步包括：
在形成电绝缘封盖之后，将本体区和源极区注入到半导体衬底的主表面中。
CN202110158204.8A 2020-02-06 2021-02-05 晶体管器件和制备晶体管器件的栅极的方法 Pending CN113224146A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20155979.6 2020-02-06
EP20155979.6A EP3863066A1 (en) 2020-02-06 2020-02-06 Transistor device and method of fabricating a gate of a transistor device

Publications (1)

Publication Number Publication Date
CN113224146A true CN113224146A (zh) 2021-08-06

Family

ID=69526121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110158204.8A Pending CN113224146A (zh) 2020-02-06 2021-02-05 晶体管器件和制备晶体管器件的栅极的方法

Country Status (4)

Country Link
US (2) US11600723B2 (zh)
EP (1) EP3863066A1 (zh)
KR (1) KR20210101154A (zh)
CN (1) CN113224146A (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP4091921B2 (ja) * 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
KR101075490B1 (ko) * 2009-01-30 2011-10-21 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR101095686B1 (ko) * 2009-07-24 2011-12-20 주식회사 하이닉스반도체 반도체 기억 소자 및 그 제조방법
US8021947B2 (en) * 2009-12-09 2011-09-20 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8951867B2 (en) * 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
DE102014109846B4 (de) 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
WO2018225600A1 (ja) * 2017-06-06 2018-12-13 三菱電機株式会社 半導体装置および電力変換装置
DE102018107568B4 (de) * 2018-03-29 2021-01-07 Infineon Technologies Ag Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
US10304933B1 (en) * 2018-04-24 2019-05-28 Semiconductor Components Industries, Llc Trench power MOSFET having a trench cavity
US10833087B2 (en) * 2018-08-21 2020-11-10 Micron Technology, Inc. Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods
US20220230883A1 (en) * 2019-05-16 2022-07-21 The Board Of Trustees Of The Leland Stanford Junior University Devices and methods involving activation of buried dopants using ion implantation and post-implantation annealing

Also Published As

Publication number Publication date
US20230178647A1 (en) 2023-06-08
KR20210101154A (ko) 2021-08-18
US11600723B2 (en) 2023-03-07
EP3863066A1 (en) 2021-08-11
US20210249534A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
US7352036B2 (en) Semiconductor power device having a top-side drain using a sinker trench
EP2955758B1 (en) Trench gate mos semiconductor device and method for manufacturing same
US7868394B2 (en) Metal-oxide-semiconductor transistor and method of manufacturing the same
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
US8652900B2 (en) Trench MOSFET with ultra high cell density and manufacture thereof
US9000515B2 (en) Super-junction trench MOSFETs with short terminations
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
US20070004116A1 (en) Trenched MOSFET termination with tungsten plug structures
CN111969059A (zh) 一种屏蔽栅沟槽式金属氧化物半导体场效应管
JP2005508083A (ja) ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス
JP6485034B2 (ja) 半導体装置の製造方法
US20200350401A1 (en) Superjunction Device with Oxygen Inserted Si-Layers
US20090032865A1 (en) Semiconductor component and method for producing it
CN111384168A (zh) 沟槽mosfet和沟槽mosfet的制造方法
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
US11600723B2 (en) Transistor device and method of fabricating a gate of a transistor device
US20240136411A1 (en) Transistor device and method of fabricating contacts to a semiconductor substrate
EP4362068A1 (en) Transistor device and method of fabricating contacts to a semiconductor substrate
US11949009B2 (en) Semiconductor die and method of manufacturing the same
US11462638B2 (en) SiC super junction trench MOSFET
CN117673082A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination