CN113192852A - 一种芯片的封装方法 - Google Patents
一种芯片的封装方法 Download PDFInfo
- Publication number
- CN113192852A CN113192852A CN202110476697.XA CN202110476697A CN113192852A CN 113192852 A CN113192852 A CN 113192852A CN 202110476697 A CN202110476697 A CN 202110476697A CN 113192852 A CN113192852 A CN 113192852A
- Authority
- CN
- China
- Prior art keywords
- packaging
- layer
- separator
- chip
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002245 particle Substances 0.000 claims abstract description 37
- 230000008018 melting Effects 0.000 claims abstract description 27
- 238000002844 melting Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000007788 liquid Substances 0.000 claims description 26
- 238000005192 partition Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims description 8
- 238000010146 3D printing Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- 238000000638 solvent extraction Methods 0.000 claims description 5
- 229910018731 Sn—Au Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 230000011218 segmentation Effects 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 15
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
Abstract
本发明公开了一种芯片的封装方法，涉及封装产品分割成型技术领域。该芯片的封装方法包括以下步骤：制作分隔件；在所述封装槽内制作金属线路层和绝缘介质层；烘烤固化绝缘介质层；在所述封装基板上表面贴装芯片；在所述封装槽内制作塑封层；对所述塑封层进行烘烤固化；高温烘烤，直至分隔件完全融化，从而使封装颗粒分开；所述分隔件的熔点低于所述金属线路层、固化后的所述绝缘介质层及固化后的所述塑封层的熔点，所述高温烘烤的温度高于所述分隔件的熔点，低于所述金属线路层、固化后的所述绝缘介质层及固化后的所述塑封层的熔点。该芯片的封装方法能够降低封装颗粒之间的间隙，提高单位面积内封装颗粒的数量，提高生产效率。
Description
技术领域
本发明涉及封装产品分割成型技术领域，尤其涉及一种芯片的封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。目前，晶圆级芯片尺寸封装是集成电路封装方式中的一种，它是一种先将整片晶片进行封装得到封装晶圆，再将其切割，得到单粒芯片的封装方法。
现有的封装分割技术是在整条封装产品中预留切割道，然后使用激光、金刚石、水刀等方式沿切割道，将整条封装分割为单颗封装颗粒。这种工艺技术由于需要预留较宽的切割道，宽度为25um-30um，会导致固定面积内的产品区域所能封装的颗粒数量减少，并且切割耗时较长，影响封装整体生产效率。
针对上述问题，需要开发一种芯片的封装方法，以解决较宽的切割道导致固定面积内的封装颗粒数量少、生产效率低的问题。
发明内容
本发明的目的在于提出一种芯片的封装方法，能够降低封装颗粒之间的间隙，提高单位面积内封装颗粒的数量，提高生产效率。
为达此目的，本发明采用以下技术方案：
一种芯片的封装方法，包括：
S1：制作分隔件，所述分隔件包括多个封装槽；
S2：在所述封装槽内制作金属线路层；
S3：在所述封装槽内灌筑液态绝缘介质制作绝缘介质层；
S4：对所述绝缘介质层进行烘烤固化，绝缘介质层与金属线路层共同组成封装基板；
S5：在所述封装基板上表面贴装芯片，所述芯片与所述金属线路层电连接；
S6：在所述封装槽内灌筑液态塑封料制作塑封层；
S7：对所述塑封层进行烘烤固化；
S8：高温烘烤，直至分隔件完全融化，从而使封装颗粒分开；
所述分隔件的熔点低于所述金属线路层、固化后的所述绝缘介质层及固化后的所述塑封层的熔点，所述高温烘烤的温度高于所述分隔件的熔点，低于所述金属线路层、固化后的所述绝缘介质层及固化后的所述塑封层的熔点。
优选地，所述金属线路层为包括多层金属线路，每层所述金属线路之间通过金属立柱连接。
优选地，所述绝缘介质层的上表面低于所述金属线路层的上表面。
优选地，所述芯片与所述金属线路层通过金属引线电连接。
优选地，所述分隔件的熔点高于所述液态绝缘介质及所述液态塑封料的固化温度。
优选地，所述分隔件包括围栏及设置于所述围栏内的多个隔板，多个所述隔板将所述围栏的内部分隔成多个封装槽。
优选地，所述围栏及所述隔板的高度大于所述封装颗粒的厚度。
优选地，所述金属线路层的材料为Cu、Al、W、Sn、Au或Sn-Au合金。
优选地，还包括：
S9：清洗所述封装颗粒的表面。
优选地，所述封装槽及所述金属线路层均是通过3D打印的方式制作的。
本发明的有益效果：
本发明提供了一种芯片的封装方法。该芯片的封装方法中，利用分隔件的封装槽进行芯片的封装，原工艺切割道的位置为封装槽之间的间隙。在完成封装工序后，对封装产品进行高温烘烤，高温烘烤的温度高于所述分隔件的熔点，低于所述金属线路层、固化后的所述绝缘介质层及固化后的所述塑封层的熔点，使分隔件融化，封装槽内的封装颗粒自然分割。
该芯片的封装方法最低可以将分割间隙下降到10um以下，较现有工艺的切割道宽度有大幅下降，可增加固定面积内的封装颗粒数量，提高生产效率。
附图说明
图1是本发明提供的芯片的封装方法的流程图；
图2是本发明提供的封装颗粒的剖视图；
图3是本发明提供的分隔件及金属线路层的剖视图；
图4是本发明提供的灌筑绝缘介质层的剖视图；
图5是本发明提供的贴装芯片及连接金属线路的剖视图；
图6是本发明提供的分隔件及金属线路层的俯视图；
图7是本发明提供的灌筑塑封层的剖视图。
图中：
1、分隔件；2、金属线路层；3、绝缘介质层；4、芯片；5、塑封层；6、金属引线；7、3D打印喷头；8、封装颗粒；
11、围栏；12、隔板；13、封装槽；21、金属立柱。
具体实施方式
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。其中，术语“第一位置”和“第二位置”为两个不同的位置。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一特征和第二特征直接接触，也可以包括第一特征和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
本实施例提供了一种芯片的封装方法。如图1所示，包括以下步骤：
S1：制作分隔件1，分隔件1包括多个封装槽13。
封装槽13的作用是为形成最终的封装颗粒8提供独立的成型空间，使封装颗粒8在制作过程中不会互相影响，各自保持独立。
S2：在封装槽13内制作金属线路层2。
S3：在封装槽13内灌筑液态绝缘介质制作绝缘介质层3。
S4：对绝缘介质层3进行烘烤固化，绝缘介质层3与金属线路层2共同组成封装基板。
S5：在封装基板上表面贴装芯片4，芯片4与金属线路层2电连接。
S6：在封装槽13内灌筑液态塑封料制作塑封层5。
S7：对塑封层5进行烘烤固化。
S8：高温烘烤，直至分隔件1完全融化，从而使封装颗粒8分开。
分隔件1的熔点低于金属线路层2、固化后的绝缘介质层3及固化后的塑封层5的熔点，高温烘烤的温度高于分隔件1的熔点，低于金属线路层2、固化后的绝缘介质层3及固化后的塑封层5的熔点。
分隔件1的熔点比金属线路层2、固化后的绝缘介质层3及塑封层5的熔点低，并利用高于分隔件1的熔点而低于金属线路层2、固化后的绝缘介质层3及塑封层5的熔点的温度进行高温烘烤，保证分隔件1融化的同时不会影响到封装颗粒8内部的结构，使封装槽13内的封装颗粒8自然分割，形成独立的封装颗粒8，如图2所示。
由于该芯片的封装方法不需要传统的刀具进行切割，故不需要在相邻的两个封装颗粒8之间预留切割道的宽度，而封装槽13之间的距离最低可以将封装颗粒8的分割间隙下降到10um以下，较现有工艺的切割道宽度有大幅下降，可增加固定面积内的封装颗粒8数量，提高生产效率。
优选地，金属线路层2为包括多层金属线路，如图3所示，每层金属线路之间通过金属立柱21连接。金属线路层2是由多层金属线路层2叠设置的结构，每层的金属线路与相邻的上下两层通过金属立柱21连接，形成立体结构。如图4所示，液态的绝缘介质流入金属线路之间的缝隙并烘烤固化，对金属线路层2的结构进行保护和加固，且能够防止金属线路层2受到外力变形引起短路。
其中，绝缘介质层3的上表面低于金属线路层2的上表面。金属线路层2能够外露出绝缘介质层3，以便能够将芯片4直接贴装在金属线路层2的最上层并与最上层的金属线路电连接，减少连接结构，既能够简化结构，又能够降低内阻。
优选地，如图5所示，芯片4与金属线路层2通过金属引线6电连接。
由于灌筑液态绝缘介质和液态塑封料时，液态绝缘介质和液态塑封料均能够直接与分隔件1接触，为防止分隔件1被液态绝缘介质和液态塑封料的温度融化，可以理解的是，分隔件1的熔点高于液态绝缘介质及液态塑封料的固化温度。
优选地，分隔件1包括围栏11及设置于围栏11内的多个隔板12，多个隔板12将围栏11的内部分隔成多个封装槽13。如图6所示，隔板12为封装槽13的分界线，高温烘烤时隔板12及围栏11融化，封装槽13内的封装颗粒8自然分离形成独立的封装颗粒8，不需要进行切割。极大地提高了生产效率，且增大了单位面积内的封装颗粒8的数量。
优选地，围栏11及隔板12的高度大于封装颗粒8的厚度。如图7所示，灌筑液态塑封料时，需要保证液态塑封料的高度低于围栏11及隔板12的高度，防止相邻封装槽13内的液态塑封料越过隔板12相互接触，高温烘烤时连为一体，导致分隔件1融化后封装颗粒8无法分离。
其中，金属线路层2的材料为Cu、Al、W、Sn、Au或Sn-Au合金。金属线路层2的材料的熔点需要高于烘烤温度选择及分隔件1的熔点，且优先选择电阻小的材料，能够提高最终封装颗粒8的性能。
优选地，该芯片的封装方法还包括：
S9：清洗封装颗粒8的表面。
可以理解的是，当分隔件1融化使封装颗粒8分离时，封装颗粒8表面不可避免地会粘有一部分融化的分隔件1，故需要对封装颗粒8的表面进行清洗。
优选地，封装槽13及金属线路层2均是通过3D打印的方式制作的。3D打印精度较高，可以将分割间隙也就是隔板12的厚度下降到10um以下，较现有工艺的切割道宽度(25um-30um)有大幅下降，可增加固定面积内的封装颗粒8数量，提高生产效率。同时金属线路层2由于是层叠的立体结构，且在灌筑液态绝缘介质并固化之前无支撑，故通过3D打印形成金属线路层2效率高，结构稳定。
由于3D打印是通过3D打印喷头7将分隔件1和金属线路层2的材料喷出形成立体结构，故在灌筑液态绝缘介质及液态塑封料时也可以通过3D打印喷头7进行灌筑，可以节省一个灌筑设备，提高现有设备的利用率。
以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种芯片的封装方法，其特征在于，包括以下步骤：
S1：制作分隔件(1)，所述分隔件(1)包括多个封装槽(13)；
S2：在所述封装槽(13)内制作金属线路层(2)；
S3：在所述封装槽(13)内灌筑液态绝缘介质制作绝缘介质层(3)；
S4：对所述绝缘介质层(3)进行烘烤固化，绝缘介质层(3)与金属线路层(2)共同组成封装基板；
S5：在所述封装基板上表面贴装芯片(4)，所述芯片(4)与所述金属线路层(2)电连接；
S6：在所述封装槽(13)内灌筑液态塑封料制作塑封层(5)；
S7：对所述塑封层(5)进行烘烤固化；
S8：高温烘烤，直至分隔件(1)完全融化，从而使封装颗粒(8)分开；
所述分隔件(1)的熔点低于所述金属线路层(2)、固化后的所述绝缘介质层(3)及固化后的所述塑封层(5)的熔点，所述高温烘烤的温度高于所述分隔件(1)的熔点，低于所述金属线路层(2)、固化后的所述绝缘介质层(3)及固化后的所述塑封层(5)的熔点。
2.根据权利要求1所述的芯片的封装方法，其特征在于，所述金属线路层(2)为包括多层金属线路，每层所述金属线路之间通过金属立柱(21)连接。
3.根据权利要求1所述的芯片的封装方法，其特征在于，所述绝缘介质层(3)的上表面低于所述金属线路层(2)的上表面。
4.根据权利要求1所述的芯片的封装方法，其特征在于，所述芯片(4)与所述金属线路层(2)通过金属引线(6)电连接。
5.根据权利要求1所述的芯片的封装方法，其特征在于，所述分隔件(1)的熔点高于所述液态绝缘介质及所述液态塑封料的固化温度。
6.根据权利要求1所述的芯片的封装方法，其特征在于，所述分隔件(1)包括围栏(11)及设置于所述围栏(11)内的多个隔板(12)，多个所述隔板(12)将所述围栏(11)的内部分隔成多个封装槽(13)。
7.根据权利要求6所述的芯片的封装方法，其特征在于，所述围栏(11)及所述隔板(12)的高度大于所述封装颗粒(8)的厚度。
8.根据权利要求1所述的芯片的封装方法，其特征在于，所述金属线路层(2)的材料为Cu、Al、W、Sn、Au或Sn-Au合金。
9.根据权利要求1所述的芯片的封装方法，其特征在于，还包括：
S9：清洗所述封装颗粒(8)的表面。
10.根据权利要求1-9中任一项所述的芯片的封装方法，其特征在于，所述封装槽(13)及所述金属线路层(2)均是通过3D打印的方式制作的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110476697.XA CN113192852B (zh) | 2021-04-29 | 2021-04-29 | 一种芯片的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110476697.XA CN113192852B (zh) | 2021-04-29 | 2021-04-29 | 一种芯片的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192852A true CN113192852A (zh) | 2021-07-30 |
| CN113192852B CN113192852B (zh) | 2023-12-15 |
Family
ID=76980696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110476697.XA Active CN113192852B (zh) | 2021-04-29 | 2021-04-29 | 一种芯片的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192852B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115332094A (zh) * | 2022-08-08 | 2022-11-11 | 浙江亚芯微电子股份有限公司 | 一种五芯片的封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101093807A (zh) * | 2006-02-21 | 2007-12-26 | 三星Sdi株式会社 | 用熔料密封料和加固结构封装有机发光显示器的方法 |
| CN101930943A (zh) * | 2005-11-10 | 2010-12-29 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN102231428A (zh) * | 2011-06-30 | 2011-11-02 | 四川虹视显示技术有限公司 | 一种oled显示器件及其封装结构和封装方法 |
| US20160013137A1 (en) * | 2014-07-10 | 2016-01-14 | Sumitomo Electric Industries, Ltd. | Method of manufacturing semiconductor device and semiconductor device |
| CN106169443A (zh) * | 2015-05-18 | 2016-11-30 | 东和株式会社 | 半导体装置及其制造方法 |
| US9972558B1 (en) * | 2017-04-04 | 2018-05-15 | Stmicroelectronics, Inc. | Leadframe package with side solder ball contact and method of manufacturing |
-
2021
- 2021-04-29 CN CN202110476697.XA patent/CN113192852B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930943A (zh) * | 2005-11-10 | 2010-12-29 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN101093807A (zh) * | 2006-02-21 | 2007-12-26 | 三星Sdi株式会社 | 用熔料密封料和加固结构封装有机发光显示器的方法 |
| CN102231428A (zh) * | 2011-06-30 | 2011-11-02 | 四川虹视显示技术有限公司 | 一种oled显示器件及其封装结构和封装方法 |
| US20160013137A1 (en) * | 2014-07-10 | 2016-01-14 | Sumitomo Electric Industries, Ltd. | Method of manufacturing semiconductor device and semiconductor device |
| CN106169443A (zh) * | 2015-05-18 | 2016-11-30 | 东和株式会社 | 半导体装置及其制造方法 |
| US9972558B1 (en) * | 2017-04-04 | 2018-05-15 | Stmicroelectronics, Inc. | Leadframe package with side solder ball contact and method of manufacturing |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115332094A (zh) * | 2022-08-08 | 2022-11-11 | 浙江亚芯微电子股份有限公司 | 一种五芯片的封装方法 |
| CN115332094B (zh) * | 2022-08-08 | 2023-09-05 | 浙江亚芯微电子股份有限公司 | 一种五芯片的封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192852B (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101715426B1 (ko) | 지그재그 구조로 적층된 다이용 전기 인터커넥트 | |
| US9024429B2 (en) | Microelectronic packages containing opposing devices and methods for the fabrication thereof | |
| KR101538648B1 (ko) | 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정 | |
| US20170092567A1 (en) | Microelectronic packages having mold-embedded traces and methods for the production thereof | |
| CN102117798B (zh) | 堆叠封装 | |
| US7723831B2 (en) | Semiconductor package having die with recess and discrete component embedded within the recess | |
| CN103219293B (zh) | 在封装工艺中切割底部填充物 | |
| US11728252B2 (en) | Semiconductor device package | |
| US9257415B2 (en) | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof | |
| US20140054783A1 (en) | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof | |
| US20150380386A1 (en) | Microelectronic packages having embedded sidewall substrates and methods for the producing thereof | |
| CN103296014A (zh) | 扇出晶圆级半导体芯片三维堆叠封装结构及工艺 | |
| CN113192852A (zh) | 一种芯片的封装方法 | |
| CN100505230C (zh) | 导线架及其制造方法 | |
| CN219303648U (zh) | 一种半导体封装结构 | |
| CN202394958U (zh) | 晶圆级半导体封装构造 | |
| CN103208431A (zh) | 半导体封装结构及其制作方法 | |
| US20020094608A1 (en) | Semiconductor assembly without adhesive fillets | |
| DE102011001306B4 (de) | Verfahren zur Herstellung von Halbleiter-Kapselungen | |
| US20010003055A1 (en) | Method of fabricating semiconductor device | |
| CN104201163B (zh) | 一种基于铝阳极氧化技术的高密度转接板及其制造方法 | |
| US20180138107A1 (en) | Lead frame and electronic component device | |
| CN115249621B (zh) | 一种半导体封装结构及其制备方法 | |
| CN102088015A (zh) | 半导体封装件及其制造方法 | |
| US20190382262A1 (en) | Through-substrate conductor support |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |