CN113169225A - 包含具有氢气势垒材料的垂直晶体管的装置及相关方法 - Google Patents

包含具有氢气势垒材料的垂直晶体管的装置及相关方法 Download PDF

Info

Publication number
CN113169225A
CN113169225A CN201980072826.XA CN201980072826A CN113169225A CN 113169225 A CN113169225 A CN 113169225A CN 201980072826 A CN201980072826 A CN 201980072826A CN 113169225 A CN113169225 A CN 113169225A
Authority
CN
China
Prior art keywords
semiconductive
conductive material
oxide
drain region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980072826.XA
Other languages
English (en)
Inventor
K·M·考尔道
R·甘地
李宜芳
S·E·西里斯
刘海涛
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113169225A publication Critical patent/CN113169225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种装置，其包括垂直晶体管，所述垂直晶体管包含各自个别地包括经配置以抑制氢气通过其渗透的至少一种导电材料的源极区域及漏极区域且包含垂直介于所述源极区域与所述漏极区域之间的沟道区域。所述垂直晶体管进一步包括横向邻近半导电支柱的所述沟道区域的至少一个栅极电极，及介于所述半导电支柱与所述至少一个栅极电极之间的电介质材料。还揭示相关装置、电子系统及方法。

Description

包含具有氢气势垒材料的垂直晶体管的装置及相关方法
优先权主张
本申请案主张2018年10月9日针对“包含具有氢气势垒材料的垂直晶体管的半导体装置及相关方法(Semiconductor Devices Including Vertical Transistors HavingHydrogen Barrier Materials,and Related Methods)”申请的第62/743,133号美国临时专利申请案的申请日期的权利。
技术领域
本发明的实施例涉及半导体装置设计及制造的领域。更具体来说，本文中所揭示的实施例涉及包含具有经配置以抑制氢物种通过其渗透的材料的垂直晶体管的半导体装置结构，且涉及相关半导体装置、电子系统及方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器，包含但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器。电阻可变存储器的非限制性实例包含电阻性随机存取存储器(ReRAM)、导电桥随机存取存储器(导电桥RAM)、磁性随机存取存储器(MRAM)、相变材料(PCM)存储器、相变随机存取存储器(PCRAM)、自旋力矩转移随机存取存储器(STTRAM)、基于氧空位的存储器及可编程导体存储器。
存储器装置的典型存储器单元包含至少一个存取装置(例如晶体管)及至少一个存储器存储结构(例如电容器)。半导体装置的现代应用可采用布置在展现存储器单元的行及列的存储器阵列中的海量存储器单元。
电容器(例如，有时被称为“单元电容器”或“存储电容器”)经配置以存储通过电容器中的存储电荷定义的逻辑状态(例如，“0”或“1”的二进制值)。晶体管在所属领域中可被称为“存取晶体管”。晶体管常规地包含介于一对源极/漏极区域之间的沟道区域且进一步包含经配置以通过沟道区域使所述源极/漏极区域彼此电连接的栅极。所述沟道区域常规地包含半导体材料，例如硅。
形成常规存储器单元的常规工艺通常包含执行氢气退火工艺，其中所制造存储器单元的一或多个特征经暴露到氢气同时在低温(例如，小于450℃)下退火。然而，在氢气退火工艺期间，氢气可扩散到存储器单元的存取装置的沟道区域中，从而使所得存储器装置的性能及/或可靠性降级。因此，需要减少或甚至防止此非所要氢气扩散的新方法及结构。
发明内容
在一些实施例中，一种装置包括垂直晶体管。所述垂直晶体管包括包含各自个别地包括经配置以抑制氢气通过其渗透的至少一种导电材料的源极区域及漏极区域的半导电支柱，且包括垂直介于所述源极区域与所述漏极区域之间的沟道区域。所述垂直晶体管进一步包括横向邻近所述半导电支柱的所述沟道区域的至少一个栅极电极，及介于所述半导电支柱与所述至少一个栅极电极之间的电介质材料。
在额外实施例中，一种装置包括垂直晶体管。所述垂直晶体管包括：漏极区域，其包括经配置以抑制氢气通过其渗透的至少一种导电材料；半导电支柱，其在所述漏极区域上方，所述半导电支柱包括：源极区域，所述源极区域包括经配置以抑制氢气通过其渗透的至少一种额外导电材料；及沟道区域，其垂直介于所述源极区域与所述漏极区域之间；至少一个栅极电极，其横向邻近所述半导电支柱的所述沟道区域；及电介质材料，其横向介于所述半导电支柱与所述至少一个栅极电极之间。
在进一步实施例中，一种制造装置的方法包括形成堆叠，所述堆叠包括：第一导电材料；漏极区域，其包括在所述第一导电材料上方的第二导电材料；及半导电材料，其在所述第二导电材料上方，所述第二导电材料经配置以抑制氢物种通过其渗透。图案化所述半导电材料以形成半导电支柱。形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱，所述栅极电介质材料介于所述栅极电极与所述半导电支柱之间。在所述栅极电介质材料、所述栅极电极及所述半导电支柱上方形成经配置以抑制氢物种通过其渗透的电绝缘材料。在所述电绝缘材料中形成开口以暴露所述半导电支柱的上表面。在所述电绝缘材料的所述开口内形成源极区域，所述源极区域包括经配置以抑制氢物种通过其渗透的第三导电材料。
在又进一步实施例中，一种制造半导体装置的方法包括形成堆叠，所述堆叠包括：第一导电材料；第二导电材料，其在所述第一导电材料上方；半导电材料，其在所述第二导电材料上方；及第三导电材料，其在所述半导电材料上方，其中所述第二导电材料及所述第三导电材料中的每一者经配置以抑制氢气通过其渗透。选择性地移除所述半导电材料的至少一部分及所述第三导电材料的至少一部分。形成包括所述半导电材料的剩余部分及所述第三导电材料的剩余部分的半导电支柱。形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱，所述栅极电介质材料介于所述栅极电极与所述半导电支柱之间。
附图说明
图1是根据本发明的实施例的半导体装置结构的简化横截面视图；
图2A到2F是说明形成图1的半导体装置结构的方法的各种阶段的简化横截面视图；
图3A到3G是说明根据本发明的额外实施例的形成半导体装置结构的方法的各种阶段的简化横截面视图；
图4A到4I是说明根据本发明的进一步实施例的形成半导体装置结构的另一制造工艺的各种阶段的简化横截面视图；及
图5是说明根据本发明的实施例的电子系统的示意性框图。
具体实施方式
本文中所包含的图解并不意指任何特定系统、半导体结构或半导体装置的实际视图，而仅仅是用于描述本文中的实施例的理想化表示。图间共有的元件及特征可保持相同数字标识，只有以下情况除外：为便于遵循描述，在大多数情况下，参考数字以其上引入或最充分地描述元件的图式的编号开始。
以下描述提供特定细节(例如材料类型、材料厚度及处理条件)以便提供本文中所描述的实施例的透彻描述。然而，所属领域的一般技术人员将理解，可在不采用这些特定细节的情况下实践本文中所揭示的实施例。实际上，可结合半导体行业中所采用的常规制造技术实践所述实施例。另外，本文中所提供的描述并未形成半导体装置结构、在处理半导体装置结构期间所使用的工具的完整描述，或用于制造半导体装置的工艺流程的完整描述。下文描述的结构并未形成完整半导体装置结构，或用于处理半导体装置结构的工具或系统。下文仅详细描述理解本文中所描述的实施例所必需的那些工艺动作及结构。形成完整半导体装置结构或用于处理半导体装置结构的工具或系统的额外动作可通过常规技术来执行。
如本文中所使用，关于给定参数、性质或条件的术语“基本上”表示及包含达到所属领域的一般技术人员将理解所述给定参数、性质或条件符合差异度(例如在可接受制造公差内)的程度。通过实例，取决于基本上满足的特定参数、性质或条件，所述参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、甚至满足至少99.9％或甚至满足100.0％。
如本文中所使用，关于特定参数的数值的“约”或“近似”包括所述数值及所属领域的一般技术人员将理解的在所述特定参数的可接受公差内的与所述数值的差异度。例如，关于数值的“约”或“近似”可包含在从数值的90.0％到110.0％的范围内(例如在从数值的95.0％到105.0％的范围内、在从数值的97.5％到102.5％的范围内、在从数值的99.0％到101.0％的范围内、在从数值的99.5％到100.5％的范围内或在从数值的99.9％到100.1％的范围内)的额外数值。
如本文中所使用，空间关系术语(例如“在…下面”、“在…下方”、“下”、“底部”、“上方”、“上”、“顶部”、“前”、“后”、“左”、“右”等)可为易于描述而用于描述如图中所说明的一个元件或特征与另一(些)元件或特征的关系。除非另有指定，否则所述空间关系术语意在涵盖除如图中所描绘的定向之外的不同材料定向。例如，如果将图中的材料反转，那么描述为在其它元件或特征“下方”或“下面”或“之下”或“底部上”的元件将接着定向在其它元件或特征的“上方”或“顶部上”。因此，取决于使用术语的上下文，术语“下方”可涵盖上方及下方两个定向，这对于所属领域的一般技术人员来说是显而易见的。所述材料可以其它方式定向(例如，旋转90度、反转、翻转等)且相应地解释本文中所使用的空间关系描述词。
如本文中所使用，“及/或”包含相关联列举项中的一或多者的任何组合及所有组合。
如本文中所使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多者以预定方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组合物、定向及布置。
根据本文中所描述的实施例，一种半导体装置包括垂直晶体管。所述垂直晶体管包括包含各自个别地包括经配置以抑制氢气通过其渗透的至少一种导电材料的源极区域及漏极区域的半导电支柱，且包括垂直介于所述源极区域与所述漏极区域之间的沟道区域。所述垂直晶体管进一步包括横向邻近所述半导电支柱的所述沟道区域的至少一个栅极电极，及介于所述半导电支柱与所述至少一个栅极电极之间的电介质材料。
根据本文中所描述的额外实施例，所述半导体装置的所述垂直晶体管包括漏极区域及在所述漏极区域上方的半导电支柱。所述漏极区域包括经配置以抑制氢气通过其渗透的至少一种导电材料。所述半导电支柱包括：源极区域，所述源极区域包括经配置以抑制氢气通过其渗透的至少一种额外导电材料；及沟道区域，其垂直介于所述源极区域与所述漏极区域之间。所述垂直晶体管进一步包括：至少一个栅极电极，其横向邻近所述半导电支柱的所述沟道区域；及电介质材料，其介于所述半导电支柱与所述至少一个栅极电极之间。
根据本发明的实施例的制造半导体装置的方法包含形成堆叠，所述堆叠包括：第一导电材料；漏极区域，其包括在所述第一导电材料上方的第二导电材料；及半导电材料，其在所述第二导电材料上方。所述方法进一步包含：图案化所述半导电材料以形成半导电支柱；及形成横向邻近所述半导电支柱的栅极电极及介于所述栅极电极与所述半导电支柱之间的栅极电介质材料。所述方法还包含：在所述栅极电介质材料、所述栅极电极及所述半导电支柱上方形成经配置以抑制氢物种通过其渗透的电绝缘材料；及在所述电绝缘材料中形成开口以暴露所述半导电支柱的上表面。在所述电绝缘材料的所述开口内形成包括经配置以抑制氢物种通过其渗透的第三导电材料的源极区域。所述第二导电材料及所述第三导电材料各自经配置以抑制氢物种通过其渗透。
根据本发明的额外实施例的制造半导体装置的方法包含形成堆叠，所述堆叠包括：第一导电材料；第二导电材料，其在所述第一导电材料上方；半导电材料，其在所述第二导电材料上方；及第三导电材料，其在所述半导电材料上方。所述第二导电材料及所述第三导电材料各自经配置以抑制氢物种通过其渗透。选择性地移除所述半导电材料的至少一部分及所述第三导电材料的至少一部分，且包括所述半导电材料的剩余部分及所述第三导电材料的剩余部分的半导电支柱形成半导电支柱。所述方法还包含形成横向邻近所述半导电支柱的栅极电极及介于所述栅极电极与所述半导电支柱之间的栅极电介质材料。
图1说明根据本发明的实施例的半导体装置结构140的简化横截面视图。半导体装置结构140包含上覆于电绝缘材料102的数字线104(例如，数据线、位线)。电绝缘材料102包括经配置以在氢气退火步骤期间抑制氢气渗透到半导体装置结构140的晶体管的沟道区域中的材料。因此，电绝缘材料102在本文中也可被称为势垒材料。电绝缘材料102可包括以下项中的一或多者：氮化硼(BN)、氮化硼碳(BCN)、氮氧化硅铝(SiAlON)、碳化硅(SiC)、氮化硅碳(SiCN)、氮化硅(SiN)、氮化硅铝(SiAlN)、氮氧化铝(AlON)及氧化铝(Al2O3)。在一些实施例中，电绝缘材料102包括氧化铝(Al2O3)。
垂直晶体管130上覆于数字线104。垂直晶体管130包含半导电支柱101，所述半导电支柱101包含漏极区域106、源极区域108及垂直介于漏极区域106与源极区域108之间的沟道区域110。如图1中所展示，数字线104与半导电支柱101的漏极区域106电连通。另外，垂直晶体管130进一步包含至少部分地包围半导电支柱101的横向表面的栅极电介质材料112，及横向相邻于栅极电介质材料112的一或多个栅极电极114(例如，字线)。栅极电介质材料112可横向介于栅极电极114与半导电支柱101的沟道区域110之间。
数字线104可包括导电材料，例如举例来说，钨、钛、镍、铂、铑、钌、铝、铜、钼、铱、银、金、金属合金；含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)；包括氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、氧化铱(IrOx)、氧化钌(RuOx)、其合金中的至少一者的材料；导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗等)；多晶硅；展现导电性的其它材料或其组合。
半导电支柱101的沟道区域110可包括经配制及配置以响应于将电压(例如，阈值电压、设置偏置电压、读取偏置电压)施加到垂直晶体管130而传导电流的半导电材料109(图2A)。例如，沟道区域110可包括具有大于多晶硅的带隙(例如大于1.65电子伏特(eV)的带隙)的半导电材料。在一些实施例中，沟道区域110包括氧化物半导体材料，例如举例来说，氧化锌锡(ZTO)、氧化铟锌(IZO)、氧化锌(ZnOx)、铟镓锌氧化物(IGZO)、铟镓硅氧化物(IGSO)、氧化铟(InOx、In2O3)、氧化锡(SnO2)、氧化钛(TiOx)、氮氧化锌(ZnxOyNz)、氧化镁锌(MgxZnyOz)、氧化铟锌(InxZnyOz)、铟镓锌氧化物(InxGayZnzOa)、锆铟锌氧化物(ZrxInyZnzOa)、铪铟锌氧化物(HfxInyZnzOa)、锡铟锌氧化物(SnxInyZnzOa)、铝锡铟锌氧化物(AlxSnyInzZnaOd)、硅铟锌氧化物(SixInyZnzOa)、氧化锌锡(ZnxSnyOz)、铝锌锡氧化物(AlxZnySnzOa)、镓锌锡氧化物(GaxZnySnzOa)、锆锌锡氧化物(ZrxZnySnzOa)、铟镓硅氧化物(InGaSiO)及其它类似材料。在一些实施例中，沟道区域110包括IGZO。
半导电支柱101的漏极区域106及源极区域108可各自个别地包括至少一种导电材料。所述导电材料可经配置以在氢气退火步骤期间抑制氢气通过其渗透。在一些实施例中，漏极区域106及源极区域108各自为基本上均质的。例如，漏极区域106及源极区域108可各自个别地由贯穿其尺寸(例如，横向尺寸、垂直尺寸)具有基本上均匀(例如，不可变)组合物的单种(例如，仅一种)材料形成。在其它实施例中，漏极区域106及源极区域108中的至少一者(例如，每一者)是非均质的。例如，漏极区域106及源极区域108中的一或多者贯穿其尺寸(例如，横向尺寸、垂直尺寸)可具有基本上非均匀(例如，可变)材料组合物。在一些实施例中，漏极区域106及源极区域108中的一或多者包括复合结构，所述复合结构包含经配置以抑制氢气通过其渗透的两种或两种以上(例如，三种或三种以上)不同导电势垒材料的堆叠(例如，积层)。
例如，如图1中所说明，漏极区域106及源极区域108可各自个别地包括导电材料的堆叠，包含第一势垒材料103、第二势垒材料105及第三势垒材料107。漏极区域106的势垒材料103、105、107可按与源极区域108的势垒材料103、105、107不同的顺序布置，使得例如漏极区域106的势垒材料103、105、107可按相对于源极区域108的势垒材料103、105、107反转的顺序布置，如图1中所说明。在额外实施例中，第一、第二及第三势垒材料103、105、107可按任何其它顺序布置以分别形成漏极区域106及源极区域108。在进一步实施例中，漏极区域106可包括源极区域108中不包含的一或多种势垒材料，或反之亦然。在一些实施例中，第一势垒材料103包括元素铱(Ir)，第二势垒材料105包括氧化铱(IrO2)，且第三势垒材料107包括氮化钛铝(TiAlN)。在其它实施例中，漏极区域106及源极区域108中的一或多者是非均质的且包括包含元素铱(Ir)及氧化铱(IrO2)的堆叠。在进一步实施例中，漏极区域106及源极区域108中的一或多者是基本上均质的且包括氮化钛铝(TiAlN)。
漏极区域106及源极区域108中的每一者可经形成为在从约
Figure BDA0003051330610000071
到约
Figure BDA0003051330610000072
(例如从约
Figure BDA0003051330610000073
到约
Figure BDA0003051330610000074
或从约
Figure BDA0003051330610000075
到约
Figure BDA0003051330610000076
)的范围内的相应厚度。在一些实施例中，漏极区域106及源极区域108经形成以具有彼此不同的厚度。在其它实施例中，漏极区域106及源极区域108经形成为相同厚度。
栅极电介质材料112可包括一或多种电绝缘材料，例如磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃、二氧化硅、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、氧化铌、氧化钼、氧化锶、氧化钡、氧化钇、氮化物材料(例如，氮化硅(Si3N4))、氮氧化物(例如，氮氧化硅)、另一栅极电介质材料、电介质碳氮化物材料(例如，碳氮化硅(SiCN))、电介质碳氮氧化物材料(例如，碳氮氧化硅(SiOCN))、另一材料或其组合。
栅极电极材料113(图2C)可包括一或多种导电材料，例如举例来说，钨、钛、镍、铂、钌、铝、铜、钼、金、金属合金；含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)；包括氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、元素钛(Ti)、元素铂(Pt)、元素铑(Rh)、元素钌(Ru)、元素钼(Mo)、元素铱(Ir)、氧化铱(IrOx)、氧化钌(RuOx)、元素钨(W)、元素铝(Al)、元素铜(Cu)、元素金(Au)、元素银(Ag)、多晶硅、其合金中的至少一者的材料；导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗等)；多晶硅；展现导电性的其它材料或其组合。
如图1中所展示，另一电绝缘材料116可至少部分地包围栅极电极114及栅极电介质材料112的横向表面。电绝缘材料116可填充介于相邻垂直晶体管130的相邻栅极电极114之间的空间。在一些实施例中，电绝缘材料116包括与电绝缘材料102及栅极电介质材料112相同的材料组合物。在其它实施例中，电绝缘材料116、电绝缘材料102及栅极电介质材料112中的一或多者包括与电绝缘材料116、电绝缘材料102及栅极电介质材料112中的一或多个其它者不同的材料组合物。
如图1中所展示，在一些实施例中，另一电绝缘材料118的第一部分上覆于垂直晶体管130，另一电绝缘材料120上覆于电绝缘材料118，且另一电绝缘材料118的第二部分上覆于另一电绝缘材料120。在其它实施例中，省略另一电绝缘材料118的第一部分。例如，额外电绝缘材料120可上覆于垂直晶体管130，且整个另一电绝缘材料118上覆于额外电绝缘材料120。额外电绝缘材料120可包括经配置以在氢气退火步骤期间抑制氢气通过其渗透的势垒材料。额外电绝缘材料120的材料组合物可与电绝缘材料102的材料组合物基本上相同或不同。因此，垂直晶体管130的半导电支柱101的沟道区域110可被半导电支柱101的漏极区域106及源极区域108以及电绝缘材料102及额外电绝缘材料120包围(例如，囊封)且基本上受半导电支柱101的漏极区域106及源极区域108以及电绝缘材料102及额外电绝缘材料120保护以免于氢物种渗透。
继续参考图1，半导体装置结构140可进一步包含填充延伸穿过另一电绝缘材料118及额外电绝缘材料120的开口124的导电材料122(例如，导电接触件材料)。例如，导电材料122可使垂直晶体管130的源极区域108电耦合到导电线结构(例如，源极线)。
图2A到2F说明根据本发明的一些实施例的形成图1中所展示的半导体装置结构140的制造工艺的各种阶段。参考图2A，堆叠结构200可经形成以包含电绝缘材料102、在电绝缘材料102上方的数字线104、在电绝缘材料102上方形成漏极区域106(图1)的导电势垒材料103、105、107中的一或多者(例如，每一者)、变为导电势垒材料103、105、107上方的沟道区域110(图1)的半导电材料109及在半导电材料109上方形成源极区域108(图1)的导电势垒材料103、105、107中的一或多者(例如，每一者)的额外量。
参考图2B，使堆叠结构200(图2A)经受至少一种材料移除工艺(例如，至少一种蚀刻工艺)以形成包含漏极区域106、沟道区域110及源极区域108的半导电支柱101。如图2B中所展示，所述材料移除工艺可暴露数字线104的上表面126。
接着参考图2C，可在数字线104的上表面126及半导电支柱101的表面(例如，上表面、侧表面)上方形成(例如，保形地形成)栅极电介质材料112。栅极电介质材料112可通过例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、低压化学气相沉积(LPCVD)、等离子体增强型化学气相沉积(PECVD)、另一沉积方法或其组合来形成。在形成栅极电介质材料112之后，可在栅极电介质材料112的至少一部分上方形成变为栅极电极114(图1)的栅极电极材料113。
参考图2D，可图案化栅极电极材料113(图2C)及栅极电介质材料112以形成包含半导电支柱101、栅极电介质材料112及栅极电极114的垂直晶体管130。栅极电介质材料112及栅极电极材料113(图2C)可使用本文中未详细描述的常规工艺(例如，化学机械平坦化工艺、蚀刻工艺)来图案化。
接着参考图2E，可在栅极电极114及栅极电介质材料112的至少一部分上方形成电绝缘材料116。电绝缘材料116可填充介于相邻垂直晶体管130的相邻栅极电极114之间的空间。电绝缘材料116可使用本文中未详细描述的常规工艺(例如，常规材料沉积工艺、常规化学机械平坦化(CMP)工艺)来形成。
接着参考图2F，可在垂直晶体管130及电绝缘材料116上方形成(例如，沉积)另一电绝缘材料118及额外电绝缘材料120，且接着可选择性地移除电绝缘材料118及额外电绝缘材料120的部分以形成开口124。接着可用导电材料122(图1)填充开口124以形成半导体装置结构140(图1)。另一电绝缘材料118、额外电绝缘材料120及开口124可使用本文中未详细描述的常规工艺(例如，常规材料沉积工艺、常规蚀刻工艺)来形成。
图3A到3G是说明根据本发明的额外实施例的形成半导体装置结构的制造工艺的各种阶段的简化横截面视图。贯穿剩余描述及附图，功能上类似的特征(例如，结构、装置)是用以100递增的类似参考数字指代。为避免重复，在本文中未详细描述剩余图中所展示的所有特征。而是，除非下文另有描述，否则通过作为先前所描述特征的参考数字的100增量的参考数字指定的特征(无论先前所描述特征在本段落之前首次描述，或在本段落之后首次描述)将被理解为与先前所描述特征基本上类似。
参考图3A，形成材料堆叠300以包含电绝缘材料302、在电绝缘材料302上方的数字线304、包含数字线304上方的导电势垒材料303、305、307中的一或多者(例如，每一者)的漏极区域306、在导电势垒材料303、305、307上方形成沟道区域310(图3B)的半导电材料309及在半导电材料309上方形成源极区域308(图3B)的导电势垒材料303、305、307中的一或多者(例如，每一者)。
参考图3B，使堆叠300经受至少一种材料移除工艺(例如，至少一种蚀刻工艺)以形成包括源极区域308及沟道区域310的半导电支柱301。如图3B中所展示，所述材料移除工艺可暴露漏极区域306的上表面311。在一些实施例中，漏极区域306的一或多个导电势垒材料303、305、307在移除工艺期间基本上维持在数字线304上方且未被移除。如图3B中所展示，数字线304与在数字线304上方连续地延伸的漏极区域306电连通。
接着参考图3C，可在漏极区域306的上表面311及半导电支柱301的表面(例如，上表面、侧表面)上方形成(例如，保形地形成)栅极电介质材料312。在形成栅极电介质材料312之后，可在栅极电介质材料312的至少一部分上方形成(例如，保形地形成)变为栅极电极314(图3D)的栅极电极材料313。在一些实施例中，栅极电介质材料312通过如先前参考图2C所描述的一或多种沉积工艺来形成。
接着参考图3D，可图案化栅极电极材料313(图3C)及栅极电介质材料312以形成垂直晶体管330(图3E)，所述垂直晶体管330包含半导电支柱301(包含源极区域308及沟道区域310)、漏极区域306、横向邻近半导电支柱301的沟道区域310的栅极电极314及在栅极电极314与半导电支柱301及漏极区域306中的每一者之间延伸的栅极电介质材料312。栅极电极材料313及栅极电介质材料312可使用本文中未详细描述的常规工艺(例如，CMP工艺、蚀刻工艺)来图案化。
接着参考图3E，可在栅极电极314及栅极电介质材料312的至少一部分上方形成(例如，选择性地形成)电绝缘材料316。电绝缘材料316可填充介于相邻垂直晶体管的相邻栅极电极314之间的空间。电绝缘材料316可使用本文中未详细描述的常规工艺(例如，CMP工艺、蚀刻工艺)来图案化。
接着参考图3F，可在垂直晶体管330上方形成(例如，沉积)另一电绝缘材料318的第一部分，可在另一电绝缘材料318的第一部分上方形成额外电绝缘材料320，且可在另一电绝缘材料320上方形成另一电绝缘材料318的第二部分。在其它实施例中，省略另一电绝缘材料318的第一部分，额外电绝缘材料320可上覆于垂直晶体管330，且整个另一电绝缘材料318上覆于额外电绝缘材料320。额外电绝缘材料320可包括经配置以在氢气退火步骤期间抑制氢气通过其渗透的势垒材料。
继续参考图3F，可选择性地移除另一电绝缘材料318及额外电绝缘材料320的至少一部分以形成开口324。
接着参考图3G，接着可用导电材料322填充开口324以形成半导体装置结构340。随后可通过导电材料322将导电线结构(例如，源极线)电耦合到垂直晶体管330的源极区域308。
在形成半导体装置结构340之后，可使半导体装置结构340经受氢气退火工艺。在氢气退火工艺期间，沟道区域310被漏极区域306、源极区域308、电绝缘材料302及额外电绝缘材料320包围(例如，囊封)且受漏极区域306、源极区域308、电绝缘材料302及额外电绝缘材料320保护以免于氢物种渗透。因为漏极区域306经维持在半导体装置结构340中且保持未经蚀刻，所以形成半导体装置结构340的方法通过减少必须执行的蚀刻步骤的数目而简化。此外，漏极区域306对沟道区域310提供扩展保护以免受可在氢气退火工艺期间扩散通过数字线304及栅极电介质材料312的氢物种的影响。
图4A到4I是说明根据本发明的进一步实施例的形成半导体装置结构的制造工艺的各种阶段的简化横截面视图。参考图4A，材料堆叠400包含电绝缘材料402、在电绝缘材料402上方的数字线404、包含在数字线404上方的导电势垒材料403、405、407中的一或多者(例如，每一者)的漏极区域406及在漏极区域406上方形成沟道区域410(图4B)的半导电材料409。
参考图4B，使堆叠400(图4A)经受至少一种材料移除工艺(例如，至少一种蚀刻工艺)以形成包括沟道区域410的半导电支柱401。如图4B中所展示，所述材料移除工艺可暴露漏极区域406的上表面411的至少一部分。漏极区域406在材料移除期间维持在数字线404上方。如图4B中所展示，数字线404与在数字线404上方连续地延伸的漏极区域406电连通。
接着参考图4C，可在漏极区域406的上表面411的至少一部分及半导电支柱401的表面(例如，上表面、侧表面)上方形成(例如，保形地形成)栅极电介质材料412。在形成栅极电介质材料412之后，可在栅极电介质材料412的至少一部分上方形成(例如，保形地形成)变为栅极电极414(图4D)的栅极电极材料413。
接着参考图4D，可图案化栅极电极材料413(图4C)及栅极电介质材料412以暴露沟道区域410的上表面419且形成栅极电极414。栅极电极材料413及栅极电介质材料412可使用本文中未详细描述的常规工艺(例如，CMP工艺、蚀刻工艺)来图案化。
继续参考图4D，可在栅极电介质材料412、栅极电极414及半导电支柱401的上表面419上方形成电绝缘材料416。电绝缘材料416可填充介于相邻垂直晶体管的相邻栅极电极414之间的空间。在其它实施例中，未在栅极电介质材料412、栅极电极414及半导电支柱401的一或多个上表面上方形成电绝缘材料416，如通过图4D中的虚线所说明。
接着参考图4E，在其中电绝缘材料416经形成在上表面419上方的实施例中，可移除电绝缘材料416的一部分以在其中形成暴露沟道区域410的上表面419的开口423。在其它实施例中，可任选地(如通过虚线指示)在栅极电介质材料412、栅极电极414及半导电支柱401上方形成额外电绝缘材料420。在此类实施例中，可移除额外电绝缘材料420的一部分以在其中形成暴露沟道区域410的上表面419的开口423。
接着，如图4F中所展示，可在电绝缘材料416的剩余部分或额外电绝缘材料420的剩余部分上方且在开口423(图4E)内的沟道区域410上方形成一或多种导电势垒材料403、405、407。
接着参考图4G，可使势垒材料403、405、407经受至少一种材料移除工艺以移除在开口423外部的势垒材料403、405、407的至少一部分且形成源极区域408。如图4G中所展示，形成源极区域408可形成垂直晶体管430，所述垂直晶体管430包含源极区域408、沟道区域410、漏极区域406、横向邻近沟道区域410的栅极电极414及在栅极电极414与沟道区域410及漏极区域406中的每一者之间延伸的栅极电介质材料412。
接着参考图4H，可在垂直晶体管430及电绝缘材料420上方形成(例如，沉积)另一电绝缘材料418，且接着可选择性地移除另一电绝缘材料418的部分以形成开口424。
接着参考图4I，接着可用导电材料422填充开口424(图4H)以形成半导体装置结构440。可采用导电材料422来将垂直晶体管430的源极区域408电耦合到导电线结构(例如，源极线)。
在形成半导体装置结构440之后，可使半导体装置结构440经受氢气退火工艺。垂直晶体管430的沟道区域410可被漏极区域406、源极区域408、电绝缘材料416及电绝缘材料402包围(例如，囊封)且受漏极区域406、源极区域408、电绝缘材料416及电绝缘材料402保护以免于氢物种渗透。因为漏极区域406经维持在半导体装置结构440中且保持未经蚀刻且因为形成源极区域408并不需要蚀刻，所以形成半导体装置结构440的方法通过减少必须执行的蚀刻步骤的数目而简化。此外，漏极区域406对沟道区域310提供扩展保护以免受可在氢气退火工艺期间扩散通过数字线404及栅极电介质材料412的氢物种的影响。
根据本发明的实施例的包含半导体装置结构(例如，先前参考图1、3G及4I所描述的半导体装置结构140、340、440)的半导体装置可用于本发明的电子系统的实施例中。例如，图5是根据本发明的实施例的说明性电子系统550的框图。例如，电子系统550可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或启用蜂窝的平板计算机(例如举例来说，
Figure BDA0003051330610000122
或
Figure BDA0003051330610000121
平板计算机)、电子书、导航装置等。电子系统550包含至少一个存储器装置555。至少一个存储器装置555可包含例如包含半导体装置结构(例如，本文中先前所描述的结构140、340、440)的实施例。电子系统550可进一步包含至少一个电子信号处理器装置560(通常被称为“微处理器”)。电子系统550可进一步包含用于由用户将信息输入到电子系统550中的一或多个输入装置565，例如举例来说，鼠标或其它指向装置、键盘、触摸垫、按钮或控制面板。电子系统550可进一步包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置570，例如举例来说，监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置565及输出装置570可包括既可用于将信息输入到电子系统550也可向用户输出视觉信息的单个触摸屏装置。一或多个输入装置565及输出装置570可与存储器装置555及电子信号处理器装置560中的至少一者电通信。
下文描述本发明的额外非限制实例性实施例。
实施例1：一种装置，其包括垂直晶体管，所述垂直晶体管包括：半导电支柱，其包括：源极区域及漏极区域，其各自个别地包括经配置以抑制氢气通过其渗透的至少一种导电材料；及沟道区域，其垂直介于所述源极区域与所述漏极区域之间；至少一个栅极电极，其横向邻近所述半导电支柱的所述沟道区域；以及电介质材料，其横向介于所述半导电支柱与所述至少一个栅极电极之间。
实施例2：根据实施例1所述的装置，其中所述源极区域及漏极区域中的至少一者是非均质的。
实施例3：根据实施例1及2中任一实施例所述的装置，其中所述源极区域及漏极区域中的至少一者的所述至少一种导电材料包括元素Ir、IrOx及TiAlN中的一或多者。
实施例4：根据实施例1及2中任一实施例所述的装置，其中所述源极区域及漏极区域中的至少一者的所述至少一种导电材料包括元素Ir及IrOx。
实施例5：根据实施例1及2中任一实施例所述的装置，其中所述源极区域及漏极区域中的至少一者的所述至少一种导电材料包括TiAlN。
实施例6：根据实施例1到5中任一实施例所述的装置，其中所述源极区域及漏极区域各自个别地具有在从约
Figure BDA0003051330610000132
到约
Figure BDA0003051330610000131
的范围内的厚度。
实施例7：根据实施例1到6中任一实施例所述的装置，其中所述源极区域及漏极区域具有彼此不同的材料组合物。
实施例8：根据实施例1到7中任一实施例所述的装置，其中所述沟道区域包括ZTO、IZO、ZnOx、IGZO、IGSO、InOx、In2O3、SnO2、TiOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa及InGaSiO中的一或多者。
实施例9：根据实施例1到7中任一实施例所述的装置，其中所述沟道区域包括IGZO。
实施例10：根据实施例1到9中任一实施例所述的装置，其中经配置以抑制氢气通过其渗透的电绝缘材料上覆于所述垂直晶体管的至少一部分。
实施例11：根据实施例10所述的装置，其中所述电绝缘材料包括Al2O3。
实施例12：根据实施例10及11中任一实施例所述的装置，其进一步包括上覆于所述电绝缘材料且与所述半导电支柱电连通的数字线。
实施例13：一种装置，其包括垂直晶体管，所述垂直晶体管包括：漏极区域，所述漏极区域包括经配置以抑制氢气通过其渗透的至少一种导电材料；半导电支柱，其在所述漏极区域上方，所述半导电支柱包括：源极区域，所述源极区域包括经配置以抑制氢气通过其渗透的至少一种额外导电材料；及沟道区域，其垂直介于所述源极区域与所述漏极区域之间；以及至少一个栅极电极，其横向邻近所述半导电支柱的所述沟道区域；以及电介质材料，其横向介于所述半导电支柱与所述至少一个栅极电极之间。
实施例14：根据实施例13所述的装置，其进一步包括在所述垂直晶体管上方的电绝缘材料，所述电绝缘材料经配置以抑制氢气通过其渗透。
实施例15：根据实施例13及14中任一实施例所述的装置，其中所述漏极区域在数字线上方连续地延伸。
实施例16：一种制造装置的方法，其包括：形成堆叠，所述堆叠包括：第一导电材料；漏极区域，其包括在所述第一导电材料上方的第二导电材料；及半导电材料，其在所述第二导电材料上方，所述第二导电材料经配置以抑制氢物种通过其渗透；图案化所述半导电材料以形成半导电支柱；形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱，所述栅极电介质材料介于所述栅极电极与所述半导电支柱之间；在所述栅极电介质材料、所述栅极电极及所述半导电支柱上方形成经配置以抑制氢物种通过其渗透的电绝缘材料；在所述电绝缘材料中形成开口以暴露所述半导电支柱的上表面；及在所述电绝缘材料的所述开口内形成源极区域，所述源极区域包括经配置以抑制氢物种通过其渗透的第三导电材料。
实施例17：根据实施例16所述的方法，其进一步包括选择所述第二导电材料及所述第三导电材料中的至少一者以包括Ir及IrOx。
实施例18：根据实施例16所述的方法，其进一步包括选择所述第二导电材料及所述第三导电材料中的至少一者以包括元素Ir、IrOx及TiAlN中的一或多者。
实施例19：根据实施例18所述的方法，其进一步包括选择所述第二导电材料及所述第三导电材料以具有彼此不同的材料组合物。
实施例20：一种制造装置的方法，其包括：形成堆叠，所述堆叠包括：第一导电材料；第二导电材料，其在所述第一导电材料上方；半导电材料，其在所述第二导电材料上方；及第三导电材料，其在所述半导电材料上方，其中所述第二导电材料及所述第三导电材料中的每一者经配置以抑制氢气通过其渗透；选择性地移除所述半导电材料的至少一部分及所述第三导电材料的至少一部分；形成包括所述半导电材料的剩余部分及所述第三导电材料的剩余部分的半导电支柱；及形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱，所述栅极电介质材料介于所述栅极电极与所述半导电支柱之间。
实施例21：根据实施例20所述的方法，其进一步包括：选择所述第一导电材料及所述第二导电材料中的一者以包括TiAlN；及选择所述第一导电材料及所述第二导电材料的另一者以包括元素Ir及IrO2的堆叠。
实施例22：根据实施例20所述的方法，其进一步包括选择所述第一导电材料以包括BN、BCN、SiAlON、SiC、SiCN、SiN、SiAlN、AlON及Al2O3中的一或多者。
实施例23：根据实施例20到22中任一实施例所述的方法，其进一步包括选择所述半导电材料以包括ZTO、IZO、ZnOx、IGZO、IGSO、InOx、In2O3、SnO2、TiOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa及InGaSiO中的一或多者。
虽然已结合图描述特定说明性实施例，然所属领域的一般技术人员将认识到及明白，本发明所涵盖的实施例并不限于本文中明确地展示及描述的那些实施例。而是，可在不脱离本发明所涵盖的实施例的范围(例如后文中所主张的范围，包含合法等效物)的情况下做出本文中所描述的实施例的许多添加、删除及修改。另外，来自一个所揭示实施例的特征可与另一所揭示实施例的特征组合同时仍涵盖在本发明的范围内。

Claims (20)

1.一种装置，其包括：
垂直晶体管，其包括：
半导电结构，其包括：
源极区域及漏极区域，所述源极区域及所述漏极区域各自个别地包括经配置以抑制氢气通过其渗透的至少一种导电材料；及
沟道区域，其垂直介于所述源极区域与所述漏极区域之间；
至少一个栅极电极，其横向邻近所述半导电结构的所述沟道区域；及
电介质材料，其横向介于所述半导电结构与所述至少一个栅极电极之间。
2.根据权利要求1所述的装置，其中所述源极区域及所述漏极区域中的至少一者是非均质的。
3.根据权利要求1所述的装置，其中所述源极区域及所述漏极区域中的一或多者的所述至少一种导电材料包括元素Ir、IrOx及TiAlN中的一或多者。
4.根据权利要求1所述的装置，其中所述源极区域及所述漏极区域中的一或多者的所述至少一种导电材料包括元素Ir及IrOx。
5.根据权利要求1所述的装置，其中所述源极区域及所述漏极区域中的一或多者的所述至少一种导电材料包括TiAlN。
6.根据权利要求1所述的装置，其中所述源极区域及所述漏极区域各自个别地具有在从约
Figure FDA0003051330600000011
到约
Figure FDA0003051330600000012
的范围内的厚度。
7.根据权利要求1所述的装置，其中所述源极区域及所述漏极区域具有彼此不同的材料组合物。
8.根据权利要求1所述的装置，其中所述沟道区域包括氧化锌锡、氧化铟锌、氧化锌、铟镓锌氧化物、铟镓硅氧化物、氧化铟、氧化锡、氧化钛、氮氧化锌、氧化镁锌、锆铟锌氧化物、铪铟锌氧化物、锡铟锌氧化物、铝锡铟锌氧化物、硅铟锌氧化物、氧化锌锡、铝锌锡氧化物、镓锌锡氧化物、锆锌锡氧化物及铟镓硅氧化物中的一或多者。
9.根据权利要求1所述的装置，其进一步包括电绝缘材料，所述电绝缘材料经配置以抑制氢气通过其渗透、上覆于所述垂直晶体管的至少一部分。
10.根据权利要求9所述的装置，其中所述电绝缘材料包括Al2O3。
11.根据权利要求9所述的装置，其进一步包括上覆于所述电绝缘材料且与所述半导电支柱电连通的数字线。
12.根据权利要求1所述的装置，其中所述半导电结构包括包含所述源极区域、所述漏极区域及所述沟道区域的半导电支柱。
13.根据权利要求1所述的装置，其中所述半导电结构包括：
所述漏极区域；及
半导电支柱，其包括所述源极区域及所述沟道区域，所述半导电支柱具有小于所述漏极区域的横向尺寸。
14.根据权利要求14所述的装置，其中所述漏极区域在数字线上方连续地延伸。
15.一种制造装置的方法，其包括：
形成堆叠，所述堆叠包括：
第一导电材料；
第二导电材料，其在所述第一导电材料上方，所述第二导电材料经配置以抑制氢物种通过其渗透；及
半导电材料，其在所述第二导电材料上方；
图案化至少所述半导电材料以形成支柱结构；及
形成栅极电介质材料及栅极电极以横向邻近所述半导电支柱，所述栅极电介质材料介于所述栅极电极与所述支柱结构之间。
16.根据权利要求15所述的方法，其中：
形成堆叠包括形成所述堆叠以进一步包括在所述半导电材料上方的第三导电材料，所述第三导电材料经配置以抑制氢物种通过其渗透；且
图案化至少所述半导电材料以形成支柱结构包括图案化至少所述半导电材料及所述第三导电材料以形成所述支柱结构。
17.根据权利要求16所述的方法，其中图案化至少所述半导电材料及所述第三导电材料以形成所述支柱结构包括图案化所述第二导电材料、所述半导电材料及所述第三导电材料以形成所述支柱结构。
18.根据权利要求15所述的方法，其进一步包括：
在所述栅极电介质材料、所述栅极电极及所述支柱结构上方形成经配置以抑制氢物种通过其渗透的电绝缘材料；
在所述电绝缘材料中形成开口以暴露所述支柱结构的上表面；及
在所述电绝缘材料的所述开口内形成第三导电材料，所述第三导电材料经配置以抑制氢物种通过其渗透。
19.根据权利要求16所述的方法，其进一步包括选择所述第二导电材料以包括元素Ir、IrOx及TiAlN中的一或多者。
20.根据权利要求20所述的方法，其进一步包括选择所述半导电材料以包括氧化锌锡、氧化铟锌、氧化锌、铟镓锌氧化物、铟镓硅氧化物、氧化铟、氧化锡、氧化钛、氮氧化锌、氧化镁锌、锆铟锌氧化物、铪铟锌氧化物、锡铟锌氧化物、铝锡铟锌氧化物、硅铟锌氧化物、氧化锌锡、铝锌锡氧化物、镓锌锡氧化物、锆锌锡氧化物及铟镓硅氧化物中的一或多者。
CN201980072826.XA 2018-10-09 2019-10-08 包含具有氢气势垒材料的垂直晶体管的装置及相关方法 Pending CN113169225A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862743133P 2018-10-09 2018-10-09
US62/743,133 2018-10-09
PCT/US2019/055105 WO2020076758A1 (en) 2018-10-09 2019-10-08 Devices including vertical transistors having hydrogen barrier materials, and related methods

Publications (1)

Publication Number Publication Date
CN113169225A true CN113169225A (zh) 2021-07-23

Family

ID=70052385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980072826.XA Pending CN113169225A (zh) 2018-10-09 2019-10-08 包含具有氢气势垒材料的垂直晶体管的装置及相关方法

Country Status (7)

Country Link
US (1) US11658246B2 (zh)
EP (1) EP3857604A4 (zh)
JP (1) JP7177260B2 (zh)
KR (1) KR20210053353A (zh)
CN (1) CN113169225A (zh)
TW (1) TWI716146B (zh)
WO (1) WO2020076758A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393908B1 (en) * 2021-02-04 2022-07-19 Micron Technology, Inc. Methods of forming a microelectronic device, and related microelectronic devices, memory devices, and electronic systems
CN116190413A (zh) * 2021-12-24 2023-05-30 北京超弦存储器研究院 半导体结构的制作方法及半导体结构

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442579A (ja) 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
JP5646798B2 (ja) 1999-11-11 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体集積回路装置の製造方法
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
KR100451569B1 (ko) 2002-05-18 2004-10-08 주식회사 하이닉스반도체 수소배리어막을 구비한 반도체 장치의 제조 방법
US20070148939A1 (en) * 2005-12-22 2007-06-28 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
JP4952148B2 (ja) 2006-08-29 2012-06-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP5092461B2 (ja) 2007-03-09 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5502302B2 (ja) 2008-09-26 2014-05-28 ローム株式会社 半導体装置およびその製造方法
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20110139394A (ko) 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
US8907396B2 (en) 2012-01-04 2014-12-09 Micron Technology, Inc Source/drain zones with a delectric plug over an isolation region between active regions and methods
JP6100071B2 (ja) 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8940592B2 (en) 2013-01-11 2015-01-27 Micron Technology, Inc. Memories and methods of forming thin-film transistors using hydrogen plasma doping
US8878271B2 (en) 2013-03-01 2014-11-04 Micron Technology, Inc. Vertical access device and apparatuses having a body connection line, and related method of operating the same
JP6444135B2 (ja) * 2013-11-01 2018-12-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20150101726A (ko) * 2014-02-27 2015-09-04 에스케이하이닉스 주식회사 터널링 트랜지스터, 그를 포함하는 저항 변화 메모리 장치 및 그 제조방법
WO2015159179A1 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9553199B2 (en) 2014-12-30 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. FET device having a vertical channel in a 2D material layer
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP3153463B1 (en) 2015-10-08 2018-06-13 IMEC vzw Method for producing a pillar structure in a semiconductor layer
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
KR102476806B1 (ko) * 2016-04-01 2022-12-13 에스케이하이닉스 주식회사 강유전체막을 포함하는 반도체 메모리 장치
US9806191B1 (en) * 2016-10-11 2017-10-31 United Microelectronics Corp. Vertical channel oxide semiconductor field effect transistor and method for fabricating the same
KR102558973B1 (ko) 2017-01-18 2023-07-24 삼성디스플레이 주식회사 트랜지스터 표시판
CN107359168A (zh) 2017-07-11 2017-11-17 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
EP3857604A4 (en) 2022-10-05
US20200111919A1 (en) 2020-04-09
KR20210053353A (ko) 2021-05-11
WO2020076758A1 (en) 2020-04-16
EP3857604A1 (en) 2021-08-04
JP7177260B2 (ja) 2022-11-22
TW202023056A (zh) 2020-06-16
US11658246B2 (en) 2023-05-23
TWI716146B (zh) 2021-01-11
JP2022502865A (ja) 2022-01-11

Similar Documents

Publication Publication Date Title
US11139396B2 (en) Devices including vertical transistors, and related methods
US9455403B1 (en) Semiconductor structure and method for manufacturing the same
US11476259B2 (en) Memory devices including void spaces between transistor features, and related semiconductor devices and electronic systems
TWI720645B (zh) 包含異構通道之電晶體及相關裝置、電子系統及方法
US11393908B1 (en) Methods of forming a microelectronic device, and related microelectronic devices, memory devices, and electronic systems
US11658246B2 (en) Devices including vertical transistors, and related methods and electronic systems
US10950662B2 (en) Resistive memory device with meshed electrodes
US20230397398A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US11744086B2 (en) Methods of forming electronic devices, and related electronic devices
US20240074142A1 (en) Microelectronic devices, related memory devices, electronic systems, and methods
US20230397418A1 (en) Microelectronic devices including implant regions, and related memory devices, electronic systems, and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination