CN116190413A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN116190413A
CN116190413A CN202111599967.2A CN202111599967A CN116190413A CN 116190413 A CN116190413 A CN 116190413A CN 202111599967 A CN202111599967 A CN 202111599967A CN 116190413 A CN116190413 A CN 116190413A
Authority
CN
China
Prior art keywords
layer
gate
active region
region
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111599967.2A
Other languages
English (en)
Inventor
平延磊
罗杰
孟敬恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Superstring Academy of Memory Technology
Original Assignee
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Superstring Academy of Memory Technology filed Critical Beijing Superstring Academy of Memory Technology
Priority to CN202111599967.2A priority Critical patent/CN116190413A/zh
Publication of CN116190413A publication Critical patent/CN116190413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本公开提供一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括：形成基底，所述基底包括有源区；在所述基底上形成无氧隔离层，所述无氧隔离层覆盖至少部分所述有源区；在所述无氧隔离层上形成层间介质层，所述无氧隔离层用于隔开所述有源区与所述层间介质层。由于在形成层间介质层之前通过设置无氧隔离层将有源区的至少部分表面覆盖，后续再形成层间介质层时，形成过程中产生的氧和氢在无氧隔离层的隔离作用下不会渗透至有源区，从而避免在有源区形成氧空位，保证阈值电压和电子迁移率，进而提高半导体结构的性能。

Description

半导体结构的制作方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
在半导体结构的制作过程中，需要在有源区上形成栅极结构、层间介质层等结构，制作完成的半导体结构中，有源区会存在氧空位等缺陷，从而影响阈值电压和电子迁移率，进而影响半导体结构的性能。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供一种半导体结构的制作方法，所述制作方法包括：
形成基底，所述基底包括有源区；
在所述基底上形成无氧隔离层，所述无氧隔离层覆盖至少部分所述有源区；
在所述无氧隔离层上形成层间介质层，所述无氧隔离层用于隔开所述有源区与所述层间介质层。
根据本公开的一些实施例，所述基底包括栅极结构，所述栅极结构位于所述有源区，所述在所述基底上形成无氧隔离层，所述无氧隔离层覆盖至少部分所述有源区，包括：
在所述基底上形成所述无氧隔离层，所述无氧隔离层覆盖所述有源区的顶面和侧面，以及所述栅极结构的顶面和侧面；
所述制作方法还包括：去除位于所述有源区的顶面的部分所述无氧隔离层，暴露出部分所述有源区，在暴露出的部分所述有源区上分别形成源极和漏极。
根据本公开的一些实施例，所述去除位于所述有源区的顶面的部分所述无氧隔离层，暴露出部分所述有源区，在暴露出的部分所述有源区上分别形成源极和漏极，包括：
去除部分所述层间介质层和部分所述无氧隔离层，形成第一通孔和第二通孔，所述第一通孔暴露出所述有源区中的源区，所述第二通孔暴露出所述有源区中的漏区；
在所述第一通孔中形成源极，所述源极与所述源区接触；
在所述第二通孔中形成漏极，所述漏极与所述漏区接触。
根据本公开的一些实施例，所述在所述第一通孔中形成源极，包括：
在所述第一通孔内形成源极金属阻挡层，所述源极金属阻挡层覆盖所述第一通孔的侧壁和底壁；
在形成所述源极金属阻挡层的第一通孔内填充源极金属导电材料，以形成所述源极；
所述在所述第二通孔中形成漏极，包括：
在所述第二通孔内形成漏极金属阻挡层，所述漏极金属阻挡层覆盖所述第二通孔的侧壁和底壁；
在形成所述漏极金属阻挡层的第二通孔内填充漏极金属导电材料，以形成所述漏极。
根据本公开的一些实施例，在所述无氧隔离层上形成层间介质层之后，所述制作方法还包括：
平坦化所述层间介质层，并暴露出部分所述无氧隔离层以及所述栅极结构的顶面。
根据本公开的一些实施例，所述形成基底包括：
提供衬底；
在所述衬底上形成初始叠层结构，所述初始叠层结构包括层叠设置的第二栅介质材料层、半导体材料层、第一栅介质材料层和至少一层栅极导电材料层；
去除所述初始层叠结构部分侧壁，得到层叠结构，所述层叠结构包括第二栅介质层、有源层和栅极结构，其中，所述第二栅介质层由保留的所述第二栅介质材料层构成，所述有源层由保留的所述半导体材料层构成，所述栅极结构中的第一栅介质层由保留的所述第一栅介质材料层构成，所述栅极结构中的至少一层栅极导电层由保留的所述至少一层栅极导电材料层构成，所述有源层形成所述有源区，所述第一栅介质层暴露出所述有源区的部分顶面，暴露的所述顶面包括源区和漏区。
根据本公开的一些实施例，所述去除所述初始层叠结构部分侧壁，得到层叠结构，包括：
去除部分所述第二栅介质材料层、部分所述半导体材料层、部分所述第一栅介质材料层和部分所述栅极导电材料层，以暴露出所述第二栅介质材料层的侧面，以及暴露出所述半导体材料层的侧面，保留的所述第二栅介质材料层构成所述第二栅介质层，保留的所述半导体材料层构成所述有源层；
去除部分所述第一栅介质材料层和部分所述栅极导电材料层，以暴露出所述有源层的部分顶面，暴露的所述顶面包括源区和漏区，保留的所述第一栅介质材料层构成所述第一栅介质层；
去除部分所述栅极导电材料层，以暴露出所述第一栅介质层的部分顶面，从而形成所述层叠结构，保留的所述栅极导电材料层构成所述栅极导电层。
根据本公开的一些实施例，所述至少一层栅极导电层包括栅极金属阻挡层和形成于所述栅极金属阻挡层上的栅极金属导电层；
所述至少一层栅极导电材料层包括栅极金属阻挡材料层和栅极金属导电材料层，其中，所述栅极金属阻挡材料层用于形成所述栅极金属阻挡层，所述栅极金属导电材料层用于形成所述栅极金属导电层。
根据本公开的一些实施例，所述有源层的材料包括铟镓锌氧化物。
根据本公开的一些实施例，所述无氧隔离层的材料包括氮化硅、氮硅硼、硅碳氮、碳化硅中的至少一种。
根据本公开的一些实施例，采用原子层沉积工艺、气相沉积工艺或炉法工艺形成所述无氧隔离层。
本公开的第二方面提供一种半导体结构，所述半导体结构包括：
基底，所述基底包括有源区；
无氧隔离层，位于所述基底上，所述无氧隔离层覆盖至少部分所述有源区；
层间介质层，所述层间介质层覆盖至少部分所述无氧隔离层；
其中，所述无氧隔离层将所述有源区与所述层间介质层隔开。
根据本公开的一些实施例，所述基底包括栅极结构，所述栅极结构位于所述有源区，所述栅极结构包括设置于所述有源区上的第一栅介质层和至少一层栅极导电层，所述第一栅介质层覆盖所述有源区的第一区域，并避开所述有源区的第二区域，所述第二区域包括源区和漏区，所述无氧隔离层覆盖所述有源区的第二区域，且覆盖所述栅极结构的侧面。
根据本公开的一些实施例，所述基底包括衬底、位于所述衬底上的第二栅介质层、以及位于所述第二栅介质层上的有源层，所述有源层形成所述有源区；
所述无氧隔离层还覆盖所述第二栅介质层的侧面，并覆盖所述有源层的侧面。
根据本公开的一些实施例，所述至少一层栅极导电层包括栅极金属阻挡层和形成于所述栅极金属阻挡层上的栅极金属导电层。
根据本公开的一些实施例，所述半导体结构包括：
第一通孔，贯穿所述层间介质层和所述无氧隔离层，以贯通至所述有源区的源区，所述第一通孔内设置有与所述源区接触的源极；
第二通孔，贯穿所述层间介质层和所述无氧隔离层，以贯通至所述有源区的漏区，所述第二通孔内设置有与所述源区接触的漏极。
根据本公开的一些实施例，所述源极包括源极金属阻挡层，所述源极金属阻挡层覆盖所述第一通孔的底壁和侧壁，并在所述第一通孔内围合形成第一空腔，所述第一空腔内填充源极金属导电材料；
所述漏极包括漏极金属阻挡层，所述漏极金属阻挡层覆盖所述第二通孔的底壁和侧壁，并在所述第二通孔内围合形成第二空腔，所述第二空腔内填充漏极金属导电材料。
根据本公开的一些实施例，所述栅极结构、所述源极以及所述漏极的顶面平齐。
根据本公开的一些实施例，所述无氧隔离层的厚度为2-50nm。
本公开实施例所提供的半导体结构的制备方法及半导体结构中，首先在基底上形成有无氧隔离层，无氧隔离层覆盖至少部分有源区，然后再在无氧隔离层上形成层间介质层，从而使得无氧隔离层将有源区与层间介质层隔开，由于在形成层间介质层之前通过设置无氧隔离层将有源区的至少部分表面覆盖，后续再形成层间介质层时，形成过程中产生的氧和氢在无氧隔离层的隔离作用下不会渗透至有源区，从而避免在有源区形成氧空位，保证阈值电压和电子迁移率，进而提高半导体结构的性能。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是相关技术中半导体结构的示意图；
图2是根据一示例性实施例示出的一种半导体结构的制作方法的流程图；
图3是根据一示例性实施例示出的一种半导体结构的制作方法的流程图；
图4是根据一示例性实施例示出的一种半导体结构的制作方法的流程图；
图5是根据一示例性实施例示出的一种半导体结构的制作方法的流程图；
图6是根据一示例性实施例示出的一种半导体结构的制作方法的流程图；
图7是根据一示例性实施例示出的一种半导体结构的制作方法的流程图；
图8是根据一示例性实施例示出的一种半导体结构的衬底的结构示意图；
图9是根据一示例性实施例示出的一种半导体结构的步骤S120的结构示意图；
图10和图11是根据一示例性实施例示出的一种半导体结构的步骤S131的示意图；
图12和图13是根据一示例性实施例示出的一种半导体结构的步骤S132的示意图；
图14和图15是根据一示例性实施例示出的一种半导体结构的步骤S133的示意图；
图16是根据一示例性实施例示出的一种半导体结构的步骤S200的示意图；
图17是根据一示例性实施例示出的一种半导体结构的步骤S300的示意图；
图18是根据一示例性实施例示出的一种半导体结构的步骤S500的示意图；
图19和图20是根据一示例性实施例示出的一种半导体结构的步骤S410的示意图；
图21是根据一示例性实施例示出的一种半导体结构的步骤S421和步骤S431的示意图；
图22是根据一示例性实施例示出的一种半导体结构的步骤S422和步骤S432的示意图。
附图标记：
10’、有源区；20’、栅极结构；30’、层间介质层；40’、源极；50’、漏极；
10、有源区；101、半导体材料层；20、栅极结构；21、第一栅介质层；201、第一栅介质材料层；22、栅极金属阻挡层；202、栅极金属阻挡材料层；23、栅极金属导电层；203、栅极金属导电材料层；30、层间介质层；301、第一通孔；302、第二通孔；40、源极；41、源极金属阻挡层；42、源极金属导电材料；50、漏极；51、漏极金属阻挡层；52、漏极金属导电材料；60、衬底；70、第二栅介质层；701、第二栅介质材料层；80、无氧隔离层；91、第一硬掩膜；92、第二硬掩膜；93、第三硬掩膜；94、第四硬掩膜。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
相关技术中，在半导体的制作方法中，如图1所示在有源区10’的沟道区上形成栅极结构20’，之后形成覆盖有源区的暴露表面(包括源区和漏区)以及栅极结构20’的层间介质层30’，最后在层间介质层30’上设置通孔301’，并在通孔301’内形成源极40’和漏极50’。
通过上述制作方法得到的半导体结构如图1所示。采用该制作方法得到的半导体结构中，其有源区10’会存在氧空位等缺陷，从而影响阈值电压和电子迁移率，进而影响半导体结构的性能。申请人经研究发现，产生上述问题的原因在于，上述制作方法中，层间接介质层30’直接形成于有源区10’的暴露表面以及栅极结构20’上，层间介质层30’的材料通常为二氧化硅(SiO2)，在形成层间介质层30’的过程中，二氧化硅的前驱体例如一氧化二氮(N2O)或者臭氧(O3)中的氧会渗入有源区10’，从而造成有源区10’的氧空位等缺陷。另外，二氧化硅的前驱体硅烷(SiH4)、正硅酸乙酯(C8H20O4Si)中的氢也会渗入有源区10’，也会影响阈值电压和电子迁移率。
基于此，本公开示例性的实施例中提供一种半导体结构的制备方法，如图2所示，图2示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图，图8-图22为半导体结构的制作方法的各个阶段的示意图，下面结合图8-图22对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图2所示，本公开一示例性的实施例提供的一种半导体结构的制备方法，包括如下的步骤：
步骤S100：形成基底，基底包括有源区。
具体地，如图15所示，基底包括衬底60，有源区10形成于衬底60上。衬底60的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中的衬底60材料为硅。衬底60中根据需要掺杂一定的杂质离子，杂质离子可以为N型杂质离子或P型杂质离子。在一些实施例中，掺杂包括阱区掺杂和源漏区掺杂。本实施例中，衬底60中可以形成若干晶体管，若干晶体管作为DRAM存储器件的一部分，具体的，衬底60中具有若干间隔设置的有源区10，相邻有源区10之间通过浅槽隔离结构(图中未示出)隔离，有源区10包括沟道区以及位于沟道区两侧的源区和漏区，源区和漏区经源漏区掺杂形成。
在另一些实施例中，如图15所示，也可以在衬底60上形成有源层，有源层的材料例如可以为铟镓锌氧化物(indium gallium zinc oxide，简称IGZO)，由有源层形成上述的有源区10，在其他的实施例中，有源层的材料也可以为ZnOx、InOx、In2O3、SnO2、TiOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等其他材料。在该实施例中，有源层与衬底60之间需要设置第二栅介质层70，第二栅介质层70在有源层和衬底60之间形成隔离。第二栅介质层70的材料可以为氧化铪(HfO2)、氧化铝(Al2O3)、二氧化硅(SiO2)中的至少一种，第二栅介质层70可以为一层，也可以为多层，当第二栅介质层70为多层时，各层第二栅介质层70的材料可以相同，也可以不同。
步骤S200：在基底上形成无氧隔离层，无氧隔离层覆盖至少部分有源区。
该步骤中，如图16所示，通过在有源区10上覆盖无氧隔离层80，能够避免后续步骤中形成其他各层的过程中氧渗入有源区10。一些实施例中，无氧隔离层80将有源区10的部分表面覆盖，示例性地，如图16所示，基底包括栅极结构20，栅极结构20位于有源区10，具体地，栅极结构20位于有源区10的沟道区，有源区10中未被栅极结构20覆盖的部分用于构成源区和漏区。在基底上形成的无氧隔离层80覆盖有源区10的侧面，并覆盖有源区10中未被栅极结构20覆盖的顶面。在其他实施例中，无氧隔离层80也可以是将有源区10中未被栅极结构20覆盖的顶面中的部分顶面覆盖，暴露出源区和漏区，以便后续在源区上形成源极40，以及在漏区上形成漏极50(参见图21)。
在另一些实施例中，无氧隔离层80也可以是将有源区10完全覆盖，之后再去除部分有氧隔离层80，以暴露出有源区10中的沟道区，然后再于暴露的沟道区上形成栅极结构20。
无氧隔离层80的材料例如可以为氮化硅(SiN)、氮硅硼(SiBN)、硅碳氮(SiCN)、碳化硅(SiC)中的至少一种。可在基底上通过原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical Vapor Deposition，简称CVD)等沉积工艺形成无氧隔离层80，也可以采用炉法工艺(Furnace)等其他工艺形成无氧隔离层80。
步骤S300：在无氧隔离层上形成层间介质层，无氧隔离层用于隔开有源区与层间介质层。
该步骤中，如图17所示，层间介质层30的材料为氧化硅(SiO2)，在其他的实施例中，层间介质层30的材料也可以氮氧化硅(SiON)、氮化硅(SiN)中的至少一种。可在无氧隔离层80上通过原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical Vapor Deposition，简称CVD)等沉积工艺形成层间介质层30。
本公开实施例提供的半导体结构的制作方法中，首先在基底上形成有无氧隔离层80，无氧隔离层80覆盖至少部分有源区10，然后再在无氧隔离层80上形成层间介质层30，从而使得无氧隔离层80将有源区10与层间介质层30隔开，由于在形成层间介质层30之前通过设置无氧隔离层80将有源区10的至少部分表面覆盖，后续再形成层间介质层30时，形成过程中产生的氧和氢在无氧隔离层80的隔离作用下不会渗透至有源区10，从而避免在有源区10形成氧空位，保证阈值电压和电子迁移率，进而提高半导体结构的性能。
在基底包括栅极结构20的实施例中，步骤S200具体为：在基底上形成无氧隔离层80，无氧隔离层80覆盖有源区10的顶面和侧面，以及栅极结构的顶面和侧面。
本实施例中，如图16所示，无氧隔离层80将有源区10的顶面和侧面以及栅极结构20的顶面和侧面均覆盖，从而保证形成后续各结构层的过程中，不会有氧和氢渗透至有源区10。
进一步地，如图3所示，本公开实施例提供的半导体结构的制作方法还包括：
步骤S400：去除位于有源区的顶面的部分无氧隔离层，暴露出部分有源区，在暴露出的部分述有源区上分别形成源极和漏极。
在形成无氧隔离层80之后，可以在源区和漏区对应的位置设置通孔，从而暴露出源区和漏区，以便在源区上形成源极40，以及在漏区上形成漏极50。本实施例中，可采用光刻(Litho)、刻蚀(ETCH)等方式去除部分无氧隔离层80。
一些实施例中，去除部分无氧隔离层80以形成通孔的步骤可以是在形成了无氧隔离层80之后、且未形成层间介质层30之前，则在后续形成层间介质层30时需要避开上述的通孔位置，或者在形成层间介质层30之后再去除部分层间介质层30以将源区和漏出暴露。另一些实施例中，在形成了层间介质层30之后，同时去除部分无氧隔离层80和部分层间介质层30以将源区和漏区暴露。
示例性地，如3图所示，步骤S400具体包括如下步骤：
步骤S410：去除部分层间介质层和部分无氧隔离层，形成第一通孔和第二通孔，第一通孔暴露出有源区中的源区，第二通孔暴露出有源区中的漏区。
如图19和图20所示，在形成了层间介质层30之后，通过光刻(Litho)、刻蚀(ETCH)等方式形成贯穿层间介质层30和无氧隔离层80的第一通孔301以及第二通孔302，即一道工序即可将源区和漏区暴露，工艺过程更加简单。
作为示例，如图19所示，在层间介质层30上方设置第一硬掩膜91(hardmask)，第一硬掩膜91上设置有镂空图形，通过刻蚀将镂空图形转移至层间介质层30和无氧隔离层80中，从而在层间介质层30和无氧隔离层80中形成贯通的第一通孔301以及贯通的第二通孔302，如此，第一通孔301暴露出源区，第二通孔302暴露出漏区，以便后续与源区接触的源极40的形成，以及与漏区接触的漏极50的形成。在另外的实施例中，也可以是在层间介质层30上形成图形化光刻胶层，利用干法刻蚀将图形化光刻胶层中的图形转移至层间介质层30和无氧隔离层80中，以形成第一通孔301和第二通孔302。第一硬掩膜91、光刻胶层的材料例如可以为二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮化钛(TiN)等。在刻蚀形成第一通孔301和第二通孔302后，采用灰化工艺(asher)去除掩膜，并通过湿法清洗去除第一通孔301和第二通孔302内的杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体结构的质量。
步骤S420：在第一通孔中形成源极，源极与源区接触。
具体地，源极40可以为一层，例如可以是填充于第一通孔301中的金属层，金属层的材料例如可以为钨、铜、金、银中的至少一种。可在第一通孔301内通过原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical Vapor Deposition，简称CVD)等沉积工艺形成源极40。
步骤S430：在第二通孔中形成漏极，漏极与漏区接触。
具体地，漏极50可以为一层，例如可以是填充于第二通孔302中的金属层，金属层的材料例如可以为钨(W)、铜(Cu)、金(Au)、银(Ag)中的至少一种。可在第二通孔302内通过原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical VaporDeposition，简称CVD)等沉积工艺形成漏极50。
申请人还进一步发现，在形成源极40和漏极50的过程中，也会有氢渗透至有源区10，例如，当源极40和漏极50的材料为钨时，钨的前驱体硅烷(SiH4)、氢气(H2)中的氢会渗入有源区10，也会影响阈值电压和电子迁移率。
基于此，本公开一示例性实施例中，如图4所示，步骤S420具体包括如下步骤：
步骤S421：在第一通孔内形成源极金属阻挡层，源极金属阻挡层覆盖第一通孔的侧壁和底壁。
在第一通孔301内填充用于导电的金属材料之前，在第一通孔301内形成源极金属阻挡层41，如图21所示，源极金属阻挡层41覆盖第一通孔301的侧壁和底壁，从而能够避免后续形成源极40的过程中有氢渗透至有源区10。源极金属阻挡层41的材料可以为钛(Ti)、氮化钛(TiN)等，可通过原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical Vapor Deposition，简称CVD)等沉积工艺形成于第一通孔301内。
步骤S422：在形成源极金属阻挡层的第一通孔内填充源极金属导电材料，以形成源极。
在形成覆盖第一通孔301的侧壁和底壁的源极金属阻挡层41之后，如图22所示，源极金属阻挡层41在第一通孔301内围合形成第一空腔，将源极金属导电材料42填充于第一空腔，使得源极金属阻挡层41将源极金属导电材料42的侧面和底面包围，如此，在第一空腔内填充源极金属阻挡层41时，在源极金属阻挡层41的阻挡作用下，过程中即使产生氢也不会渗透至有源区10。
源极金属导电材料42可以为钨(W)、铜(Cu)、金(Au)、银(Ag)中的至少一种，源极金属导电材料42可通过原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical Vapor Deposition，简称CVD)等沉积工艺填充在第一通孔301内。
类似地，本公开一示例性实施例中，如图5所示，步骤S430具体包括如下步骤：
步骤S431：在第二通孔内形成漏极金属阻挡层，漏极金属阻挡层覆盖第二通孔的侧壁和底壁。
在第二通孔302内填充用于导电的金属材料之前，在第二通孔302内形成漏极金属阻挡层51，如图21所示，漏极金属阻挡层51覆盖第二通孔302的侧壁和底壁，从而能够避免后续形成漏极50的过程中有氢渗透至有源区10。漏极金属阻挡层51的材料可以为钛(Ti)、氮化钛(TiN)等，可通过原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical Vapor Deposition，简称CVD)等沉积工艺形成于第二通孔302内。
步骤S432：在形成漏极金属阻挡层的第二通孔内填充漏极金属导电材料，以形成漏极。
在形成覆盖第二通孔302的侧壁和底壁的漏极金属阻挡层51之后，如图22所示，漏极金属阻挡层51在第二通孔302内围合形成第二空腔，将漏极金属导电材料52填充于第二空腔，使得漏极金属阻挡层51将漏极金属导电材料52的侧面和底面包围，如此，在第二空腔内填充漏极金属阻挡层51时，在漏极金属阻挡层51的阻挡作用下，过程中即使产生氢也不会渗透至有源区10。
本实施例中，为了简化工艺，源极金属阻挡层41和漏极金属阻挡层51采用相同的材料并通过一道工序形成，类似地，源极金属导电材料42和漏极金属导电材料52采用相同的材料并通过一道工序同时将第一通孔301和第二通孔302填充。
本公开一示例性实施例中，在无氧隔离层80上形成层间介质层30之后，制作方法还包括：
步骤S500：平坦化层间介质层，并暴露出部分无氧隔离层以及栅极结构的顶面。
如图18所示，通过平坦化层间介质层30，保证上层结构的平整性，另外，利用平坦化层间介质层30的步骤，暴露出栅极结构20的顶面，以便栅极结构20与其上的其他金属层接触导电。示例性地，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)对层间介质层30进行平坦化处理。
可以理解的，平坦化层间介质层30的步骤可以是在形成第一通孔301和第二通孔302之前执行，如图所示，在形成无氧隔离层80上的层间介质层30之后，即对层间介质层30进行平坦化处理。在其他的实施例中，也可以是在形成第一通孔301和第二通孔302之后，或者形成源极40和漏极50之后。
本公开的一个示例性实施例中，如图6所示，步骤S100具体包括如下步骤：
步骤S110：提供衬底。
如图8所示，衬底60的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
步骤S120：在衬底上形成初始叠层结构，初始叠层结构包括层叠设置的第二栅介质材料层、半导体材料层、第一栅介质材料层和至少一层栅极导电材料层。
其中，如图9所示，第二栅介质材料层701用于形成第二栅介质层70，半导体材料层101用于形成有源层，第一栅介质材料层201用于形成栅极结构20中的第一栅介质层21，至少一层栅极导电材料层用于形成栅极结构20中的至少一层栅极导电层。
第一栅介质材料层201和第二栅介质材料层701的材料可以为氧化铪(HfO2)、氧化铝(Al2O3)、二氧化硅(SiO2)中的至少一种，第一栅介质材料层201与第二栅介质材料层701的材料可以相同，也可以不同。第一栅介质材料层201可以为一层，也可以为多层，当第一栅介质材料层201为多层时，各层第一栅介质材料层201的材料可以相同，也可以不同。第二栅介质材料层701可以为一层，也可以为多层，当第二栅介质材料层701为多层时，各层第二栅介质材料层701的材料可以相同，也可以不同。
半导体材料层101的材料例如可以为铟镓锌氧化物(indium gallium zincoxide，简称IGZO)，在其他的实施例中，半导体材料层101的材料也可以为ZnOx、InOx、In2O3、SnO2、TiOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等其他材料。
栅极导电材料层可以为一层，例如为一层金属导电层，也可以为多层，示例性地，如图9所示，至少一层栅极导电材料层包括栅极金属阻挡材料层202和栅极金属导电材料层203，其中，栅极金属阻挡材料层202用于形成栅极金属阻挡层22，栅极金属导电材料层203用于形成栅极金属导电层23。如此，在形成栅极金属导电材料层203之前，先形成栅极金属阻挡材料层202，从而避免后续形成栅极金属导电材料层203的过程中有氢渗透至有源区10。栅极金属阻挡材料层202的材料可以为钛(Ti)、氮化钛(TiN)等，栅极金属导电材料层203的材料可以为钨(W)、铜(Cu)、金(Au)、银(Ag)中的至少一种。
初始层叠结构中的各层均可采用原子层沉积工艺(Atomic layer deposition，简称ALD)、气相沉积工艺(Chemical Vapor Deposition，简称CVD)等沉积工艺形成。
在一些实施例中，在形成初始层叠结构之前，对衬底60进行湿法清洗，从而去除衬底60表面的杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体结构的质量。
步骤S130：去除初始层叠结构部分侧壁，得到层叠结构，层叠结构包括第二栅介质层、有源层和栅极结构。
其中，第二栅介质层70由保留的第二栅介质材料层701构成，有源层由保留的半导体材料层101构成。栅极结构20中的第一栅介质层21由保留的第一栅介质材料层201构成，栅极结构20中的至少一层栅极导电层由保留的至少一层栅极导电材料层构成，例如，在图所示的实施例中，栅极结构20中的栅极金属阻挡层22由保留的栅极金属阻挡材料层202构成，栅极结构20中的栅极金属导电层23由保留的栅极金属导电材料层203构成。有源层形成有源区10，第一栅介质层21暴露出有源区10的部分顶面，暴露的顶面包括源区和漏区。
本实施例中，通过去除初始叠层结构的部分侧壁来形成叠层结构，工艺过程简单，且易于保证制作精度，进而保证制作得到的半导体结构的性能。
一实施例中，如图7所示，步骤S130具体包括如下步骤：
步骤S131：去除部分第二栅介质材料层、部分半导体材料层、部分第一栅介质材料层和部分栅极导电材料层，以暴露出第二栅介质材料层的侧面，以及暴露出半导体材料层的侧面，保留的第二栅介质材料层构成第二栅介质层70，保留的半导体材料层构成所述有源层。
如图10和图11所示，通过去除部分第二栅介质材料层701、部分半导体材料层101、部分第一栅介质材料层201和部分栅极导电材料层，将第二栅介质层70和有源层的侧面露出，以使得后续形成无氧隔离层80时能够覆盖第二栅介质层70和有源层的侧面。
作为示例，如图10所示，在初始叠层结构上方设置第二硬掩膜92(hardmask)，通过刻蚀将第二硬掩膜92(hardmask)上的图形转移至第二栅介质材料层701、半导体材料层101、第一栅介质材料层201、栅极金属阻挡材料层202和栅极金属导电材料层203，从而暴露出第二栅介质材料层701的侧面，以及暴露出半导体材料层101的侧面。在另外的实施例中，也可以是在初始叠层结构上形成图形化光刻胶层，利用干法刻蚀将图形化光刻胶层中的图形转移至第二栅介质材料层701、半导体材料层101、第一栅介质材料层201、栅极金属阻挡材料层202和栅极金属导电材料层203。第二硬掩膜92、光刻胶层的材料例如可以为二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮化钛(TiN)等。在刻蚀后，采用灰化工艺(asher)去除掩膜，并通过湿法清洗去除表面的聚合物、表面颗粒等杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体结构的质量。
步骤S132：去除部分第一栅介质材料层和部分栅极导电材料层，以暴露出有源层的部分顶面，暴露的顶面包括源区和漏区，保留的第一栅介质材料层构成第一栅介质层21。
如图12和图13所示，通过去除部分第一栅介质材料层201和部分栅极导电材料层，将有源层的部分顶面以及第一栅介质层21的侧面露出，以使得后续形成无氧隔离层80时能够覆盖有源层的顶面和第一栅介质层21的侧面。
作为示例，如图12所示，在去除部分材料的栅极金属导电材料层203的上方设置第三硬掩膜93(hardmask)，通过刻蚀将第三硬掩膜93(hardmask)上的图形转移至第一栅介质材料层201、栅极金属阻挡材料层202和栅极金属导电材料层203，例如采用CxFy气体刻蚀栅极金属阻挡材料层202和栅极金属导电材料层203并停止于第一栅介质材料层201上方，再采用氯基气体刻蚀第一栅介质材料层201并停止于有源层的上方，从而暴露出第二栅介质材料层701的侧面，以及暴露出半导体材料层101的侧面。在另外的实施例中，也可以是在去除部分材料的栅极金属导电材料层203上形成图形化光刻胶层，利用干法刻蚀将图形化光刻胶层中的图形转移至第一栅介质材料层201、栅极金属阻挡材料层202和栅极金属导电材料层203。第三硬掩膜93、光刻胶层的材料例如可以为二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮化钛(TiN)等。在刻蚀后，采用灰化工艺(asher)去除掩膜，并通过湿法清洗去除表面的聚合物、表面颗粒等杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体结构的质量。
步骤S133：去除部分栅极导电材料层，以暴露出第一栅介质层的部分顶面，从而形成层叠结构，保留的栅极导电材料层构成栅极导电层。
如图14和图15所示，通过去除部分栅极导电材料层，将第一栅介质层21的部分顶面以及栅极导电层的侧面露出，以使得后续形成无氧隔离层80时能够覆盖第一栅介质层21的顶面和栅极导电层的侧面覆盖。
作为示例，如图14所示，在去除部分材料的栅极金属导电材料层203的上方设置第四硬掩膜94(hardmask)，通过刻蚀将第四硬掩膜94(hardmask)上的图形转移至栅极金属阻挡材料层202和栅极金属导电材料层203，例如采用CxFy气体刻蚀栅极金属阻挡材料层202和栅极金属导电材料层203并停止于第一栅介质层21上方，从而暴露出第一栅介质层21的部分顶面以及栅极导电层的侧面。在另外的实施例中，也可以是在去除部分材料的栅极金属导电材料层203上形成图形化光刻胶层，利用干法刻蚀将图形化光刻胶层中的图形转移至栅极金属阻挡材料层202和栅极金属导电材料层203。第四硬掩膜94、光刻胶层的材料例如可以为二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮化钛(TiN)等。在刻蚀后，采用灰化工艺(asher)去除掩膜，并通过湿法清洗去除表面的聚合物、表面颗粒等杂质，为后续工艺提供良好的界面性能和工艺基础，从而有利于提高形成的半导体结构的质量。
本公开示例性的实施例还提供了一种半导体结构，如图22所示，该半导体结构包括基底、无氧隔离层80和层间介质层30。其中，基底包括有源区10，具体地，如图所示，基底包括衬底60，有源区10形成于衬底60上。衬底60的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中所述半导体衬底60材料为硅。衬底60中根据需要掺杂一定的杂质离子，杂质离子可以为N型杂质离子或P型杂质离子。在一些实施例中，掺杂包括阱区掺杂和源漏区掺杂。本实施例中，衬底60中可以形成若干晶体管，若干晶体管作为DRAM存储器件的一部分，具体的，衬底60中具有若干间隔设置的有源区10，相邻有源区10之间通过浅槽隔离结构(图中未示出)隔离，有源区10包括沟道区以及位于沟道区两侧的源区和漏区，源区和漏区经源漏区掺杂形成。
在另一些实施例中，如图22所示，也可以在衬底60上形成有源层，有源层的材料例如可以为铟镓锌氧化物(indium gallium zinc oxide，简称IGZO)，由有源层形成上述的有源区10，在其他的实施例中，有源层的材料也可以为ZnOx、InOx、In2O3、SnO2、TiOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等其他材料。在该实施例中，有源层与衬底60之间需要设置第二栅介质层70，第二栅介质层70对有源层和衬底60之间形成隔离。第二栅介质层70的材料可以为氧化铪(HfO2)、氧化铝(Al2O3)、二氧化硅(SiO2)中的至少一种，第二栅介质层70可以为一层，也可以为多层，当第二栅介质层70为多层时，各层第二栅介质层70的材料可以相同，也可以不同。
无氧隔离层80位于基底上，无氧隔离层80覆盖至少部分有源区10。无氧隔离层80的材料例如可以为氮化硅(SiN)、氮硅硼(SiBN)、硅碳氮(SiCN)、碳化硅(SiC)中的至少一种层间介质层30覆盖至少部分无氧隔离层80。无氧隔离层80将有源区10与层间介质层30隔开。层间介质层30的材料为氧化硅(SiO2)，在其他的实施例中，层间介质层30的材料也可以氮氧化硅(SiON)、氮化硅(SiN)中的至少一种。无氧隔离层80的厚度为2-50nm。
本公开实施例提供的半导体结构中，无氧隔离层80将有源区10与层间介质层30隔开，从而避免层间介质层30形成过程中产生的氧和氢渗透至有源区10，从而避免在有源区10形成氧空位，保证阈值电压和电子迁移率，进而提高半导体结构的性能。
在一实施例中，如图22所示，基底包括栅极结构20，栅极结构20位于有源区10，栅极结构20包括设置于有源区10上的第一栅介质层21和至少一层栅极导电层，第一栅介质层21覆盖有源区10的第一区域，并避开有源区10的第二区域，第二区域包括源区和漏区，无氧隔离层80覆盖有源区10的第二区域，且覆盖栅极结构20的侧面。在由有源层形成有源区10的实施例中，无氧隔离层80还覆盖第二栅介质层70的侧面，并覆盖有源层的侧面。如此，无氧隔离层80能够将栅极结构20与层间介质层30之间形成隔离，从而进一步避免层间介质层30形成过程中产生的氧和氢渗透至有源区10。
其中，第一栅介质层21的材料可以为氧化铪(HfO2)、氧化铝(Al2O3)、二氧化硅(SiO2)中的至少一种。栅极导电层可以为一层，例如为一层金属导电层，也可以为多层，示例性地，如图22所示，至少一层栅极导电层包括栅极金属阻挡层22和栅极金属导电层23。如此，栅极金属阻挡材料层202能够避免形成栅极金属导电层23的过程中有氢渗透至有源区10。栅极金属阻挡层22的材料可以为钛(Ti)、氮化钛(TiN)等，栅极金属导电层23的材料可以为钨(W)、铜(Cu)、金(Au)、银(Ag)中的至少一种。
在一示例性实施例中，半导体结构还包括第一通孔301和第二通孔302。其中，第一通孔301贯穿层间介质层30和无氧隔离层80，以贯通至有源区10的源区，第一通孔301内设置有与源区接触的源极40。第二通孔302贯穿层间介质层30和无氧隔离层80，以贯通至有源区10的漏区，第二通孔302内设置有与源区接触的漏极50。
其中，源极40包括源极金属阻挡层41，源极金属阻挡层41覆盖第一通孔301的底壁和侧壁，并在第一通孔301内围合形成第一空腔，第一空腔内填充源极金属导电材料42。漏极50包括漏极金属阻挡层51，漏极金属阻挡层51覆盖第二通孔302的底壁和侧壁，并在第二通孔302内围合形成第二空腔，第二空腔内填充漏极金属导电材料52。通过设置源极金属阻挡层41和漏极金属阻挡层51，能够避免填充源极金属导电材料42和漏极金属导电材料52的过程中有氢渗透至有源区10。源极金属阻挡层41和漏极金属阻挡层51的材料可以为钛(Ti)、氮化钛(TiN)等。源极金属导电材料42和漏极金属导电材料52可以为钨(W)、铜(Cu)、金(Au)、银(Ag)中的至少一种。
在一实施例中，如图22所示，栅极结构20、源极40以及漏极50的顶面平齐，从而方便栅极结构20、源极40和漏极50与其他电连接结构连接。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (19)

1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
形成基底，所述基底包括有源区；
在所述基底上形成无氧隔离层，所述无氧隔离层覆盖至少部分所述有源区；
在所述无氧隔离层上形成层间介质层，所述无氧隔离层用于隔开所述有源区与所述层间介质层。
2.根据权利要求1所述的制作方法，其特征在于，所述基底包括栅极结构，所述栅极结构位于所述有源区，所述在所述基底上形成无氧隔离层，所述无氧隔离层覆盖至少部分所述有源区，包括：
在所述基底上形成所述无氧隔离层，所述无氧隔离层覆盖所述有源区的顶面和侧面，以及所述栅极结构的顶面和侧面；
所述制作方法还包括：去除位于所述有源区的顶面的部分所述无氧隔离层，暴露出部分所述有源区，在暴露出的部分所述有源区上分别形成源极和漏极。
3.根据权利要求2所述的制作方法，其特征在于，所述去除位于所述有源区的顶面的部分所述无氧隔离层，暴露出部分所述有源区，在暴露出的部分所述有源区上分别形成源极和漏极，包括：
去除部分所述层间介质层和部分所述无氧隔离层，形成第一通孔和第二通孔，所述第一通孔暴露出所述有源区中的源区，所述第二通孔暴露出所述有源区中的漏区；
在所述第一通孔中形成源极，所述源极与所述源区接触；
在所述第二通孔中形成漏极，所述漏极与所述漏区接触。
4.根据权利要求3所述的制作方法，其特征在于，所述在所述第一通孔中形成源极，包括：
在所述第一通孔内形成源极金属阻挡层，所述源极金属阻挡层覆盖所述第一通孔的侧壁和底壁；
在形成所述源极金属阻挡层的第一通孔内填充源极金属导电材料，以形成所述源极；
所述在所述第二通孔中形成漏极，包括：
在所述第二通孔内形成漏极金属阻挡层，所述漏极金属阻挡层覆盖所述第二通孔的侧壁和底壁；
在形成所述漏极金属阻挡层的第二通孔内填充漏极金属导电材料，以形成所述漏极。
5.根据权利要求2所述的制作方法，其特征在于，在所述无氧隔离层上形成层间介质层之后，所述制作方法还包括：
平坦化所述层间介质层，并暴露出部分所述无氧隔离层以及所述栅极结构的顶面。
6.根据权利要求1所述的制作方法，其特征在于，所述形成基底包括：
提供衬底；
在所述衬底上形成初始叠层结构，所述初始叠层结构包括层叠设置的第二栅介质材料层、半导体材料层、第一栅介质材料层和至少一层栅极导电材料层；
去除所述初始层叠结构部分侧壁，得到层叠结构，所述层叠结构包括第二栅介质层、有源层和栅极结构，其中，所述第二栅介质层由保留的所述第二栅介质材料层构成，所述有源层由保留的所述半导体材料层构成，所述栅极结构中的第一栅介质层由保留的所述第一栅介质材料层构成，所述栅极结构中的至少一层栅极导电层由保留的所述至少一层栅极导电材料层构成，所述有源层形成所述有源区，所述第一栅介质层暴露出所述有源区的部分顶面，暴露的所述顶面包括源区和漏区。
7.根据权利要求6所述的制作方法，其特征在于，所述去除所述初始层叠结构部分侧壁，得到层叠结构，包括：
去除部分所述第二栅介质材料层、部分所述半导体材料层、部分所述第一栅介质材料层和部分所述栅极导电材料层，以暴露出所述第二栅介质材料层的侧面，以及暴露出所述半导体材料层的侧面，保留的所述第二栅介质材料层构成所述第二栅介质层，保留的所述半导体材料层构成所述有源层；
去除部分所述第一栅介质材料层和部分所述栅极导电材料层，以暴露出所述有源层的部分顶面，暴露的所述顶面包括源区和漏区，保留的所述第一栅介质材料层构成所述第一栅介质层；
去除部分所述栅极导电材料层，以暴露出所述第一栅介质层的部分顶面，从而形成所述层叠结构，保留的所述栅极导电材料层构成所述栅极导电层。
8.根据权利要求6所述的制作方法，其特征在于，所述至少一层栅极导电层包括栅极金属阻挡层和形成于所述栅极金属阻挡层上的栅极金属导电层；
所述至少一层栅极导电材料层包括栅极金属阻挡材料层和栅极金属导电材料层，其中，所述栅极金属阻挡材料层用于形成所述栅极金属阻挡层，所述栅极金属导电材料层用于形成所述栅极金属导电层。
9.根据权利要求6所述的制作方法，其特征在于，所述有源层的材料包括铟镓锌氧化物。
10.根据权利要求1至9任一项所述的制作方法，其特征在于，所述无氧隔离层的材料包括氮化硅、氮硅硼、硅碳氮、碳化硅中的至少一种。
11.根据权利要求1至9任一项所述的制作方法，其特征在于，采用原子层沉积工艺、气相沉积工艺或炉法工艺形成所述无氧隔离层。
12.一种半导体结构，其特征在于，所述半导体结构包括：
基底，所述基底包括有源区；
无氧隔离层，位于所述基底上，所述无氧隔离层覆盖至少部分所述有源区；
层间介质层，所述层间介质层覆盖至少部分所述无氧隔离层；
其中，所述无氧隔离层将所述有源区与所述层间介质层隔开。
13.根据权利要求12所述的半导体结构，其特征在于，所述基底包括栅极结构，所述栅极结构位于所述有源区，所述栅极结构包括设置于所述有源区上的第一栅介质层和至少一层栅极导电层，所述第一栅介质层覆盖所述有源区的第一区域，并避开所述有源区的第二区域，所述第二区域包括源区和漏区，所述无氧隔离层覆盖所述有源区的第二区域，且覆盖所述栅极结构的侧面。
14.根据权利要求13所述的半导体结构，其特征在于，所述基底包括衬底、位于所述衬底上的第二栅介质层、以及位于所述第二栅介质层上的有源层，所述有源层形成所述有源区；
所述无氧隔离层还覆盖所述第二栅介质层的侧面，并覆盖所述有源层的侧面。
15.根据权利要求13所述的半导体结构，其特征在于，所述至少一层栅极导电层包括栅极金属阻挡层和形成于所述栅极金属阻挡层上的栅极金属导电层。
16.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构包括：
第一通孔，贯穿所述层间介质层和所述无氧隔离层，以贯通至所述有源区的源区，所述第一通孔内设置有与所述源区接触的源极；
第二通孔，贯穿所述层间介质层和所述无氧隔离层，以贯通至所述有源区的漏区，所述第二通孔内设置有与所述源区接触的漏极。
17.根据权利要求16所述的半导体结构，其特征在于，所述源极包括源极金属阻挡层，所述源极金属阻挡层覆盖所述第一通孔的底壁和侧壁，并在所述第一通孔内围合形成第一空腔，所述第一空腔内填充源极金属导电材料；
所述漏极包括漏极金属阻挡层，所述漏极金属阻挡层覆盖所述第二通孔的底壁和侧壁，并在所述第二通孔内围合形成第二空腔，所述第二空腔内填充漏极金属导电材料。
18.根据权利要求16所述的半导体结构，其特征在于，所述栅极结构、所述源极以及所述漏极的顶面平齐。
19.根据权利要求12至18任一项所述的半导体结构，其特征在于，所述无氧隔离层的厚度为2-50nm。
CN202111599967.2A 2021-12-24 2021-12-24 半导体结构的制作方法及半导体结构 Pending CN116190413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111599967.2A CN116190413A (zh) 2021-12-24 2021-12-24 半导体结构的制作方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111599967.2A CN116190413A (zh) 2021-12-24 2021-12-24 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN116190413A true CN116190413A (zh) 2023-05-30

Family

ID=86451052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111599967.2A Pending CN116190413A (zh) 2021-12-24 2021-12-24 半导体结构的制作方法及半导体结构

Country Status (1)

Country Link
CN (1) CN116190413A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225629A (ja) * 1992-02-14 1993-09-03 Ricoh Co Ltd 光磁気記録媒体
US20050032320A1 (en) * 2003-08-07 2005-02-10 Takashi Yokoyama Method for manufacturing a semiconductor device and a semiconductor device manufactured thereby
US20060157783A1 (en) * 2005-01-18 2006-07-20 Jian Chen Semiconductor device having trench isolation for differential stress and method therefor
US20070298549A1 (en) * 2006-06-23 2007-12-27 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor and devices obtained thereof
US20090057813A1 (en) * 2007-08-31 2009-03-05 Andy Wei Method for self-aligned removal of a high-k gate dielectric above an sti region
US20110140109A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140100647A (ko) * 2013-02-06 2014-08-18 삼성전자주식회사 매립 게이트를 갖는 반도체 소자의 제조 방법
US20200035563A1 (en) * 2018-07-27 2020-01-30 International Business Machines Corporation Gate stack optimization for wide and narrow nanosheet transistor devices
US20200111919A1 (en) * 2018-10-09 2020-04-09 Micron Technology, Inc. Devices including vertical transistors, and related methods and electronic systems
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225629A (ja) * 1992-02-14 1993-09-03 Ricoh Co Ltd 光磁気記録媒体
US20050032320A1 (en) * 2003-08-07 2005-02-10 Takashi Yokoyama Method for manufacturing a semiconductor device and a semiconductor device manufactured thereby
US20060157783A1 (en) * 2005-01-18 2006-07-20 Jian Chen Semiconductor device having trench isolation for differential stress and method therefor
US20070298549A1 (en) * 2006-06-23 2007-12-27 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor and devices obtained thereof
US20090057813A1 (en) * 2007-08-31 2009-03-05 Andy Wei Method for self-aligned removal of a high-k gate dielectric above an sti region
US20110140109A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140100647A (ko) * 2013-02-06 2014-08-18 삼성전자주식회사 매립 게이트를 갖는 반도체 소자의 제조 방법
US20200035563A1 (en) * 2018-07-27 2020-01-30 International Business Machines Corporation Gate stack optimization for wide and narrow nanosheet transistor devices
US20200111919A1 (en) * 2018-10-09 2020-04-09 Micron Technology, Inc. Devices including vertical transistors, and related methods and electronic systems
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板

Similar Documents

Publication Publication Date Title
US9543308B2 (en) Semiconductor device
US9548356B2 (en) Shallow trench isolation structures
US6420250B1 (en) Methods of forming portions of transistor structures, methods of forming array peripheral circuitry, and structures comprising transistor gates
KR101075490B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
US8586426B2 (en) Method of forming isolation structures for SOI devices with ultrathin SOI and ultrathin box
TWI459475B (zh) 製造半導體裝置之方法
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
US8598012B2 (en) Method for fabricating semiconductor device with buried gates
US6159808A (en) Method of forming self-aligned DRAM cell
US20190013204A1 (en) Method of fabricating buried word line and gate on finfet
US20020100952A1 (en) Semiconductor device and method of forming isolation area in the semiconductor device
US20110057264A1 (en) Method for protecting the gate of a transistor and corresponding integrated circuit
CN116190413A (zh) 半导体结构的制作方法及半导体结构
KR100540340B1 (ko) 반도체 소자의 제조 방법
CN113471285B (zh) 半导体结构及其制备方法
US20230420293A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
US20230060695A1 (en) Deep trench isolation with field oxide
CN114784008B (zh) 半导体结构及其制备方法
KR20110013033A (ko) 매립게이트를 구비한 반도체장치 제조 방법
CN117747536A (zh) 一种半导体器件的制备方法
CN117316919A (zh) 沟槽电容器及其制备方法
CN115863374A (zh) 一种图像传感器及其制作方法
CN115064498A (zh) 半导体结构的制造方法及半导体结构
KR20060123816A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010037477A (ko) 반도체소자의 게이트 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination