CN113156714A - 阵列基板及液晶显示面板 - Google Patents

阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN113156714A
CN113156714A CN202110465341.6A CN202110465341A CN113156714A CN 113156714 A CN113156714 A CN 113156714A CN 202110465341 A CN202110465341 A CN 202110465341A CN 113156714 A CN113156714 A CN 113156714A
Authority
CN
China
Prior art keywords
layer
array substrate
inner core
electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110465341.6A
Other languages
English (en)
Other versions
CN113156714B (zh
Inventor
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110465341.6A priority Critical patent/CN113156714B/zh
Priority to US17/419,668 priority patent/US11506946B1/en
Priority to PCT/CN2021/094388 priority patent/WO2022227134A1/zh
Publication of CN113156714A publication Critical patent/CN113156714A/zh
Application granted granted Critical
Publication of CN113156714B publication Critical patent/CN113156714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G02F1/133723Polyimide, polyamide-imide
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板及液晶显示面板,所述阵列基板包括依次设置的衬底基板、第一电极层、保护层和第二电极层,其中,第二电极层包括像素电极,像素电极包括相连的像素电极本体和导通部,其中,所述导通部设置有粗糙面以用于引流导通部处的冗余配向液,使得配向液固化成膜后所形成的配向层厚度均匀,有效避免因导通部处配向液堆积而造成液晶显示面板亮度不均匀(Mura)的问题,进而提升液晶显示面板的显示品质。

Description

阵列基板及液晶显示面板
技术领域
本发明涉及显示技术领域,具体涉及一种阵列基板及液晶显示面板。
背景技术
在显示技术领域,液晶显示技术发展最为成熟,液晶显示技术已深入渗透至现代生活中。液晶显示面板具有轻薄、省电、画面柔和等优点,其在显示技术领域应用广泛。液晶显示面板包括相对设置的阵列基板和彩膜基板,以及夹设于阵列基板和彩膜基板之间的液晶层。为了使液晶显示面板具有理想的响应速度及显示效果,通常需要对液晶层中的液晶分子设置特定的配向方向,即在阵列基板靠近液晶层的表面以及彩膜基板靠近液晶层的表面分别设置配向层以向液晶分子提供预倾角,从而促使液晶分子在初始状态的排列呈现一定规律。
在配向层的制备过程中,配向液先被转印至阵列基板靠近液晶层的表面以及彩膜基板靠近液晶层的表面,然后固化成膜。在液晶显示面板的阵列基板中,很多位置都设有过孔,例如:在薄膜晶体管的漏极上通常设有保护层,保护层上设有像素电极,保护层上开设有过孔以使像素电极与漏极相连,由于过孔的存在,所以实际上像素电极的表面并不平整,即在像素电极与过孔相对应的位置处会存在向下凹陷而形成凹槽的问题。上述凹槽通常较小且表面光滑,当在像素电极上制备配向层时,基于配向液的流动性以及分子张力作用,所述凹槽处会出现配向液堆积的问题。对于间垫物形成于彩膜基板(Post Spacer On ColorFilter,POC)上的液晶显示面板来说,由于阵列基板上无间垫物(Post Spacer,PS)引流配向液,所以上述凹槽处配向液堆积的问题尤为严重,使得固化成膜后凹槽处配向层的厚度可能厚于其他位置处的配向层,造成配向层整体厚度不均匀的缺陷,进而降低液晶显示面板的显示品质。
发明内容
针对现有技术的不足之处,本申请提供了一种阵列基板及液晶显示面板,以改善现有液晶显示面板中靠近阵列基板一侧的配向层整体厚度不均匀的问题,从而提高液晶显示面板的显示品质。
第一方面,本申请提供了一种阵列基板,所述阵列基板包括:
衬底基板;
第一电极层,设置于所述衬底基板上,所述第一电极层包括间隔设置的源极和漏极;
保护层,设置于所述衬底基板上,并且覆盖所述第一电极层,所述保护层在与所述漏极相对应的位置处设有过孔;以及
第二电极层,设置于所述第一电极层及所述保护层上,所述第二电极层包括像素电极,所述像素电极包括相连的像素电极本体和导通部,所述像素电极本体设置于所述保护层上,所述导通部穿过所述过孔与所述漏极相连;
其中,所述导通部设置有粗糙面以用于引流配向液。
可选地,所述导通部至少远离所述第一电极层和所述保护层的一侧表面粗糙。
可选地,所述导通部包括相连的外围体和内芯体,所述外围体设置于所述保护层上,所述内芯体填充于所述过孔内,并且所述外围体绕设于所述内芯的周围;所述外围体和/或所述内芯体设置有粗糙面。
可选地,所述外围体和所述内芯体均设置有所述粗糙面;所述外围体和所述内芯体均为连续不间断结构,所述外围体和所述内芯体的所述粗糙面均设置有沟道和/或凸起结构。
可选地,所述外围体设置有所述粗糙面,且所述外围体为连续不间断结构,且所述外围体的所述粗糙面设有沟道和/或凸起结构;所述内芯体为未经粗糙处理的连续不间断结构。
可选地,所述外围体和所述内芯体中的至少一者为间断结构,所述间断结构包括多个子部,所述多个子部彼此之间间隔设置且相互电性导通。
可选地,所述外围体为所述间断结构,所述内芯体为未经粗糙处理的连续不间断结构。
可选地,所述外围体为所述间断结构;所述内芯体为连续不间断结构,且所述内芯体设置有粗糙面,且所述内芯体的所述粗糙面设有沟道和/或凸起结构。
可选地,所述像素电极本体设置有粗糙面以用于引流配向液。
可选地,所述像素电极本体至少远离所述第一电极层和所述保护层的一侧表面粗糙。
可选地,所述像素电极本体为多畴结构;所述像素电极还包括连接线,所述导通部通过所述连接线与所述像素电极本体相连。
第二方面,本申请提供了一种液晶显示面板,所述液晶显示面板包括如第一方面中任意一种所述的阵列基板。
本申请提供了一种阵列基板及液晶显示面板,所述阵列基板包括依次设置的衬底基板、第一电极层、保护层和第二电极层,其中,第二电极层包括像素电极,像素电极包括相连的像素电极本体和导通部,其中,所述导通部设置有粗糙面以提高导通部处配向液的浸润性和流动性而达到引流的目的,使得配向液固化成膜后所形成的配向层厚度均匀,有效避免因导通部处冗余配向液堆积而造成液晶显示面板亮度不均匀(Mura)的问题,进而提升液晶显示面板的显示品质。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是本申请一个实施例中提供的阵列基板的截面示意图。
图2是本申请一个实施例中提供的导通部的俯视图。
图3是本申请另一个实施例中提供的导通部的俯视图。
图4是本申请另一个实施例中提供的阵列基板的截面示意图。
图5是本申请另一个实施例中提供的导通部的俯视图。
图6是本申请另一个实施例中提供的导通部的俯视图。
图7是本申请一个实施例中提供的像素电极的俯视图。
图8是本申请一个实施例中提供的液晶显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本申请的描述中,需要理解的是,术语“上”、“下”、“水平”、“竖直”、“一侧”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
本申请提供了一种阵列基板,所述阵列基板能够应用于液晶显示面板中,以改善现有技术中因冗余配向液堆积而造成配向层整体厚度不均匀的问题。所述阵列基板可以是顶栅式阵列基板,也可以是底栅式阵列基板,下面以顶栅式阵列基板为例进行说明。
如图1所示,所述阵列基板100包括:衬底基板1、遮光层2、缓冲层3、半导体层4、栅极绝缘层5、栅极层6、层间绝缘层7、第一电极层8、保护层9以及第二电极层。
具体的,衬底基板1可以是刚性衬底,示例刚性衬底的材料为玻璃。
遮光层2设置于衬底基板1上,遮光层2为图案化的单层或叠层结构,遮光层2的材料为不透光导电材料,不透光导电材料例如可以是钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等单种金属,也可以是诸如钼钛镍(MoTiNi)合金之类的合金材料。遮光层2的制备方法可以参照现有技术,在此不再赘述。
缓冲层3设置于衬底基板1上,并且完全覆盖遮光层2。缓冲层3可以是单层结构或叠层结构,其材料可以是氧化硅(SiOx)、氮化硅(SiNx)以及氮氧化硅(SiOxNy)中的至少一种,其中,x和y为正整数。缓冲层3的制备方法可以参照现有技术,在此不再赘述。
半导体层4的材料例如可以是多晶硅、非晶硅等半导体材料。半导体层4包括有源区,有源区的结构组成可以参照现有技术,作为示例,有源区包括沟道区41以及位于沟道区41两侧的第一掺杂区42和第二掺杂区43,第一掺杂区42和第二掺杂区43的离子掺杂类型和掺杂浓度可以根据实际需要自行选择。半导体层4的制备方法可以参照现有技术,在此不再赘述。
栅极绝缘层5设置于缓冲层3上,并覆盖半导体层4。栅极绝缘层5可以是单层结构或叠层结构,栅极绝缘层5的材料可以是SiOx、SiNx以及SiOxNy中的至少一种。示例栅极绝缘层5是SiOx层和SiNx层依次交替层叠设置而形成的叠层结构。栅极绝缘层5的制备方法可以参照现有技术,在此不再赘述。
栅极层6设置于栅极绝缘层5上,且栅极层6的位置对应于沟道区。栅极层6可以是单层结构或叠层结构,栅极层6的材料可以是金属、金属氧化物、合金等导电材料,示例栅极层6的材料为铜。栅极层6的制备方法可以参照现有技术,在此不再赘述。
层间绝缘层7设置于栅极绝缘层5上,并覆盖栅极层6。层间绝缘层7可以是单层结构或叠层结构,层间绝缘层7的材料可以是氧化硅(SiOx)、氮化硅(SiNx)以及氮氧化硅(SiOxNy)中的至少一种。层间绝缘层7的制备方法可以参照现有技术,在此不再赘述。
第一电极层8设置于层间绝缘层7上。第一电极层8可以是单层结构或叠层结构,第一电极层8的材料可以是金属、金属氧化物、合金等导电材料。第一电极层8包括间隔设置的源极81和漏极82,其中,源极81穿过层间绝缘层7和栅极绝缘层5以与第一掺杂区42连接,漏极82穿过层间绝缘层7和栅极绝缘层5以与第二掺杂区43连接。第一电极层8的制备方法可以参照现有技术,在此不再赘述。
保护层9设置于层间绝缘层7上,并覆盖第一电极层8。在本申请实施例中,保护层9为平坦化层,具有提高层结构表面平整度、使第一电极层8和第二电极层彼此绝缘的作用。保护层9可以单层结构或叠层结构,保护层9的材料可以是阵列基板侧有机膜(PolymerFilm onArray,PFA)。保护层9在与漏极82相对应的位置设有过孔91。保护层9的制备方法可以参照现有技术,在此不再赘述;此外,保护层9也可以是钝化层、层间绝缘层等。
第二电极层设置于第一电极层8及保护层9上。第二电极层可以是单层结构或叠层结构,第二电极层的材料可以是透明的金属氧化物,如氧化铟锡(In2O3:Sn,ITO)。第二电极层的制备方法可以参照现有技术,在此不再赘述。
第二电极层包括像素电极10,像素电极10设置于保护层9上以与第一电极层8相绝缘。像素电极10包括相连的像素电极本体(图1中未标示)和导通部101,像素电极本体设置于保护层9上,导通部101穿过过孔91与漏极82相连。导通部101包括外围体101a和内芯体101b,外围体101a和内芯体101b连为一体。外围体101a设置于保护层9上,内芯体101b填充于过孔91内。
需要说明的是,在制备第二电极层的过程中,可以先采用(Physical VaporDeposition,PVD)工艺在保护层9上沉积形成整面的第二电极材料层,然后采用黄光制程工艺和刻蚀工艺制备图案化结构。由于过孔91的存在,所以当沉积形成整面的第二电极材料层后,第二电极材料层的表面往往并不平整,即第二电极材料层上与过孔91相对应的位置处会存在向下凹陷而形成凹槽102的问题。因为凹槽102较小且表面光滑,所以当在第二电极层上制备配向层时,凹槽102处会出现配向液堆积的问题,进而造成配向层整体厚度不均匀的缺陷。
基于此,导通部101设置有粗糙面以用于引流凹槽102处的冗余配向液。导通部101至少远离第一电极层8和保护层9的一侧表面粗糙以作为配向液的引流结构,具有引流凹槽102处冗余配向液的作用,例如可以通过设置沟道和/或凸起结构来达到表面粗糙的目的。此外,可以是外围体101a至少远离第一电极层8和保护层9的一侧表面粗糙;也可以是内芯体101b至少远离第一电极层8和保护层9的一侧表面粗糙;也可以是外围体101a至少远离第一电极层8和保护层9的一侧表面粗糙,且内芯体101b至少远离第一电极层8和保护层9的一侧表面粗糙。
如图1和图2所示,外围体101a远离第一电极层8和保护层9的一侧表面粗糙,且内芯体101b远离第一电极层8和保护层9的一侧表面粗糙。外围体101a和内芯体101b均为连续不间断结构,在水平方向上,外围体101a远离第一电极层8和保护层9的一侧表面上设有多个相互间隔且平行的第一沟道103,内芯体101b远离第一电极层8和保护层9的一侧表面上设有多个相互间隔且平行的第二沟道104。各个第一沟道103与水平方向形成夹角α,各个第二沟道104与水平方向形成夹角β,夹角α和夹角β的角度均示例为45度。
需要说明的是,第一沟道和第二沟道可以采用黄光制程工艺和刻蚀工艺制备,优选第一沟道和第二沟道采用同一光罩制备。第一沟道和第二沟道的形状、尺寸、排列方式等性质参数均不作具体限定,可以依据实际需要自行选择,仅需满足条件:在阵列基板正常工作的前提下,能够引流凹槽处的配向液。第一沟道和第二沟道的形状、尺寸以及排列方式可以相同,也可以不相同。多个第一沟道彼此之间的性质参数(如:形状、尺寸、排列方式等)可以相同,也可以不相同;同理,多个第二沟道彼此之间的性质参数(如:形状、尺寸、排列方式等)可以相同,也可以不相同。
夹角α和夹角β的角度值不作具体限定,可以在0度至180度的范围内任意取值,例如夹角α和夹角β可以分别是0度、15度、20度、30度、45度、60度、80度、90度、100度、115度、135度、155度、180度等整数值,角度值也可以是非整数值。夹角α和夹角β可以相同,也可以不相同。
此外,可以将第一沟道和/或第二沟道替换为凸起结构,或者在第一沟道内和/或第二沟道内(如:沟壁上)设置凸起结构,或者在相邻第一沟道之间和/或相邻第二凹槽之间设置凸起结构。
在本申请的一些实施例中,外围体101a为连续不间断结构,且外围体101a远离第一电极层8和保护层9的一侧表面上设有至少一个沟道和/或至少一个凸起结构;内芯体101b为未经粗糙处理的连续不间断结构。
作为示例,如图3所示,外围体101a和内芯体101b均为连续不间断结构,在水平方向上,外围体101a远离第一电极层和保护层的一侧表面上设有多个相互间隔的第一沟道103,多个第一沟道103以内芯体101b为中心呈发散状态分布,即多个第一沟道103沿着不同方向延伸。内芯体101b为未经粗糙处理的连续不间断结构,这样设计的优点在于:既能有效引流内芯体101b处的冗余配向液,又不会降低内芯体101b的接触阻抗。
在本申请的一些实施例中,外围体101a和内芯体101b中的至少一者为间断结构,所述间断结构包括多个子部,所述多个子部彼此之间间隔设置且相互电性导通。
作为示例,图4示出了本申请另一个实施例的阵列基板,其与图1所示阵列基板的区别之处仅在于:导通部101的布设不相同。如图4所示,在阵列基板100的导通部101中,外围体101a和内芯体101b均为间断结构,其中,外围体101a由多个相互间隔且平行的外围体子部105组成,多个外围体子部105沿着水平方向排列且彼此之间电性导通,相邻外围体子部105之间具有第一缝隙106。内芯体101b包括多个相互间隔且平行的内芯体子部107,多个内芯体子部107沿着水平方向排列且彼此之间电性导通,相邻内芯体子部107之间具有第二缝隙108。
需要说明的是,多个外围体子部彼此之间的性质参数(如:形状、尺寸、排列方式等)可以相同,也可以不相同;同理,多个内芯体子部彼此之间的性质参数(如:形状、尺寸、排列方式等)可以相同,也可以不相同。
第一缝隙和第二缝隙的数量、形状、尺寸和排列方式均不作具体限定,可依据实际需要自行选择,例如第二缝隙也可以沿着竖直方向排列,又如第一缝隙和第二缝隙的隙宽均为2.5微米。
此外,第一缝隙与水平方向之间的夹角度数,以及第二缝隙与水平方向之间的夹角度数不作具体限定,可以在0度至180度的范围内任意取值,例如可以是0度、15度、20度、30度、45度、60度、80度、90度、100度、115度、135度、155度、180度等整数值,也可以是非整数值。
作为示例,如图5所示,在导通部101中,外围体101a为间断结构,外围体101a由多个相互间隔的外围体子部105组成,多个外围体子部105以内芯体101b为中心呈发散状态分布,即多个外围体子部105沿着不同方向延伸,相邻外围体子部105之间具有第一缝隙106。内芯体101b为未经粗糙处理的连续不间断结构,这样设计的优点在于:既能有效引流内芯体101b处的冗余配向液,又不会降低内芯体101b的接触阻抗。
作为示例,如图6所示,在导通部101中,外围体101a为间断结构,外围体101a由多个相互间隔的外围体子部105组成,多个外围体子部105以内芯体101b为中心呈发散状态分布,即多个外围体子部105沿着不同方向延伸,相邻外围体子部105之间具有第一缝隙106。内芯体101b为连续不间断结构,且内芯体101b远离第一电极层和保护层的一侧表面上设有多个相互间隔且平行的第二沟道104,多个第二沟道104沿着水平方向排列,各个第二沟道104与水平方向相垂直。
在本申请的一些实施例中,像素电极本体至少远离第一电极层和保护层的一侧表面粗糙,以进一步引流导通部处的冗余配向液,例如像素电极本体可以是多畴结构。
作为示例,如图7所示,像素电极10包括导通部101、像素电极本体109以及连接线110,导通部101通过连接线110与像素电极本体109连接。导通部101由相连的外围体101a和内芯体101b组成,外围体101a绕设于内芯体101b的周围。像素电极本体109为四筹结构,像素电极本体109包括第一主干电极109a、第二主干电极109b以及多个分支电极109c,第一主干电极109a与第二主干电极109b相垂直且呈十字形,从而形成田字形排布的四个畴。每一畴内均设有多个相互间隔且平行的分支电极109c,每一畴内分支电极109c的延伸方向相同,不同畴内分支电极109c的延伸方向不相同,且相邻筹关于第一主干电极109a或第二主干电极109b对称,处于对角线的两个筹关于第一主干电极109a与第二主干电极109b之间的相交处呈中心对称。
需要说明的是,像素电极本体109也可以是其他的多筹结构,例如像素电极本体109为八筹结构,在此不作具体限定,可以依据实际需要自行选择。
本领域技术人员可以理解的是,本申请实施例的阵列基板还包括其他一些已知结构,如:与漏极连接的数据线、与栅极连接的扫描线、公共电极、钝化层、电容电极等,本领域技术人员可以自行依需布设。
本申请实施例还提供了一种液晶显示面板,所述液晶显示面板可以是常规液晶显示面板,也可以是多畴液晶显示面板。如图8所示,所述液晶显示面板1000包括:阵列基板100、彩膜基板200、液晶层300、第一配向层400以及第二配向层500。
阵列基板100是本申请实施例中公开的任意一种阵列基板100。
第一配向层400的材料示例为聚酰亚胺,第一配向层400设置于阵列基板100靠近液晶层300的一侧上。彩膜基板200与阵列基板100相对设置,液晶层300夹设于阵列基板100与彩膜基板200之间。第二配向层500的材料示例为聚酰亚胺,第二配向层500设置于彩膜基板200靠近液晶层300的一侧上。
本领域技术人员可以理解的是,本申请实施例的液晶显示面板还可以包括其他一些已知结构,如:间垫物(Post Spacer,PS)、偏光片等。
本申请实施例的液晶显示面板可以应用于各种具有显示功能的电子产品中,电子产品例如可以是手机、电脑、数码相机、数码摄像机、游戏机、音频再生装置、信息终端机、智能可穿戴设备、智能称重电子秤、车载显示器、电视机等任何具有显示功能的产品或部件,其中,所述智能可穿戴设备可为智能手环、智能手表、智能眼镜等。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见上文其他实施例中的详细描述,此处不再赘述。
以上对本申请实施例所提供的一种显示模组进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种阵列基板,其特征在于,所述阵列基板包括:
衬底基板;
第一电极层,设置于所述衬底基板上,所述第一电极层包括间隔设置的源极和漏极;
保护层,设置于所述衬底基板上,并且覆盖所述第一电极层,所述保护层在与所述漏极相对应的位置处设有过孔;以及
第二电极层,设置于所述第一电极层及所述保护层上,所述第二电极层包括像素电极,所述像素电极包括相连的像素电极本体和导通部,所述像素电极本体设置于所述保护层上,所述导通部穿过所述过孔与所述漏极相连;
其中,所述导通部设置有粗糙面以用于引流配向液。
2.根据权利要求1所述的阵列基板,其特征在于,所述导通部至少远离所述第一电极层和所述保护层的一侧表面粗糙。
3.根据权利要求1或2所述的阵列基板,其特征在于,所述导通部包括相连的外围体和内芯体,所述外围体设置于所述保护层上,所述内芯填充于所述过孔内,并且所述外围体绕设于所述内芯体的周围;所述外围体和/或所述内芯体设置有粗糙面。
4.根据权利要求3所述的阵列基板,其特征在于,所述外围体和所述内芯体均设置有所述粗糙面;所述外围体和所述内芯体均为连续不间断结构,所述外围体和所述内芯体的所述粗糙面均设置有沟道和/或凸起结构。
5.根据权利要求3所述的阵列基板,其特征在于,所述外围体设置有所述粗糙面,且所述外围体为连续不间断结构,且所述外围体的所述粗糙面设有沟道和/或凸起结构;所述内芯体为未经粗糙处理的连续不间断结构。
6.根据权利要求3所述的阵列基板,其特征在于,所述外围体和所述内芯体中的至少一者为间断结构,所述间断结构包括多个子部,所述多个子部彼此之间间隔设置且相互电性导通。
7.根据权利要求6所述的阵列基板,其特征在于,所述外围体为所述间断结构,所述内芯体为未经粗糙处理的连续不间断结构。
8.根据权利要求6所述的阵列基板,其特征在于,所述外围体为所述间断结构;所述内芯体为连续不间断结构,且所述内芯体设置有粗糙面,且所述内芯体的所述粗糙面设有沟道和/或凸起结构。
9.根据权利要求1所述的阵列基板,其特征在于,所述像素电极本体设置有粗糙面以用于引流配向液。
10.根据权利要求9所述的阵列基板,其特征在于,所述像素电极本体至少远离所述第一电极层和所述保护层的一侧表面粗糙。
11.根据权利要求10所述的阵列基板,其特征在于,所述像素电极本体为多畴结构;所述像素电极还包括连接线,所述导通部通过所述连接线与所述像素电极本体相连。
12.一种液晶显示面板,其特征在于,所述液晶显示面板包括如权利要求1至11任一项中所述的阵列基板。
CN202110465341.6A 2021-04-28 2021-04-28 阵列基板及液晶显示面板 Active CN113156714B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110465341.6A CN113156714B (zh) 2021-04-28 2021-04-28 阵列基板及液晶显示面板
US17/419,668 US11506946B1 (en) 2021-04-28 2021-05-18 Array substrate and liquid crystal display panel
PCT/CN2021/094388 WO2022227134A1 (zh) 2021-04-28 2021-05-18 阵列基板及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110465341.6A CN113156714B (zh) 2021-04-28 2021-04-28 阵列基板及液晶显示面板

Publications (2)

Publication Number Publication Date
CN113156714A true CN113156714A (zh) 2021-07-23
CN113156714B CN113156714B (zh) 2023-12-08

Family

ID=76871910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110465341.6A Active CN113156714B (zh) 2021-04-28 2021-04-28 阵列基板及液晶显示面板

Country Status (2)

Country Link
CN (1) CN113156714B (zh)
WO (1) WO2022227134A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070111029A (ko) * 2006-05-16 2007-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
CN103985717A (zh) * 2014-05-13 2014-08-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN205248273U (zh) * 2015-12-24 2016-05-18 厦门天马微电子有限公司 一种用于液晶显示器的阵列基板
CN106444187A (zh) * 2016-08-22 2017-02-22 京东方科技集团股份有限公司 阵列基板及显示装置
KR20170045618A (ko) * 2015-10-19 2017-04-27 엘지디스플레이 주식회사 균일한 배향막을 가진 액정표시소자
CN107092113A (zh) * 2016-02-17 2017-08-25 株式会社日本显示器 液晶显示装置
CN107479292A (zh) * 2017-09-28 2017-12-15 武汉华星光电技术有限公司 阵列基板、阵列基板的制作方法及液晶显示面板
CN112363357A (zh) * 2020-12-03 2021-02-12 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122071A (ja) * 1998-10-13 2000-04-28 Toshiba Corp 液晶表示素子及び液晶表示素子の製造方法
CN104656315B (zh) * 2015-03-17 2017-08-25 合肥鑫晟光电科技有限公司 液晶显示基板及其制备方法
CN108008582A (zh) * 2017-11-22 2018-05-08 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板、制作方法以及液晶显示面板
CN110928093B (zh) * 2019-12-18 2021-08-24 Tcl华星光电技术有限公司 阵列基板和液晶显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070111029A (ko) * 2006-05-16 2007-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
CN103985717A (zh) * 2014-05-13 2014-08-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20170045618A (ko) * 2015-10-19 2017-04-27 엘지디스플레이 주식회사 균일한 배향막을 가진 액정표시소자
CN205248273U (zh) * 2015-12-24 2016-05-18 厦门天马微电子有限公司 一种用于液晶显示器的阵列基板
CN107092113A (zh) * 2016-02-17 2017-08-25 株式会社日本显示器 液晶显示装置
CN106444187A (zh) * 2016-08-22 2017-02-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN107479292A (zh) * 2017-09-28 2017-12-15 武汉华星光电技术有限公司 阵列基板、阵列基板的制作方法及液晶显示面板
CN112363357A (zh) * 2020-12-03 2021-02-12 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
CN113156714B (zh) 2023-12-08
WO2022227134A1 (zh) 2022-11-03

Similar Documents

Publication Publication Date Title
KR101049001B1 (ko) 횡전계 방식(ips)의 컬러필터 온박막트랜지스터(cot) 구조의 액정표시장치
US6506617B1 (en) In-plane switching liquid crystal display array
US9007542B2 (en) Thin-film transistor array substrate, method of manufacturing same and liquid crystal display device
KR101254828B1 (ko) 액정표시장치
CN100498486C (zh) 用于液晶显示装置的阵列基板及其制造方法
WO2020215617A1 (zh) 显示装置
JP2012073341A (ja) 液晶表示装置
KR100878239B1 (ko) 액정 표시 장치 및 그 박막 트랜지스터 기판
CN101329482B (zh) 液晶显示器及其薄膜晶体管阵列板
KR20120107269A (ko) 액정 표시 장치 및 이의 제조 방법
CN102043273B (zh) 常黑模式液晶显示器装置
US11506946B1 (en) Array substrate and liquid crystal display panel
KR100265573B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100262404B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
CN113156714B (zh) 阵列基板及液晶显示面板
US20210149238A1 (en) Base plate and display panel
WO2020082460A1 (zh) 一种显示面板的制作方法和显示面板
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH028821A (ja) アクティブマトリックス基板
TWI425284B (zh) 畫素結構及其製作方法
TW200835959A (en) Liquid crystal display and its manufacturing method
KR100272309B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR20020056115A (ko) 액정표시장치용 액정패널 및 그의 제조방법
KR100653475B1 (ko) 평면 스위칭 액정 표시 장치의 제조 방법
KR20130064262A (ko) 박막트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant