CN113012938A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN113012938A
CN113012938A CN202010579018.7A CN202010579018A CN113012938A CN 113012938 A CN113012938 A CN 113012938A CN 202010579018 A CN202010579018 A CN 202010579018A CN 113012938 A CN113012938 A CN 113012938A
Authority
CN
China
Prior art keywords
region
internal electrodes
lead
multilayer electronic
overlap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010579018.7A
Other languages
English (en)
Inventor
元载善
金锺德
丁海硕
刘载埈
赵源佑
金奇鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113012938A publication Critical patent/CN113012938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H01G2/16—Protection against electric or thermal overload with fusing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

本公开提供一种多层电子组件。通过控制内电极的形状，当所述内电极之间发生短路时，短路部分可由于过电流而开路以用作熔断器。此外，通过控制内电极的形状，可降低高频下的等效串联电感(ESL)。

Description

多层电子组件
本申请要求于2019年12月20日在韩国知识产权局提交的第10-2019-0172195号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC)(一种多层电子组件)可以是安装在各种电子产品(诸如，成像装置(包括液晶显示器(LCD)、等离子体显示面板(PDP)等)以及计算机、智能电话、移动电话等)的印刷电路板上的片式电容器，用于在其中充电或从其放电。
近来，随着电子装置尺寸变得越来越小并且性能变得越来越高，电子装置的操作频率可能增加并且可能出现高频噪声。
为了去除这样的高频噪声，可使用多层陶瓷电容器(MLCC)。MLCC可主要用于去除电子电路的电源端子的高频噪声。主要缺点在于，由于故障模式可能主要是短路，因此当MLCC发生短路时，电源线的电压会变为0V，从而不再适当地执行设定。此外，由于大部分MLCC可并联配置在电路中，因此当并联配置的MLCC中的任意一个发生故障时，电路将不再起作用。
因此，本公开提出了一种通过使用在MLCC中发生短路时流经的过电流来仅切断短路片的内电极来使MLCC再次返回到其正常状态的结构。
发明内容
本公开的一方面在于提供一种多层电子组件，所述多层电子组件包括能够用作熔断器的内电极，使得当内电极之间发生短路时，短路部分由于过电流而开路。
本公开的另一方面在于提供一种具有优异的等效串联电感(ESL)特性的多层电子组件。
然而，本发明的目的不限于以上描述，并且将在描述本发明的具体实施例的过程中被更容易地理解。
根据本公开的一方面，一种多层电子组件包括：主体，包括多个介电层以及在第一方向上交替地布置的多个第一内电极和多个第二内电极，且所述多个介电层分别介于所述第一内电极与所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上，并且连接到所述多个第一内电极；以及第二外电极，设置在所述第四表面上，并且连接到所述多个第二内电极。所述第一内电极中的每个包括第一区域以及连接到所述第一区域并且从所述第三表面暴露的第一引出部，并且所述第二内电极中的每个包括第二区域以及连接到所述第二区域并且从所述第四表面暴露的第二引出部。所述第一内电极中的彼此相邻的两个第一内电极中的所述第一引出部被布置为在所述第一方向上不彼此叠置，并且所述第二内电极中的彼此相邻的两个第二内电极中的所述第二引出部被布置为在所述第一方向上不彼此叠置。所述第一引出部和所述第二引出部中的每个在所述第三方向上的尺寸小于所述第一区域和所述第二区域中的每个在所述第三方向上的尺寸。
根据本公开的另一方面，一种多层电子组件包括：主体，包括多个介电层以及多个第一内电极和多个第二内电极，所述多个第一内电极和所述多个第二内电极在第一方向上交替地布置，且所述多个介电层分别介于所述第一内电极与所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上，并且连接到所述多个第一内电极；以及第二外电极，设置在所述第四表面上，并且连接到所述多个第二内电极。所述多个第一内电极中的每个包括从所述第三表面暴露的第一区域、在所述第二方向上与所述第一区域间隔开的第二区域以及连接所述第一区域和所述第二区域的第一连接部，并且所述多个第二内电极中的每个包括从所述第四表面暴露的第三区域、在所述第二方向上与所述第三区域间隔开的第四区域以及连接所述第三区域和所述第四区域的第二连接部。所述多个第一内电极中的彼此相邻的两个第一内电极中的所述第一连接部被布置为在所述第一方向上不彼此叠置，并且所述多个第二内电极中的彼此相邻的两个第二内电极中的所述第二连接部被布置为在所述第一方向上不彼此叠置。所述第一连接部和所述第二连接部中的每个在所述第三方向上的尺寸小于所述第一区域、所述第二区域、所述第三区域和所述第四区域中的每个在所述第三方向上的尺寸。
根据本公开的另一方面，一种多层电子组件包括：主体，包括多个介电层以及多个第一内电极和多个第二内电极，所述多个第一内电极和所述多个第二内电极在第一方向上交替地布置，且所述多个介电层分别介于所述第一内电极与所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上，并且连接到所述多个第一内电极；以及第二外电极，设置在所述第四表面上，并且连接到所述多个第二内电极。所述多个第一内电极中的每个包括从所述第三表面暴露的第一区域、在所述第二方向上与所述第一区域间隔开的第二区域以及连接所述第一区域和所述第二区域的第一连接部，并且所述多个第二内电极中的每个包括从所述第四表面暴露的第三区域、在所述第二方向上与所述第三区域间隔开的第四区域以及连接所述第三区域和所述第四区域的第二连接部。所述第一连接部的位置和所述第二连接部的位置在所述第二方向上相同而在所述第三方向上不同，从而在所述第一方向上不彼此叠置。所述第一连接部和所述第二连接部中的每个在所述第三方向上的尺寸小于所述第一区域、所述第二区域、所述第三区域和所述第四区域中的每个在所述第三方向上的尺寸。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
图1是示意性地示出根据本公开的实施例的多层电子组件的透视图。
图2是示出图1的多层电子组件的主体的透视图。
图3是沿着图1的线I-I'截取的截面图。
图4是示意性地示出根据本公开的实施例的其中堆叠有介电层和内电极的主体的分解透视图。
图5是根据本公开的实施例的第一内电极的平面图。
图6是示意性地示出根据本公开的另一实施例的多层电子组件的透视图。
图7是示出图6的多层电子组件的主体的透视图。
图8是示意性地示出根据本公开的另一实施例的其中堆叠有介电层和内电极的主体的分解透视图。
图9是根据本公开的另一实施例的第一内电极的平面图。
图10是示意性地示出根据本公开的另一实施例的其中堆叠有介电层和内电极的主体的分解透视图。
图11是示意性地示出根据另一实施例的其中堆叠有介电层和内电极的主体的分解透视图。
图12是示意性地示出根据比较示例1的其中堆叠有介电层和内电极的主体的分解透视图。
图13是示意性地示出根据比较示例2的其中堆叠有介电层和内电极的主体的分解透视图。
图14是比较发明示例以及比较示例1和比较示例2的阻抗特性的曲线图。
图15是比较发明示例以及比较示例1和比较示例2的ESR特性的曲线图。
图16是比较发明示例以及比较示例1和比较示例2的ESL特性的曲线图。
具体实施方式
在下文中，将参照具体实施例和附图来描述本公开的实施例。然而，本公开的实施例可被修改为各种其他形式，并且本公开的范围不限于以下描述的实施例。此外，可提供本公开的实施例，以向普通技术人员更完整地描述本公开。因此，为了描述的清楚，可夸大附图中的元件的形状和尺寸，并且附图中的由相同的附图标记表示的元件可以是相同的元件。
在附图中，为了本公开的清楚起见将省略与描述无关的部分，并且可放大厚度以清楚地示出层和区域。相同的附图标记将用于表示相同的组件。此外，在整个说明书中，当组件被称为“包含”或“包括”元件时，除非另有特别陈述，否则其意味着该组件也还可包括其他元件，而不排除其他元件。
在附图中，X方向可定义为第二方向、L方向或长度方向，Y方向可定义为第三方向、W方向或宽度方向，Z方向可定义为第一方向、堆叠方向、T方向或厚度方向。
多层电子组件
图1是示意性地示出根据本公开的实施例的多层电子组件的透视图。
图2是示出图1的多层电子组件的主体的透视图。
图3是沿着图1的线I-I'截取的截面图。
图4是示意性地示出根据本公开的实施例的其中堆叠有介电层和内电极的主体的分解透视图。
图5是根据本公开的实施例的第一内电极的平面图。
在下文中，将参照图1至图5描述根据本公开的实施例的多层电子组件100。
根据本公开的实施例的多层电子组件100包括：主体110，包括多个介电层111以及多个第一内电极121和多个第二内电极122，多个第一内电极121和多个第二内电极122在第一方向(例如，Z方向)上交替地布置，且多个介电层分别介于第一内电极121与第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面和第二表面且在第二方向(例如，X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4且在第三方向(例如，Y方向)上彼此相对的第五表面5和第六表面6；第一外电极131，设置在第三表面3上，并且连接到多个第一内电极121；以及第二外电极132，设置在第四表面4上，并且连接到多个第二内电极122。第一内电极121包括第一区域121P以及连接到第一区域121P并且从第三表面3暴露的第一引出部121f1和121f2，第二内电极122包括第二区域122P以及连接到第二区域122P并且从第四表面4暴露的第二引出部122f1和122f2。第一内电极121中的彼此相邻的第一引出部121f1和121f2被布置为在第一方向上彼此不叠置，并且第二内电极122中的彼此相邻的第二引出部122f1和122f2被布置为在第一方向上彼此不叠置。第一引出部121f1和121f2以及第二引出部122f1和122f2中的每个在第三方向上的尺寸小于第一区域121P和第二区域122P中的每个在第三方向上的尺寸。
在主体110中，介电层111中的每个与内电极121和122可交替地堆叠。
主体110的形状没有特别限制，但是如所示出的，主体110可具有六面体形状或类似形状。由于包含在主体110中的陶瓷粉末颗粒在烧结工艺期间的收缩，主体110可具有大体上六面体形状，但是不包括具有完美直线的六面体形状。
主体110可具有：第一表面1和第二表面2，在厚度方向(Z方向)上彼此相对地设置；第三表面3和第四表面4，连接到第一表面1和第二表面2，并且在长度方向(X方向)上彼此相对地设置；以及第五表面5和第六表面6，连接到第一表面1和第二表面2，连接到第三表面3和第四表面4，并且在宽度方向(Y方向)上彼此相对地设置。
形成主体110的多个介电层111可处于烧结状态并且可一体化，使得在不使用扫描电子显微镜(SEM)的情况下，可能难以被确认相邻的介电层111之间的边界。
根据本公开的实施例，用于形成介电层111的原材料没有特别限制，只要可获得足够的电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等。钛酸钡基材料可包括BaTiO3基陶瓷粉末颗粒，并且陶瓷粉末颗粒的示例可包括BaTiO3、或其中钙(Ca)、锆(Zr)等部分溶解到BaTiO3等中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1- yZry)O3或Ba(Ti1-yZry)O3。
根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末中，作为用于形成介电层111的材料。
主体110可包括：电容形成部，设置在主体110中，并且在电容形成部中，第一内电极121和第二内电极122被设置为彼此面对且介电层111介于它们之间，以形成电容；以及上保护层112和下保护层113，分别在向上方向和向下方向上形成在电容形成部上。
电容形成部可以是用于对电容器的电容的形成有贡献的部分，并且可通过重复地堆叠多个第一内电极121和多个第二内电极122且使介电层111介于第一内电极121与第二内电极122之间而形成。
上保护层112和下保护层113可通过在竖直方向上分别在电容形成部的上表面和下表面上堆叠单个介电层或者两个或更多个介电层而形成，并且可主要起到防止由于物理应力或化学应力对内电极损坏的作用。
上保护层112和下保护层113可不包括内电极，而可包括与介电层111的材料相同的材料。
多个内电极121和122可被布置为彼此面对，且介电层111介于内电极121和122之间。内电极121和122可包括第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地布置为彼此面对，且介电层介于第一内电极121与第二内电极122之间。
第一内电极121可包括第一区域121P以及连接到第一区域121P并且从第三表面3暴露的第一引出部121f1和121f2，第二内电极122可包括第二区域122P以及连接到第二区域122P并且从第四表面4暴露的第二引出部122f1和122f2。
第一区域121P和第二区域122P可被布置为与第三表面和第四表面间隔开，可不分别直接连接到第一外电极131和第二外电极132，并且可分别通过第一引出部121f1和121f2及第二引出部122f1和122f2连接到第一外电极131和第二外电极132。
第一外电极131可设置在主体110的第三表面3上，以连接到第一内电极121，第二外电极132可设置在主体110的第四表面4上，以连接到第二内电极122。
例如，第一内电极121可不连接到第二外电极132，而可连接到第一外电极131。第二内电极122可不连接到第一外电极131，而可连接到第二外电极132。因此，第一内电极121可形成为与第四表面4间隔开预定距离，第二内电极122可形成为与第三表面3间隔开预定距离。
第一内电极121和第二内电极122可通过设置在它们之间的介电层111而彼此电分离。
当第一内电极121和第二内电极122短路而施加过电流时，第一引出部121f1和121f2以及第二引出部122f1和122f2可被切断。因此，第一引出部121f1和121f2以及第二引出部122f1和122f2可用作熔断器，以处于第一内电极121和第二内电极122未电连接的开路状态。
第一内电极121和第二内电极122可能由于MLCC的内部缺陷、外部冲击、外部浪涌等而短路。在MLCC短路的情况下，会损坏MLCC的功能，并且电源线的电压会变为0V，这可能导致包括MLCC的电路发生故障。此外，由于大部分MLCC是并联配置在电路中的，因此当并联配置的MLCC中的任意一个中发生故障时，电路可能不再起作用。
在本公开中，由于内电极121和122包括用作熔断器的引出部121f1、121f2、122f1和122f2，因此即使第一内电极121和第二内电极122短路，引出部121f1、121f2、122f1和122f2也可通过使用当发生短路时流经的过电流而被切断，以处于第一内电极121和第二内电极122未电连接的开路状态。因此，不会损坏MLCC的功能，并且可正常操作电路。
第一引出部121f1和121f2以及第二引出部122f1和122f2中的每个在第三方向(Y方向)上的尺寸可小于第一区域121P和第二区域122P中的每个在第三方向(Y方向)上的尺寸。例如，第一引出部121f1和121f2以及第二引出部122f1和122f2中的每个的宽度可小于第一区域121P和第二区域122P中的每个的宽度。因此，当施加过电流时，第一引出部121f1和121f2以及第二引出部122f1和122f2可被切断以用作熔断器。
参照图5，第一引出部121f1和121f2以及第二引出部122f1和122f2中的每个的宽度Wf可以是0.1mm至1.0mm。在这种情况下，第一引出部和第二引出部中的每个的宽度Wf可指第一引出部和第二引出部中的每个在第三方向(Y方向)上的尺寸。
当第一引出部和第二引出部中的每个的宽度Wf小于0.1mm时，与外电极131和132的电连接性会劣化。当第一引出部和第二引出部中的每个的宽度Wf超过1.0mm时，即使当施加过电流时，第一引出部121f1和121f2以及第二引出部122f1和122f2也不会被切断，则可能无法用作熔断器。
此外，第一引出部121f1和121f2以及第二引出部122f1和122f2中的每个的长度Lf可以是0.1mm至1.0mm。在这种情况下，第一引出部和第二引出部中的每个的长度Lf可指第一引出部和第二引出部中的每个在第二方向上的尺寸。
当第一引出部和第二引出部中的每个的长度Lf小于0.1mm时，第一区域121P和第二区域122P中的每个与外电极131和132中的相应一个之间的距离可能太短。因此，由于生产中的公差等，第一区域121P或第二区域122P可能直接连接到外电极131和132。当第一引出部和第二引出部中的每个的长度Lf超过1.0mm时，与外电极131和132的电连接性或电容器电容会劣化。
参照图4，主体110可通过如下步骤形成：在厚度方向(Z方向)上交替地堆叠其上印刷有第一内电极121的介电层111和其上印刷有第二内电极122的另一介电层111以形成堆叠体，分别在堆叠体的上表面和下表面上堆叠其上未印刷有内电极的单个介电层111或者两个或更多个介电层111，并且烧制所获得的结构。
用于形成内电极121和122的材料没有特别限制，并且可使用具有优异导电性的材料。例如，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏而形成，所述导电膏包含镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的一种或更多种。
可使用丝网印刷法、凹版印刷法等作为用于内电极的导电膏的印刷方法，但本公开不限于此。
第一引出部121f1和121f2以及第二引出部122f1和122f2可包括Fe-Cr-Al合金、Ni-Cr合金、Pt和Mo-W-Ta合金中的至少一种。
当引出部121f和122f的宽度相对窄或者引出部121f和122f的长度相对短时，即使当施加稍微高的电流时，引出部121f和122f也可能被切断以被开路。由于Fe-Cr-Al合金、Ni-Cr合金、Pt和Mo-W-Ta合金的熔点高于使用MLCC时的温度，因此即使当引出部121f和122f的宽度相对窄或者引出部121f和122f的长度相对短时，也能够防止引出部在达到设计的电流容限之前断裂。因此，引出部可更确定地起到熔断器的作用。
因此，第一引出部121f1和121f2以及第二引出部122f1和122f2可利用与第一区域121P和第二区域122P的材料不同的材料形成，并且可以以独立于第一区域121P和第二区域122P的方式通过印刷而形成。
当彼此相邻的第一内电极中的第一引出部被布置为彼此叠置或者彼此相邻的第二内电极中的第二引出部被布置为彼此叠置时，在引出部中产生的磁通量会重叠，以增加等效串联电感(ESL)。根据本公开，由于第一引出部121f1和121f2可被布置为使得相邻的第一内电极中的第一引出部不彼此叠置，并且第二引出部122f1和122f2可被布置为使得相邻的第二内电极中的第二引出部不彼此叠置，因此在引出部中产生的磁通量可抵消，以使ESL降低。此外，这种ESL降低效果在高频下会更显著。
参照图2和图4，第一引出部121f可具有第一引出部121f在第三方向上的位置彼此不同的两种类型，并且两种类型的第一引出部121f1和121f2可交替地从第三表面暴露，第二引出部122f可具有第二引出部122f在第三方向上的位置彼此不同的两种类型，并且两种类型的第二引出部122f1和122f2可交替地从第四表面暴露。根据这种结构，可进一步改善ESL降低效果。
在这种情况下，两种类型的第一引出部121f1和121f2中的一种可设置在第一区域121P的在宽度方向上的一端上，并且第一引出部121f1和121f2中的另一种类型可设置在第一区域121P的在宽度方向上的另一端上，以进一步改善ESL降低效果。此外，两种类型的第二引出部122f1和122f2中的一种可设置在第二区域122P的在宽度方向上的一端上，并且第二引出部122f1和122f2中的另一种类型可设置在第二区域122P的在宽度方向上的另一端上，以进一步改善ESL降低效果。
外电极131和132可布置在主体110上，并且可分别连接到内电极121和122。
如图2中所示，外电极131和132可包括分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。
在该实施例中，描述了其中多层电子组件100具有两个外电极131和132的结构，但是外电极131和132的数量、形状等可根据内电极121和122的形状或其他目的而改变。
外电极131和132可使用任意材料(诸如，金属等)形成，只要它们具有导电性即可，可考虑电特性、结构稳定性等来确定具体材料，并且外电极131和132可具有多层结构。
例如，如图3中所示，外电极131和132可包括：电极层131a和132a，设置在主体110上；以及镀层131b和132b，分别形成在电极层131a和132a上。
作为电极层131a和132a的更具体的示例，电极层131a和132a可以是包括导电金属和玻璃的烧结电极或包括导电金属和树脂的树脂基电极。
此外，电极层131a和132a可具有其中烧结电极和树脂基电极顺序地形成在主体110上的形式。此外，电极层131a和132a可通过在主体上转印包括导电金属的片而形成，或者可通过在烧结电极上转印包括导电金属的片而形成。此外，第一电极层131a和第二电极层132a可使用原子层沉积(ALD)工艺、分子层沉积(MLD)工艺、化学气相沉积(CVD)工艺、溅射工艺等形成。
用于电极层131a和132a的导电金属没有特别限制，只要其是可电连接到内电极以形成电容的材料即可。例如，可包括从由镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金组成的组中选择的一种或更多种。
作为镀层131b和132b的更具体的示例，镀层131b和132b可以是镍(Ni)镀层或锡(Sn)镀层，可具有其中镍(Ni)镀层和锡(Sn)镀层顺序地形成在电极层131a和132a上的形式，并且可具有其中锡(Sn)镀层、镍(Ni)镀层和锡(Sn)镀层顺序地形成的形式。此外，镀层131b和132b可包括多个镍(Ni)镀层和/或多个锡(Sn)镀层。
图6是示意性地示出根据本公开的另一实施例的多层电子组件的透视图。
图7是示出图6的多层电子组件的主体的透视图。
图8是示意性地示出根据本公开的另一实施例的其中堆叠有介电层和内电极的主体的分解透视图。
图9是根据本公开的另一实施例的第一内电极的平面图。
图10是示意性地示出根据本公开的另一实施例的其中堆叠有介电层和内电极的主体的分解透视图。
在下文中，将参照图6至图10详细地描述根据本公开的另一实施例的多层电子组件200及其变型示例。然而，为了避免重复描述，可省略与根据本公开的实施例的多层电子组件100的描述相同的描述。
根据本公开的另一实施例的多层电子组件200包括：主体210，包括多个介电层111以及多个第一内电极221和多个第二内电极222，多个第一内电极221和多个第二内电极222在第一方向(例如，Z方向)上交替地布置，且多个介电层111分别介于第一内电极221与第二内电极222之间，并且主体210包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2且在第二方向(例如，X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4且在第三方向(例如，Y方向)上彼此相对的第五表面5和第六表面6；第一外电极131，设置在第三表面3上，并且连接到多个第一内电极221；以及第二外电极132，设置在第四表面4上，并且连接到多个第二内电极222。多个第一内电极221包括从第三表面暴露的第一区域221a、在第二方向上与第一区域间隔开的第二区域221b以及连接第一区域和第二区域的第一连接部221c，多个第二内电极222包括从第四表面暴露的第三区域222a、在第二方向上与第三区域间隔开的第四区域222b以及连接第三区域和第四区域的第二连接部222c。多个第一内电极中的彼此相邻的两个第一内电极的中的第一连接部221c被布置为在第一方向上不彼此叠置，多个第二内电极中的彼此相邻的两个第二内电极中的第二连接部222c被布置为在第一方向上不彼此叠置。第一连接部221c和第二连接部222c中的每个在第三方向上的尺寸小于第一区域221a和第二区域221b以及第三区域222a和第四区域222b中的每个在第三方向上的尺寸。
类似于根据本公开的实施例的多层电子组件的引出部121f和122f，当第一内电极221和第二内电极222短路而施加过电流时，根据本公开的另一实施例的多层电子组件200的连接部221c和222c可被切断。因此，连接部221c和222c可用作熔断器，以处于第一内电极221和第二内电极222未电连接的开路状态。
因此，引出部121f和122f的宽度、长度、材料等可应用于连接部221c和222c的宽度、长度、材料等。例如，第一连接部221c和第二连接部222c可利用与第二区域221b和第四区域222b的材料不同的材料制成。
参照图9，第一连接部221c和第二连接部222c中的每个的宽度Wc可以是0.1mm至1.0mm。在这种情况下，第一连接部和第二连接部中的每个的宽度Wc可指第一连接部221c和第二连接部222c中的每个在第三方向(Y方向)上的尺寸。
当第一连接部和第二连接部中的每个的宽度Wc小于0.1mm时，第一区域221a与第二区域221b之间的电连接性以及第三区域222a与第四区域222b之间的电连接性会劣化。当第一连接部和第二连接部中的每个的宽度Wc超过1.0mm时，即使当施加过电流时，第一连接部221c和第二连接部222c也不会被切断，则可能无法用作熔断器。
此外，第一连接部221c和第二连接部222c中的每个的长度Lc可以是0.1mm至1.0mm。在这种情况下，第一连接部和第二连接部中的每个的长度Lc可指第一连接部和第二连接部中的每个在第二方向上的尺寸。
当第一连接部和第二连接部中的每个的长度Lc小于0.1mm时，第一区域221a与第二区域221b之间的距离以及第三区域222a与第四区域222b之间的距离可能太短。因此，由于生产中的公差等，第一区域221a和第二区域221b可能直接彼此连接，第三区域222a和第四区域222b可能直接彼此连接。当第一连接部和第二连接部的长度Lc超过1.0mm时，第一区域221a与第二区域221b之间的电连接性以及第三区域222a与第四区域222b之间的电连接性或电容器电容会劣化。
根据本公开的另一实施例，第一内电极的第一区域可从第三表面暴露以连接到第一外电极，第二内电极的第三区域可从第四表面暴露以连接到第二外电极。
当如本公开的实施例内电极通过引出部121f和122f连接到外电极时，外电极131和132与内电极121和122之间的电连接性可能由于介电层111与引出部121f和122f之间的收缩率的差异、制造工艺中的误差等而劣化。
在本公开的另一实施例中，由于内电极可通过宽度大于连接部的宽度的第一区域221a或第三区域222a连接到外电极，因此外电极与内电极之间的电连接性可被改善。
此外，第一区域和第三区域中的每个的宽度Wa可与第二区域和第四区域中的每个的宽度Wb相同。
当彼此相邻的第一内电极221中的第一连接部221c被布置为彼此叠置或者彼此相邻的第二内电极222中的第二连接部222c被布置为彼此叠置时，在连接部221c和222c中产生的磁通量会重叠，以增加ESL。根据本公开的另一实施例，第一连接部221c可被布置为使得相邻的第一内电极中的第一连接部不彼此叠置，第二连接部222c可被布置为使得相邻的第二内电极中的第二连接部不彼此叠置，在连接部221c和222c中产生的磁通量可抵消，以使ESL降低。此外，这种ESL降低效果在高频下会更显著。在这种情况下，相邻的第一内电极指的是在其间没有设置其他第一内电极。
此外，参照图8，第一连接部221c可具有第一连接部221c在第三方向上的位置彼此不同的两种类型，并且两种类型的第一连接部221c1和221c2可在第一方向上交替地布置，第二连接部222c可具有第二连接部222c在第三方向上的位置彼此不同的两种类型，并且两种类型的第二连接部222c1和222c2可在第一方向上交替地布置。根据这种结构，可进一步改善ESL降低效果。
在这种情况下，两种类型的第一连接部221c1和221c2中的一种可设置在第二区域221b的在宽度方向上的一端上，第一连接部221c1和221c2中的另一种类型可设置在第二区域221b的在宽度方向上的另一端上，以进一步改善ESL降低效果。此外，两种类型的第二连接部222c1和222c2中的一种可设置在第四区域222b的在宽度方向上的一端上，并且第二连接部222c1和222c2中的另一种类型可设置在第四区域222b的在宽度方向上的另一端上，以进一步改善ESL降低效果。
此外，第一连接部221c可被设置为不与第四区域222b叠置，第二连接部222c可被设置为不与第二区域221b叠置。在这种情况下，第一内电极221和第二内电极222彼此叠置的面积可尽可能地增大，以增加多层电子组件的电容。
然而，本公开不限于此，并且参照图10(示意性地示出根据本公开的另一实施例的其中堆叠有介电层和内电极的主体的分解透视图)，多个第一内电极321可包括从第三表面暴露的第一区域321a、在第二方向上与第一区域间隔开的第二区域321b以及连接第一区域和第二区域的第一连接部321c，多个第二内电极322可包括从第四表面暴露的第三区域322a、在第二方向上与第三区域间隔开的第四区域322b以及连接第三区域和第四区域的第二连接部322c，第一连接部321c可被设置为与第四区域322b叠置，第二连接部322c可被设置为与第二区域321b叠置。在这种情况下，可充分地确保第一区域321a和第三区域322a的面积，从而可更可靠地确保内电极321和322与外电极131和132之间的电连接性。作为示例，第一连接部321c可包括两种类型的第一连接部321c1和321c2，第二连接部322c可包括两种类型的第二连接部322c1和322c2。
图11是示意性地示出根据另一实施例的其中堆叠有介电层和内电极的主体的分解透视图。
参照图11，可描述涉及本公开的另一实施例的多层电子组件。然而，为了避免重复描述，可省略与涉及本公开的一个实施例的多层电子组件100和涉及本公开的另一实施例的多层电子组件200共用的描述。
根据本公开的实施例的多层电子组件包括：主体，包括多个介电层111以及多个第一内电极421和多个第二内电极422，多个第一内电极421和多个第二内电极422在第一方向(例如，Z方向)上交替地布置，且多个介电层分别介于第一内电极421与第二内电极422之间，并且主体包括在第一方向上彼此相对的第一表面和第二表面、连接到第一表面和第二表面且在第二方向(例如，X方向)上彼此相对的第三表面和第四表面以及连接到第一表面至第四表面且在第三方向(例如，Y方向)上彼此相对的第五表面和第六表面；第一外电极，设置在第三表面上，并且连接到多个第一内电极；以及第二外电极，设置在第四表面上，并且连接到多个第二内电极。多个第一内电极421包括从第三表面暴露的第一区域421a、在第二方向上与第一区域间隔开的第二区域421b以及连接第一区域和第二区域的第一连接部421c，多个第二内电极422包括从第四表面暴露的第三区域422a、在第二方向上与第三区域间隔开的第四区域422b以及连接第三区域和第四区域的第二连接部422c。第一连接部421c和第二连接部422c的位置在第二方向上相同，但是在第三方向上不同，从而不彼此叠置，并且第一连接部421c和第二连接部422c中的每个在第三方向上的尺寸小于第一区域421a和第二区域421b以及第三区域422a和第四区域422b中的每个在第三方向上的尺寸。
如本公开的另一实施例，当第一连接部421c和第二连接部422c在第二方向上具有相同的位置时，布置在竖直方向上的第一连接部421c与第二连接部422c之间的影响可能大于相邻的第一内电极的第一连接部421c之间的影响。
因此，在本公开的另一实施例中，当第一连接部421c和第二连接部422c在第二方向上的位置相同时，第一连接部421c和第二连接部422c在第三方向上的位置可被布置为不彼此叠置，以使在连接部421c和422c中产生的磁通量抵消，从而使ESL降低。
示例
图12是示意性地示出根据比较示例1的其中堆叠有介电层和内电极的主体的分解透视图。图13是示意性地示出根据比较示例2的其中堆叠有介电层和内电极的主体的分解透视图。
如图12和图13中所示，比较示例1是布置有不具有作为熔断器的引出部21f和22f的常规内电极21和22的情况，比较示例2是引出部21f和引出部22f分别被布置为彼此叠置的情况。
在本公开的发明示例中，如图4中所示，相邻的第一内电极的第一引出部121f1和121f2被布置为不彼此叠置，并且相邻的第二内电极的第二引出部122f1和122f2被布置为不彼此叠置。
图14、图15和图16中示出了发明示例以及比较示例1和比较示例2的阻抗特性、ESR特性和ESL特性。
参照图14，可以看出，与未设置引出部的比较示例1相比，设置有引出部的发明示例和比较示例2在自谐振频率(SRF)附近具有略微增大的阻抗，但是总体上具有近似的阻抗。
参照图15，可以看出，与未设置引出部的比较示例1相比，设置有引出部的发明示例和比较示例2具有略微增大的ESR。
下表1描述了发明示例以及比较示例1和比较示例2的根据频率的ESL值。
[表1]
示例 100MHz 500MHz 1GHz 5GHz 8GHz
CE1 148.05pH 106.78pH 95.08pH 84.68pH 83.75pH
CE2 166.36pH 121.16pH 107.70pH 97.44pH 86.82pH
IE 146.61pH 114.38pH 102.27pH 86.46pH 69.63pH
*IE：发明示例，CE：比较示例
参照表1和图16，可以看出，与发明示例和比较示例1相比，比较示例2在几乎所有频率下都具有高的ESL。可以看出，发明示例具有与比较示例1的ESL的水平几乎相同水平的ESL，并且特别地，当频率增大时，与处于高频下的比较示例1相比，发明示例具有进一步降低的ESL。
本公开的效果之一在于控制内电极的形状，使得当在内电极之间发生短路时，短路部分可由于过电流而开路，以用作熔断器。
本公开的效果之一在于降低多层电子组件的ESL，特别是降低高频下的ESL，以改善ESL特性。
然而，本公开的各种优点和效果不限于以上描述，并且将在描述本公开的具体实施例的过程中被更容易理解。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (18)

1.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极在第一方向上交替地布置，且所述介电层分别介于所述第一内电极与所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，设置在所述第三表面上，并且连接到所述第一内电极；以及
第二外电极，设置在所述第四表面上，并且连接到所述第二内电极，
其中，所述第一内电极中的每个包括：第一区域，与所述第三表面和所述第四表面间隔开；以及第一引出部，连接到所述第一区域并且从所述第三表面暴露，并且
所述第二内电极中的每个包括：第二区域，与所述第三表面和所述第四表面间隔开；以及第二引出部，连接到所述第二区域并且从所述第四表面暴露，
其中，所述第一内电极中的彼此相邻的两个第一内电极中的所述第一引出部被布置为在所述第一方向上不彼此叠置，
所述第二内电极中的彼此相邻的两个第二内电极中的所述第二引出部被布置为在所述第一方向上不彼此叠置，
所述第一引出部和所述第二引出部中的每个在所述第三方向上的尺寸小于所述第一区域和所述第二区域中的每个在所述第三方向上的尺寸。
2.根据权利要求1所述的多层电子组件，其中，所述第一引出部和所述第二引出部中的每个在所述第三方向上的尺寸为0.1mm至1.0mm。
3.根据权利要求1所述的多层电子组件，其中，所述第一引出部和所述第二引出部中的每个在所述第二方向上的尺寸为0.1mm至1.0mm。
4.根据权利要求1所述的多层电子组件，其中，所述第一引出部和所述第二引出部中的每个包含Fe-Cr-Al合金、Ni-Cr合金、Pt和Mo-W-Ta合金中的一种或更多种。
5.根据权利要求1所述的多层电子组件，其中，所述第一引出部和所述第二引出部利用与所述第一区域和所述第二区域的材料不同的材料制成。
6.根据权利要求1所述的多层电子组件，其中，所述第一内电极中的彼此相邻的两个第一内电极中的所述第一引出部在所述第三方向上的位置彼此不同，并且在所述第三方向上位于不同位置的所述第一引出部交替地从所述第三表面暴露，并且
所述第二内电极中的彼此相邻的两个第二内电极中的所述第二引出部在所述第三方向上的位置彼此不同，并且在所述第三方向上位于不同位置的所述第二引出部交替地从所述第四表面暴露。
7.一种多层电子组件，包括：
主体，包括多个介电层以及多个第一内电极和多个第二内电极，所述多个第一内电极和所述多个第二内电极在第一方向上交替地布置，且所述多个介电层分别介于所述第一内电极与所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，设置在所述第三表面上，并且连接到所述多个第一内电极；以及
第二外电极，设置在所述第四表面上，并且连接到所述多个第二内电极，
其中，所述多个第一内电极中的每个包括从所述第三表面暴露的第一区域、在所述第二方向上与所述第一区域间隔开的第二区域以及连接所述第一区域和所述第二区域的第一连接部，并且
所述多个第二内电极中的每个包括从所述第四表面暴露的第三区域、在所述第二方向上与所述第三区域间隔开的第四区域以及连接所述第三区域和所述第四区域的第二连接部，
其中，所述多个第一内电极中的彼此相邻的两个第一内电极中的所述第一连接部被布置为在所述第一方向上不彼此叠置，
所述多个第二内电极中的彼此相邻的两个第二内电极中的所述第二连接部被布置为在所述第一方向上不彼此叠置，并且
所述第一连接部和所述第二连接部中的每个在所述第三方向上的尺寸小于所述第一区域、所述第二区域、所述第三区域和所述第四区域中的每个在所述第三方向上的尺寸。
8.根据权利要求7所述的多层电子组件，其中，所述第一连接部和所述第二连接部中的每个在所述第三方向上的尺寸为0.1mm至1.0mm。
9.根据权利要求7所述的多层电子组件，其中，所述第一连接部和所述第二连接部中的每个在所述第二方向上的尺寸为0.1mm至1.0mm。
10.根据权利要求7所述的多层电子组件，其中，所述第一连接部和所述第二连接部中的每个包含Fe-Cr-Al合金、Ni-Cr合金、Pt和Mo-W-Ta合金中的一种或更多种。
11.根据权利要求7所述的多层电子组件，其中，所述第一连接部和所述第二连接部利用与所述第二区域和所述第四区域的材料不同的材料制成。
12.根据权利要求7所述的多层电子组件，其中，所述多个第一内电极中的彼此相邻的两个第一内电极中的所述第一连接部在所述第三方向上的位置彼此不同，并且在所述第三方向上位于不同位置的所述第一连接部在所述第一方向上交替地布置，并且
所述多个第二内电极中的彼此相邻的两个第二内电极中的所述第二连接部在所述第三方向上的位置彼此不同，并且在所述第三方向上位于不同位置的所述第二连接部在所述第一方向上交替地布置。
13.根据权利要求7所述的多层电子组件，其中，所述第一连接部被设置为不与所述第四区域叠置，并且
所述第二连接部被设置为不与所述第二区域叠置。
14.根据权利要求7所述的多层电子组件，其中，所述第一连接部被设置为与所述第四区域叠置，并且
所述第二连接部被设置为与所述第二区域叠置。
15.一种多层电子组件，包括：
主体，包括多个介电层以及多个第一内电极和多个第二内电极，所述多个第一内电极和所述多个第二内电极在第一方向上交替地布置，且所述多个介电层分别介于所述第一内电极与所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，设置在所述第三表面上，并且连接到所述多个第一内电极；以及
第二外电极，设置在所述第四表面上，并且连接到所述多个第二内电极，
其中，所述多个第一内电极中的每个包括从所述第三表面暴露的第一区域、在所述第二方向上与所述第一区域间隔开的第二区域以及连接所述第一区域和所述第二区域的第一连接部，并且
所述多个第二内电极中的每个包括从所述第四表面暴露的第三区域、在所述第二方向上与所述第三区域间隔开的第四区域以及连接所述第三区域和所述第四区域的第二连接部，
其中，所述第一连接部的位置和所述第二连接部的位置在所述第二方向上相同而在所述第三方向上不同，从而在所述第一方向上不彼此叠置，并且
所述第一连接部和所述第二连接部中的每个在所述第三方向上的尺寸小于所述第一区域、所述第二区域、所述第三区域和所述第四区域中的每个在所述第三方向上的尺寸。
16.根据权利要求15所述的多层电子组件，其中，所述第一连接部和所述第二连接部中的每个在所述第三方向上的尺寸为0.1mm至1.0mm。
17.根据权利要求15所述的多层电子组件，其中，所述第一连接部和所述第二连接部中的每个包含Fe-Cr-Al合金、Ni-Cr合金、Pt和Mo-W-Ta合金中的一种或更多种。
18.根据权利要求15所述的多层电子组件，其中，所述第一连接部和所述第二连接部利用与所述第二区域和所述第四区域的材料不同的材料制成。
CN202010579018.7A 2019-12-20 2020-06-23 多层电子组件 Pending CN113012938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0172195 2019-12-20
KR1020190172195A KR20210079931A (ko) 2019-12-20 2019-12-20 적층형 전자 부품

Publications (1)

Publication Number Publication Date
CN113012938A true CN113012938A (zh) 2021-06-22

Family

ID=76383092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010579018.7A Pending CN113012938A (zh) 2019-12-20 2020-06-23 多层电子组件

Country Status (3)

Country Link
US (1) US11387041B2 (zh)
KR (1) KR20210079931A (zh)
CN (1) CN113012938A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152212A (ja) * 1988-12-02 1990-06-12 Murata Mfg Co Ltd ヒューズ機能付積層型コンデンサ
JP2000228326A (ja) * 1998-12-04 2000-08-15 Tokin Corp ヒューズ内蔵積層セラミックチップコンデンサ
US20070247783A1 (en) * 2006-04-11 2007-10-25 Taiyo Yuden Co., Ltd. Laminated capacitor
CN103460315A (zh) * 2011-03-28 2013-12-18 株式会社村田制作所 电子部件
US20160133383A1 (en) * 2014-11-07 2016-05-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
US20190080843A1 (en) * 2017-09-12 2019-03-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340087A (ja) 1998-05-22 1999-12-10 Tokin Corp 積層セラミックコンデンサ
US6765781B2 (en) * 2001-12-03 2004-07-20 Tdk Corporation Multilayer capacitor
EP1830372B1 (en) * 2004-12-24 2018-01-24 Murata Manufacturing Co., Ltd. Multilayer capacitor and mounting structure of same
JP4049182B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP4428446B2 (ja) * 2007-12-28 2010-03-10 Ｔｄｋ株式会社 積層コンデンサ
KR101053410B1 (ko) * 2009-07-17 2011-08-01 삼성전기주식회사 적층형 칩 커패시터
US9609753B2 (en) * 2013-07-11 2017-03-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR101489816B1 (ko) * 2013-07-22 2015-02-04 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20150042500A (ko) * 2013-10-11 2015-04-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
KR101548823B1 (ko) * 2013-12-16 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102149787B1 (ko) * 2015-05-27 2020-08-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102145316B1 (ko) * 2015-08-31 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2017112170A (ja) * 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
KR101892802B1 (ko) * 2016-04-25 2018-08-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102450593B1 (ko) * 2016-04-27 2022-10-07 삼성전기주식회사 커패시터 부품
KR101813380B1 (ko) * 2016-06-02 2017-12-28 삼성전기주식회사 커패시터 부품
KR102538899B1 (ko) * 2016-06-20 2023-06-01 삼성전기주식회사 커패시터 부품
KR102613871B1 (ko) * 2016-11-23 2023-12-15 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10468185B2 (en) * 2017-06-02 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102067174B1 (ko) * 2017-11-10 2020-01-15 삼성전기주식회사 3단자 적층형 커패시터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152212A (ja) * 1988-12-02 1990-06-12 Murata Mfg Co Ltd ヒューズ機能付積層型コンデンサ
JP2000228326A (ja) * 1998-12-04 2000-08-15 Tokin Corp ヒューズ内蔵積層セラミックチップコンデンサ
US20070247783A1 (en) * 2006-04-11 2007-10-25 Taiyo Yuden Co., Ltd. Laminated capacitor
CN103460315A (zh) * 2011-03-28 2013-12-18 株式会社村田制作所 电子部件
US20160133383A1 (en) * 2014-11-07 2016-05-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same
US20190080843A1 (en) * 2017-09-12 2019-03-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
KR20210079931A (ko) 2021-06-30
US20210193385A1 (en) 2021-06-24
US11387041B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
CN104517730B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
US9208947B2 (en) Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein
US20210350985A1 (en) Capacitor component
KR102048091B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US9653213B2 (en) Multilayer ceramic capacitor and board having the same
CN112530710A (zh) 多层电子组件
US11657966B2 (en) Multilayer electronic component
US11657968B2 (en) Multilayer capacitor and board having the same
KR102145316B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
US11183333B2 (en) Multilayered electronic component
CN113012938A (zh) 多层电子组件
US11380484B2 (en) Multilayer electronic component
US11217390B2 (en) Composite electronic component
US11664162B2 (en) Multilayer electronic component
US20230207218A1 (en) Multilayerr electronic component
CN113161145B (zh) 多层电子组件
US11600441B2 (en) Multilayer electronic component
US20230260708A1 (en) Multilayer electronic component
US11462360B2 (en) Multilayer electronic component
US20220208470A1 (en) Multilayer ceramic capacitor and board having the same
CN116344208A (zh) 多层电子组件
KR20220072411A (ko) 적층형 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination