CN112997308A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN112997308A
CN112997308A CN201880099329.4A CN201880099329A CN112997308A CN 112997308 A CN112997308 A CN 112997308A CN 201880099329 A CN201880099329 A CN 201880099329A CN 112997308 A CN112997308 A CN 112997308A
Authority
CN
China
Prior art keywords
semiconductor package
exposed surface
semiconductor
metal block
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880099329.4A
Other languages
English (en)
Other versions
CN112997308B (zh
Inventor
河面英夫
王丸武志
都留拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112997308A publication Critical patent/CN112997308A/zh
Application granted granted Critical
Publication of CN112997308B publication Critical patent/CN112997308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

目的在于提供能够进行双面冷却，且具有在这两面将半导体封装件的外部和内部构造绝缘的功能的半导体装置。半导体装置包含第1半导体封装件和第2半导体封装件。第2半导体封装件以第1半导体封装件的第1露出面和第2半导体封装件的第4露出面彼此相对地连接，且第1半导体封装件的第2露出面和第2半导体封装件的第3露出面彼此相对地连接的方式接合于第1半导体封装件之上。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
作为提高包在半导体封装件内部的半导体芯片的冷却效果的构造，已知对半导体装置的两面进行冷却的构造(例如，参照专利文献1)。
专利文献1：日本特开2011-211018号公报
发明内容
如专利文献1所示，在双面冷却型的半导体装置的散热面露出的情况下，需要在各散热面将半导体封装件内的半导体芯片、在安装半导体装置时设置于半导体封装件的两个散热面的冷却器绝缘。
本发明就是为了解决上述那样的课题而提出的，其目的在于，提供能够进行双面冷却，且具有在这两面将半导体封装件的外部和内部构造绝缘的功能的半导体装置。
本发明涉及的半导体装置包含第1半导体封装件、第2半导体封装件。第1半导体封装件包含层叠于第1半导体芯片的第1金属块的表面露出的第1露出面、没有层叠于第1半导体芯片的第2金属块的表面从与第1露出面相同侧露出的第2露出面、与第1露出面和第2露出面相对且与包含第1半导体芯片、第1金属块和第2金属块的内部构造绝缘的第1散热面。第2半导体封装件包含层叠于第2半导体芯片的第3金属块的表面露出的第3露出面、没有层叠于第2半导体芯片的第4金属块的表面从与第3露出面相同侧露出的第4露出面、与第3露出面和第4露出面相对且与包含第2半导体芯片、第3金属块和第4金属块的内部构造绝缘的第2散热面。第2半导体封装件以第1半导体封装件的第1露出面和第2半导体封装件的第4露出面彼此相对地连接，且第1半导体封装件的第2露出面和第2半导体封装件的第3露出面彼此相对地连接的方式接合于第1半导体封装件之上。
发明的效果
根据本发明，能够提供可以进行双面冷却，且具有在这两面将半导体封装件的外部和内部构造绝缘的功能的半导体装置。
通过下面的详细的说明和附图，本发明的目的、特征、方案、及优点会变得更加明了。
附图说明
图1是表示实施方式1中的半导体装置的结构的剖视图。
图2是表示实施方式1中的半导体装置的结构的斜视图。
图3是表示第1半导体封装件及第2半导体封装件的结构的剖视图。
图4是表示第1半导体封装件及第2半导体封装件的结构的斜视图。
图5是表示实施方式1中的半导体装置的制造方法的流程图。
图6是表示实施方式1中的半导体装置的制造方法的详情的流程图。
图7是表示固定于第1散热器之上的第1半导体芯片的剖视图。
图8是表示固定于第1半导体芯片之上的第1金属块的剖视图。
图9是表示在第1绝缘膜的表面配置的第1散热器等的剖视图。
图10是表示在第1绝缘膜的表面配置的第1散热器等的斜视图。
图11是表示通过第1树脂部封装后的内部构造的剖视图。
图12是表示接合前的第1半导体封装件及第2半导体封装件的剖视图。
图13是表示实施方式2中的半导体装置的结构的剖视图。
图14是表示实施方式2中的第1半导体封装件的结构的剖视图。
图15是表示实施方式2中的第2半导体封装件的结构的剖视图。
图16是表示在第1绝缘膜的表面配置的第1散热器等的剖视图。
图17是表示在第2绝缘膜的表面配置的第2散热器等的剖视图。
图18是表示实施方式3中的半导体装置的结构的剖视图。
图19是表示实施方式3中的半导体装置的制造方法的详情的流程图。
图20是表示形成有表面处理层的第1半导体封装件及第2半导体封装件的剖视图。
图21是表示实施方式4中的半导体装置的结构的剖视图。
图22是表示实施方式5中的半导体装置的制造工序的斜视图。
图23是表示实施方式5中的半导体装置的制造工序的斜视图。
图24是表示实施方式5中的半导体装置的制造工序的斜视图。
图25是表示实施方式6中的半导体装置的结构的剖视图。
图26是表示实施方式7中的半导体装置的结构的剖视图。
图27是表示实施方式7中的半导体装置的制造方法的流程图。
图28是表示实施方式8中的半导体装置的结构的剖视图。
图29是表示实施方式8中的半导体装置的结构的剖视图。
具体实施方式
<实施方式1>
图1是表示实施方式1中的半导体装置的结构的剖视图。图2是表示半导体装置的结构的斜视图。图1示出图2所示的A-A’处的剖面。
半导体装置由第1半导体封装件10、接合于该第1半导体封装件10之上的第2半导体封装件20构成。实施方式1中的第1半导体封装件10和第2半导体封装件20具有彼此相同的结构。
图3是表示第1半导体封装件10及第2半导体封装件20的结构的剖视图。图4是表示第1半导体封装件10及第2半导体封装件20的结构的斜视图。图3示出图4所示的B-B’处的剖面。
第1半导体封装件10具有第1绝缘膜16、第1散热器11、第1半导体芯片13、第1金属块14、第2金属块15、第1树脂部18、第1露出面14A、第2露出面15A、及第1散热面17A。
第1散热器11设置于第1绝缘膜16的表面。
第1半导体芯片13及第1金属块14依次层叠于第1散热器11的表面。第1半导体芯片13例如通过焊料12A固定于第1散热器11的表面。第1金属块14例如通过焊料12B固定于第1半导体芯片13之上。
第2金属块15设置于第1绝缘膜16的表面且与第1散热器11相邻地设置。第2金属块15没有层叠于第1半导体芯片13。第2金属块15的表面的第2露出面15A位于与第1金属块14的表面的第1露出面14A相同的高度。
第1树脂部18将第1绝缘膜16、第1散热器11、第1半导体芯片13、第1金属块14和第2金属块15包在内部。
第1金属块14的表面即第1露出面14A和第2金属块15的表面即第2露出面15A从第1树脂部18的表面露出。这样，第1露出面14A和第2露出面15A从第1半导体封装件10的相同侧露出。
第1散热面17A从第1树脂部18的背面露出。第1散热面17A与第1露出面14A、第2露出面15A相对，且第1散热面17A与包含第1半导体芯片13、第1金属块14和第2金属块15的内部构造绝缘。在第1树脂部18的背面设置有第1金属箔17，第1金属箔17与第1散热面17A对应。
第2半导体封装件20的结构与第1半导体封装件10的结构相同。第2半导体封装件20具有第2绝缘膜26、第2散热器21、第2半导体芯片23、第3金属块24、第4金属块25、第2树脂部28、第3露出面24A、第4露出面25A、及第2散热面27A。
第2散热器21设置于第2绝缘膜26的表面。
第2半导体芯片23及第3金属块24依次层叠于第2散热器21的表面。第2半导体芯片23例如通过焊料22A固定于第2散热器21的表面。第3金属块24例如通过焊料22B固定于第2半导体芯片23之上。
第4金属块25设置于第2绝缘膜26的表面且与第2散热器21相邻地设置。第4金属块25没有层叠于第2半导体芯片23。第4金属块25的表面的第4露出面25A位于与第3金属块24的表面的第3露出面24A相同的高度。
第2树脂部28将第2绝缘膜26、第2散热器21、第2半导体芯片23、第3金属块24和第4金属块25包在内部。
第3金属块24的表面即第3露出面24A和第4金属块25的表面即第4露出面25A从第2树脂部28的表面露出。这样，第3露出面24A和第4露出面25A从第2半导体封装件20的相同侧露出。
第2散热面27A从第2树脂部28的背面露出。第2散热面27A与第3露出面24A、第4露出面25A相对，且第2散热面27A与包含第2半导体芯片23、第3金属块24和第4金属块25的内部构造绝缘。在第2树脂部28的背面设置有第2金属箔27，第2金属箔27与第2散热面27A对应。
如图1及图2所示，第2半导体封装件20接合于第1半导体封装件10之上。第1半导体封装件10的第1露出面14A和第2半导体封装件20的第4露出面25A以彼此相对的方式连接。第1半导体封装件10的第2露出面15A和第2半导体封装件20的第3露出面24A以彼此相对的方式连接。
包含第1半导体封装件10、接合于第1半导体封装件10之上的第2半导体封装件20的构造在剖视时具有2次对称的构造。
第1半导体封装件10的第1露出面14A和第2露出面15A位于相同平面内。第2半导体封装件20的第3露出面24A和第4露出面25A位于相同平面内。
图5是表示实施方式1中的半导体装置的制造方法的流程图。
在步骤S1中，准备第1半导体封装件10。
在步骤S2中，准备第2半导体封装件20。
如上所述，在实施方式1中，第1半导体封装件10和第2半导体封装件20具有相同的构造。下面，对准备第1半导体封装件10的步骤S1的详细工序进行说明，但步骤S2的详细工序也与该步骤S1的详细工序相同。图6是表示步骤S1的详情的流程图。
在步骤S11中，通过焊料12A将第1半导体芯片13固定于第1散热器11之上。图7是表示固定于第1散热器11之上的第1半导体芯片13的剖视图。另外，关于通过相同的工序制作的第2半导体封装件20，图7也同时示出固定于第2散热器21之上的第2半导体芯片23。
在步骤S12中，通过焊料12B将第1金属块14固定于第1半导体芯片13之上。图8是表示固定于第1半导体芯片13之上的第1金属块14的剖视图。另外，关于通过相同的工序制作的第2半导体封装件20，图8也同时示出固定于第2半导体芯片23之上的第3金属块24。
在步骤S13中，在第1绝缘膜16的表面配置第1散热器11和第2金属块15。此时，第2金属块15与第1散热器11相邻地配置。另外，在第1绝缘膜16的背面设置有第1金属箔17。图9是表示在第1绝缘膜16的表面配置的第1散热器11等的剖视图。图10是表示在第1绝缘膜16的表面配置的第1散热器11等的斜视图。图9示出图10所示的C-C'处的剖面。另外，关于通过相同工序制作的第2半导体封装件20，图9及图10也同时示出在第2绝缘膜26的表面配置的第2散热器21等。
在步骤S14中，通过树脂对第1绝缘膜16、第1散热器11、第1半导体芯片13、第1金属块14及第2金属块15进行封装，形成第1树脂部18。图11是表示通过第1树脂部18封装后的内部构造的剖视图。第1树脂部18例如是通过模塑成型进行制作的。另外，关于通过相同工序制作的第2半导体封装件20，图11也同时示出由第2树脂部28封装后的内部构造。
在步骤S15中，除去第1树脂部18的表面，使第1金属块14的表面和第2金属块15的表面露出，一起形成第1露出面14A及第2露出面15A。例如，第1露出面14A及第2露出面15A是通过第1树脂部18的表面的切削或研磨而形成的。
通过以上步骤S11至S15，准备第1半导体封装件10。另外，通过相同的上述步骤在步骤S2中准备第2半导体封装件20。接下来，执行图5所示的步骤S3。
在步骤S3中，将第2半导体封装件20接合于第1半导体封装件10之上。图12是表示接合前的第1半导体封装件10及第2半导体封装件20的剖视图。此时，第2半导体封装件20以第1半导体封装件10的第1露出面14A和第2半导体封装件20的第4露出面25A彼此相对地连接，且第1半导体封装件10的第2露出面15A和第2半导体封装件20的第3露出面24A彼此相对地连接的方式接合于第1半导体封装件10之上。
通过以上步骤S1至S3，形成图1及图2所示的半导体装置。
综上所述，实施方式1中的半导体装置包含第1半导体封装件10和第2半导体封装件20。第1半导体封装件10包含第1露出面14A、第2露出面15A和第1散热面17A。第1露出面14A是层叠于第1半导体芯片13的第1金属块14的表面露出的面。第2露出面15A是没有层叠于第1半导体芯片13的第2金属块15的表面从与第1露出面14A相同侧露出的面。第1散热面17A是与第1露出面14A、第2露出面15A相对，且与包含第1半导体芯片13、第1金属块14和第2金属块15的内部构造绝缘的面。第2半导体封装件20包含第3露出面24A、第4露出面25A和第2散热面27A。第3露出面24A是层叠于第2半导体芯片23的第3金属块24的表面露出的面。第4露出面25A是没有层叠于第2半导体芯片23的第4金属块25的表面从与第3露出面24A相同侧露出的面。第2散热面27A是与第3露出面24A、第4露出面25A相对，且与包含第2半导体芯片23、第3金属块24和第4金属块25的内部构造绝缘的面。第2半导体封装件20以第1半导体封装件10的第1露出面14A和第2半导体封装件20的第4露出面25A彼此相对地连接，且第1半导体封装件10的第2露出面15A和第2半导体封装件20的第3露出面24A彼此相对地连接的方式接合于第1半导体封装件10之上。
这样的半导体装置能够进行双面冷却，且具有在这两面将半导体封装件的外部和内部构造绝缘的功能。通过双面冷却，半导体芯片的冷却效果提高。例如，在将该半导体装置应用于逆变器装置的情况下，不需要在第1散热面17A或第2散热面27A与冷却器之间设置绝缘板。因此，半导体装置能够廉价地制造逆变器装置。
另外，实施方式1中的半导体装置的第1半导体封装件10包含第1散热器11、第1绝缘膜16和第1树脂部18。在第1散热器11的表面依次层叠有第1半导体芯片13和第1金属块14。在第1绝缘膜16的表面设置有第1散热器11、与第1散热器11相邻的第2金属块15。第1树脂部18将第1绝缘膜16、第1散热器11、第1半导体芯片13、第1金属块14和第2金属块15包在内部。第1金属块14的第1露出面14A和第2金属块15的第2露出面15A从第1树脂部18的表面露出。第2半导体封装件20包含第2散热器21、第2绝缘膜26和第2树脂部28。在第2散热器21的表面依次层叠有第2半导体芯片23和第3金属块24。在第2绝缘膜26的表面设置有第2散热器21、与第2散热器21相邻的第4金属块25。第2树脂部28将第2绝缘膜26、第2散热器21、第2半导体芯片23、第3金属块24和第4金属块25包在内部。第3金属块24的第3露出面24A和第4金属块25的第4露出面25A从第2树脂部28的表面露出。
这样的半导体装置能够进行双面冷却，且具有在这两面将半导体封装件的外部和内部构造绝缘的功能。
另外，就实施方式1中的半导体装置而言，包含第1半导体封装件10、接合于第1半导体封装件10之上的第2半导体封装件20的构造在剖视时具有2次对称的构造。
这样的半导体装置通过将具有彼此相同构造的第1半导体封装件10和第2半导体封装件20贴合而实现。另外，该构造为2合1型的半导体装置，与通过自下而上(bottom-up)的制法制造的2合1型的半导体装置相比，制造成本降低。
另外，就实施方式1中的半导体装置而言，第1半导体封装件10的第1露出面14A和第2露出面15A位于相同平面内，第2半导体封装件20的第3露出面24A和第4露出面25A位于相同平面内。
这样的半导体装置能够将具有彼此相同构造的第1半导体封装件10和第2半导体封装件20准确地贴合。其结果，半导体装置的可靠性提高，另外，半导体装置的制造成本也降低。
另外，实施方式1中的半导体装置的制造方法包含准备第1半导体封装件10的工序、准备第2半导体封装件20的工序、将第2半导体封装件20接合于第1半导体封装件10之上的工序。第1半导体封装件10包含第1露出面14A、第2露出面15A和第1散热面17A。第1露出面14A是层叠于第1半导体芯片13的第1金属块14的表面露出的面。第2露出面15A是没有层叠于第1半导体芯片13的第2金属块15的表面从与第1露出面14A相同侧露出的面。第1散热面17A是与第1露出面14A、第2露出面15A相对，且与包含第1半导体芯片13、第1金属块14和第2金属块15的内部构造绝缘的面。第2半导体封装件20包含第3露出面24A、第4露出面25A和第2散热面27A。第3露出面24A是层叠于第2半导体芯片23的第3金属块24的表面露出的面。第4露出面25A是没有层叠于第2半导体芯片23的第4金属块25的表面从与第3露出面24A相同侧露出的面。第2散热面27A是与第3露出面24A、第4露出面25A相对，且与包含第2半导体芯片23、第3金属块24和第4金属块25的内部构造绝缘的面。在将第2半导体封装件20接合于第1半导体封装件10之上的工序中，第1半导体封装件10的第1露出面14A和第2半导体封装件20的第4露出面25A以彼此相对的方式连接，且第1半导体封装件10的第2露出面15A和第2半导体封装件20的第3露出面24A以彼此相对的方式连接。
这样的半导体装置的制造方法能够制造如下半导体装置，该半导体装置能够进行双面冷却，且具有在这两面将半导体封装件的外部和内部构造绝缘的功能。通过双面冷却，半导体芯片的冷却效果提高。例如，在将通过该半导体装置的制造方法制造的半导体装置应用于逆变器装置的情况下，不需要在第1散热面17A或第2散热面27A与冷却器之间设置绝缘板。因此，半导体装置能够廉价地制造逆变器装置。
另外，实施方式1中的半导体装置的制造方法的准备第1半导体封装件10的工序包含如下工序：在第1散热器11的表面依次层叠第1半导体芯片13和第1金属块14；在第1绝缘膜16的表面配置第1散热器11、与第1散热器11相邻的第2金属块15；通过利用树脂对第1绝缘膜16、第1散热器11、第1半导体芯片13、第1金属块14和第2金属块15进行封装，从而形成第1树脂部18；以及通过除去第1树脂部18的表面，从而使第1金属块14的表面和第2金属块15的表面从第1树脂部18的表面露出，一起形成第1露出面14A和第2露出面15A。准备第2半导体封装件20的工序包含如下工序：在第2散热器21的表面依次层叠第2半导体芯片23和第3金属块24；在第2绝缘膜26的表面配置第2散热器21、与第2散热器21相邻的第4金属块25；通过利用树脂对第2绝缘膜26、第2散热器21、第2半导体芯片23、第3金属块24和第4金属块25进行封装，从而形成第2树脂部28；以及通过除去第2树脂部28的表面，从而使第3金属块24的表面和第4金属块25的表面从第2树脂部28的表面露出，一起形成第3露出面24A和第4露出面25A。
这样的半导体装置的制造方法能够制造如下半导体装置，该半导体装置能够进行双面冷却，且具有在这两面将半导体封装件的外部和内部构造绝缘的功能。
另外，在实施方式1的半导体装置的制造方法中，包含第1半导体封装件10、接合于第1半导体封装件10之上的第2半导体封装件20的构造在剖视时具有2次对称的构造。
这样的半导体装置的制造方法通过将具有彼此相同构造的第1半导体封装件10和第2半导体封装件20贴合，从而能够进行2合1型的半导体装置的制造。因此，与通过自下而上的制法制造的2合1型的半导体装置相比，制造成本降低。
另外，在实施方式1的半导体装置的制造方法中，第1半导体封装件10的第1露出面14A和第2露出面15A位于相同平面内，第2半导体封装件20的第3露出面24A和第4露出面25A位于相同平面内。
这样的半导体装置的制造方法能够将具有彼此相同构造的第1半导体封装件10和第2半导体封装件20准确地贴合。另外，通过研磨或切削将各树脂部的表面一起除去等，能够容易地形成各露出面。其结果，半导体装置的可靠性提高，另外，半导体装置的制造成本降低。
<实施方式2>
对实施方式2中的半导体装置及半导体装置的制造方法进行说明。此外，关于与实施方式1相同的结构及功能，省略说明。
图13是表示实施方式2中的半导体装置的结构的剖视图。在实施方式2中，第1半导体封装件110及第2半导体封装件120的结构不同。图14是表示第1半导体封装件110的结构的剖视图。图15是表示第2半导体封装件120的结构的剖视图。
就第1半导体封装件110而言，第1散热器111和第2金属块115是一体的。第2金属块115的第2露出面115A与第1散热器111的表面对应，两者共面。第2露出面115A处于比第1露出面14A低的位置，第1半导体封装件110的第1露出面14A和第2露出面115A没有位于相同的平面内。
就第2半导体封装件120而言，第4金属块125的厚度对应于从第2散热器21、第2半导体芯片23及第3金属块24的合计厚度减去第1半导体芯片13和第1金属块14的合计厚度而得到的厚度。此外，在该情况下，忽略焊料12A、12B、22A、22B的厚度。第4露出面125A处于比第3露出面24A低的位置，第3露出面24A和第4露出面125A没有位于相同的平面内。
这里，第1半导体芯片13、第1金属块14及将它们接合的焊料12A、12B的总厚度与第2半导体芯片23、第3金属块24及将它们接合的焊料22A、22B的总厚度相等。就具有以上那样的结构的半导体装置而言，如图13所示，第1露出面14A与第4露出面125A接触，且第2露出面115A与第3露出面24A接触。
对实施方式2中的准备第1半导体封装件110的工序进行说明。在图5所示的步骤S1中，将依次层叠有第1半导体芯片13和第1金属块14的第1散热器111配置于第1绝缘膜16的表面。图16是表示在第1绝缘膜16的表面配置的第1散热器111等的剖视图。通过树脂对第1绝缘膜16、第1散热器111、第1半导体芯片13及第1金属块14进行封装，形成第1树脂部18。将第1树脂部18的表面除去，使第1露出面14A及第2露出面115A露出。由此，形成图14所示的第1半导体封装件110。
对实施方式2中的准备第2半导体封装件120的工序进行说明。在图5所示的步骤S2中，将依次层叠有第2半导体芯片23和第3金属块24的第2散热器21配置于第2绝缘膜26的表面。另外，将第4金属块125配置于第2绝缘膜26的表面且与第2散热器21相邻地配置。图17是表示在第2绝缘膜26的表面配置的第2散热器21等的剖视图。通过树脂对第2绝缘膜26、第2散热器21、第2半导体芯片23、第3金属块24及第4金属块125进行封装，形成第2树脂部28。将第2树脂部28的表面除去，使第3露出面24A及第4露出面125A露出。由此，形成图15所示的第2半导体封装件120。
在图5所示的步骤S3中，将第2半导体封装件120接合于第1半导体封装件110之上。由此，形成图13所示的半导体装置。
综上所述，就实施方式2中的半导体装置而言，第1半导体封装件110的第1散热器111和第2金属块115是一体的。第2金属块115的第2露出面115A为第1散热器111的表面。
这样的半导体装置能够实现制造工序的简化。
<实施方式3>
对实施方式3中的半导体装置及半导体装置的制造方法进行说明。实施方式3为实施方式1的下位概念，实施方式3中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对于与实施方式1或2相同的结构及功能，省略说明。
图18是表示实施方式3中的半导体装置的结构的剖视图。半导体装置还具有将第1半导体封装件10和第2半导体封装件20接合的接合层9。接合层9将第1半导体封装件10的第1露出面14A和第2半导体封装件20的第4露出面25A之间接合。另外，接合层9将第1半导体封装件10的第2露出面15A和第2半导体封装件20的第3露出面24A之间接合。接合层9包含Au。
图19是表示实施方式3中的半导体装置的制造方法的流程图，特别地，是表示图5中的步骤S3的详情的流程图。步骤S1及S2与实施方式1相同。
在步骤S31中，在第1半导体封装件10的第1露出面14A和第2露出面15A形成表面处理层。表面处理层包含Au。表面处理层例如是通过镀敷加工而形成的。
在步骤S32中，在第2半导体封装件20的第3露出面24A和第4露出面25A形成表面处理层。表面处理层包含Au。表面处理层例如是通过镀敷加工而形成的。图20是表示各自形成有表面处理层9A及9B的第1半导体封装件10及第2半导体封装件20的剖视图。
在步骤S33中，将第1露出面14A的表面处理层9A和第4露出面25A的表面处理层9B接合。将第2露出面15A的表面处理层9A和第3露出面24A的表面处理层9B接合。
通过以上步骤，形成图18所示的接合层9。该接合层9将第1半导体封装件10和第2半导体封装件20接合。
这样的接合层9使第1半导体封装件10和第2半导体封装件20的接合性提高。另外，改善第1半导体封装件10和第2半导体封装件20之间的电阻及热阻。其结果，半导体装置的可靠性提高。
<实施方式4>
对实施方式4中的半导体装置及半导体装置的制造方法进行说明。实施方式4为实施方式1的下位概念，实施方式4中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对于与实施方式1至3中的任意者相同的结构及功能，省略说明。
图21是表示实施方式4中的半导体装置的结构的剖视图。第1半导体芯片113及第2半导体芯片123包含SiC。第1半导体芯片113及第2半导体芯片123例如为功率半导体芯片。第1半导体芯片113及第2半导体芯片123例如包含MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)或IGBT(Insulated Gate Bipolar Transistor)。
如上所述，半导体装置也能够应用于包含SiC的半导体芯片。因此，实施方式4中的半导体装置能够安装于电力控制设备等。
<实施方式5>
对实施方式5中的半导体装置及半导体装置的制造方法进行说明。此外，对于与实施方式1至4中的任意者相同的结构及功能，省略说明。
实施方式5中的半导体装置包含RC-IGBT(Reverse Conducting Insulated GateBipolar Transistor)作为第1半导体芯片和第2半导体芯片。
图22至图24是表示实施方式5中的半导体装置的制造工序的斜视图。在图5所示的步骤S1中，将依次层叠有第1半导体芯片213和第1金属块214的第1散热器211配置于第1绝缘膜216的表面。另外，将第2金属块215配置于第1绝缘膜216的表面且与第1散热器211相邻地配置。在该第1绝缘膜216的背面设置有第1金属箔217(图22)。通过树脂对第1绝缘膜216、第1散热器211、第1半导体芯片213、第1金属块214及第2金属块215进行封装，形成第1树脂部218。将第1树脂部218的表面除去，使第1露出面214A及第2露出面215A露出。与内部构造绝缘的第1散热面217A从第1树脂部218的背面露出。由此，形成第1半导体封装件210(图23)。
在图5所示的步骤S2中，将依次层叠有第2半导体芯片223和第3金属块224的第2散热器221配置于第2绝缘膜226的表面。另外，将第4金属块225配置于第2绝缘膜226的表面且与第2散热器221相邻地配置。在该第2绝缘膜226的背面设置有第2金属箔227(图22)。通过树脂对第2绝缘膜226、第2散热器221、第2半导体芯片223、第3金属块224及第4金属块225进行封装，形成第2树脂部228。将第2树脂部228的表面除去，使第3露出面224A及第4露出面225A露出。与内部构造绝缘的第2散热面227A从第2树脂部228的背面露出。由此，形成第2半导体封装件220(图23)。
在图5所示的步骤S3中，将第2半导体封装件220接合于第1半导体封装件210之上，形成半导体装置(图24)。
如上所述，半导体装置也能够应用于包含RC-IGBT的半导体芯片。因此，实施方式5中的半导体装置能够安装于电力控制设备等。
<实施方式6>
对实施方式6中的半导体装置及半导体装置的制造方法进行说明。实施方式6为实施方式1的下位概念，实施方式6中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对于与实施方式1至5中的任意者相同的结构及功能，省略说明。
图25是表示实施方式6中的半导体装置的结构的剖视图。半导体装置还具有将第1半导体封装件10和第2半导体封装件20接合的接合层8。接合层8将第1半导体封装件10的第1露出面14A和第2半导体封装件20的第4露出面25A之间接合。另外，接合层8将第1半导体封装件10的第2露出面15A和第2半导体封装件20的第3露出面24A之间接合。
接合层8例如为低熔点焊料。低熔点焊料的熔点比在第1半导体封装件10的内部对第1半导体芯片13进行固定的焊料12A、12B、或在第2半导体封装件20的内部对第2半导体芯片23进行固定的焊料22A、22B的熔点低。在该情况下，在图5所示的步骤S3中，通过低熔点焊料将第1露出面14A和第4露出面25A之间、及第2露出面15A和第3露出面24A之间接合。
接合层8所应用的低熔点焊料在将第1半导体封装件10和第2半导体封装件20接合的工序中，降低对于第1半导体芯片13及第2半导体芯片23的热损伤。其结果，半导体装置的可靠性提高。
接合层8例如也可以是导电性油脂。在该情况下，在图5所示的步骤S3中，通过导电性油脂将第1露出面14A和第4露出面25A之间、及第2露出面15A和第3露出面24A之间接合。
接合层8所应用的导电性油脂改善第1半导体封装件10和第2半导体封装件20之间的电阻及热阻。其结果，确保了高导电性及高热传导性。
接合层8例如也可以是银膏。在该情况下，在图5所示的步骤S3中，通过银膏将第1露出面14A和第4露出面25A之间、及第2露出面15A和第3露出面24A之间接合。此时，银膏一边被加压一边被加热而进行烧结。
由于接合层8所应用的银膏被烧结，因此其接合性提高。其结果，半导体装置的可靠性提高。
<实施方式7>
对实施方式7中的半导体装置及半导体装置的制造方法进行说明。实施方式7为实施方式1的下位概念，实施方式7中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对于与实施方式1至6中的任意者相同的结构及功能，省略说明。
图26是表示实施方式7中的半导体装置的结构的剖视图。半导体装置还具有第1冷却器40及第2冷却器50。第1冷却器40经由油脂41与第1半导体封装件10的第1散热面17A接合。第2冷却器50经由油脂51与第2半导体封装件20的第2散热面27A接合。另外，第2冷却器50通过螺钉60与第1冷却器40连结。
通过螺钉60的紧固，第1冷却器40和第1半导体封装件10以彼此施加压力的方式接触。相同地，第2冷却器50和第2半导体封装件20以彼此施加压力的方式接触。
图27是表示实施方式7中的半导体装置的制造方法的流程图。步骤S1至S3与实施方式1相同。
在步骤S4中，在第1半导体封装件10的第1散热面17A安装第1冷却器40。这里，第1冷却器40经由油脂41与第1散热面17A接合。
在步骤S5中，在第2半导体封装件20的第2散热面27A安装第2冷却器50。这里，第2冷却器50经由油脂51与第2散热面27A接合。
由此，形成图26所示的半导体装置。
由于这样的半导体装置从第1散热面17A及第2散热面27A这两者进行散热，因此第1半导体芯片13及第2半导体芯片23高效地得到冷却。
<实施方式8>
对实施方式8中的半导体装置及半导体装置的制造方法进行说明。实施方式8为实施方式1的下位概念，实施方式8中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对于与实施方式1至7中的任意者相同的结构及功能，省略说明。
图28是表示实施方式8中的半导体装置的结构的剖视图。半导体装置还具有第1冷却器40及第2冷却器50。第1冷却器40经由油脂41与第1半导体封装件10的第1散热面17A接合。第2冷却器50经由油脂51与第2半导体封装件20的第2散热面27A接合。另外，第2冷却器50通过螺钉60与第1冷却器40连结。第1半导体封装件10及第2半导体封装件20各自在第1树脂部18及第2树脂部28包含供螺钉60贯穿的贯穿孔61。
这样的半导体装置使与第1半导体封装件10、第2半导体封装件20、第1冷却器40及第2冷却器50彼此的搭载位置相关的精度提高。
<实施方式9>
对实施方式9中的半导体装置及半导体装置的制造方法进行说明。实施方式9为实施方式1的下位概念，实施方式9中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对于与实施方式1至8中的任意者相同的结构及功能，省略说明。
图29是表示实施方式8中的半导体装置的结构的剖视图。半导体装置还具有第1冷却器40及第2冷却器50。第1冷却器40经由焊料42或钎料43与第1半导体封装件10的第1散热面17A接合。第2冷却器50经由焊料52或钎料53与第2半导体封装件20的第2散热面27A接合。
由于这样的半导体装置从第1散热面17A及第2散热面27A这两者进行散热，因此第1半导体芯片13及第2半导体芯片23高效地得到冷却。
此外，本发明可以在其发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。
虽然对本发明进行了详细说明，但上述的说明在全部方面都只是例示，本发明并不限定于此。应当理解为，在不脱离本发明的范围的情况下，能够设想到未例示的无数的变形例。
标号的说明
10第1半导体封装件，11第1散热器，12A焊料，12B焊料，13第1半导体芯片，14第1金属块，14A第1露出面，15第2金属块，15A第2露出面，16第1绝缘膜，17第1金属箔，17A第1散热面，18第1树脂部，20第2半导体封装件，21第2散热器，22A焊料，22B焊料，23第2半导体芯片，24第3金属块，24A第3露出面，25第4金属块，25A第4露出面，26第2绝缘膜，27第2金属箔，27A第2散热面，28第2树脂部，8接合层，9接合层，9A表面处理层，9B表面处理层，40第1冷却器，41油脂，42焊料，43钎料，50第2冷却器，51油脂，52焊料，53钎料，60螺钉，61贯穿孔。

Claims (28)

1.一种半导体装置，其具有：
第1半导体封装件；以及
第2半导体封装件，
所述第1半导体封装件包含：
层叠于第1半导体芯片的第1金属块的表面露出的第1露出面；
没有层叠于所述第1半导体芯片的第2金属块的表面从与所述第1露出面相同侧露出的第2露出面；以及
第1散热面，其与所述第1露出面和所述第2露出面相对，且与包含所述第1半导体芯片、所述第1金属块和所述第2金属块的内部构造绝缘，
所述第2半导体封装件包含：
层叠于第2半导体芯片的第3金属块的表面露出的第3露出面；
没有层叠于所述第2半导体芯片的第4金属块的表面从与所述第3露出面相同侧露出的第4露出面；以及
第2散热面，其与所述第3露出面和所述第4露出面相对，且与包含所述第2半导体芯片、所述第3金属块和所述第4金属块的内部构造绝缘，
所述第2半导体封装件以所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面彼此相对地连接，且所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面彼此相对地连接的方式接合于所述第1半导体封装件之上。
2.根据权利要求1所述的半导体装置，其中，
所述第1半导体封装件包含：
第1散热器，在其表面依次层叠有所述第1半导体芯片和所述第1金属块；
第1绝缘膜，在其表面设置有所述第1散热器、与所述第1散热器相邻的所述第2金属块；以及
第1树脂部，其将所述第1绝缘膜、所述第1散热器、所述第1半导体芯片、所述第1金属块和所述第2金属块包在内部，所述第1金属块的所述第1露出面和所述第2金属块的所述第2露出面从该第1树脂部的表面露出，
所述第2半导体封装件包含：
第2散热器，在其表面依次层叠有所述第2半导体芯片和所述第3金属块；
第2绝缘膜，在其表面设置有所述第2散热器、与所述第2散热器相邻的所述第4金属块；以及
第2树脂部，其将所述第2绝缘膜、所述第2散热器、所述第2半导体芯片、所述第3金属块和所述第4金属块包在内部，所述第3金属块的所述第3露出面和所述第4金属块的所述第4露出面从该第2树脂部的表面露出。
3.根据权利要求1或2所述的半导体装置，其中，
包含所述第1半导体封装件、接合于所述第1半导体封装件之上的所述第2半导体封装件的构造在剖视时具有2次对称的构造。
4.根据权利要求2所述的半导体装置，其中，
所述第1半导体封装件的所述第1散热器和所述第2金属块是一体的，
所述第2金属块的所述第2露出面为所述第1散热器的所述表面。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
还具有接合层，该接合层包含Au，将所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面之间、及所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面之间接合。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
还具有低熔点焊料，该低熔点焊料将所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面之间、及所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面之间接合，
所述低熔点焊料的熔点比在所述第1半导体封装件的内部固定所述第1半导体芯片的焊料、或在所述第2半导体封装件的内部固定所述第2半导体芯片的焊料的熔点低。
7.根据权利要求1至5中任一项所述的半导体装置，其中，
还具有导电性油脂，该导电性油脂将所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面之间、及所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面之间接合。
8.根据权利要求1至5中任一项所述的半导体装置，其中，
还具有银膏，该银膏将所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面之间、及所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面之间接合。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述第1半导体封装件的所述第1露出面和所述第2露出面位于相同平面内，
所述第2半导体封装件的所述第3露出面和所述第4露出面位于相同平面内。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
所述第1半导体芯片和所述第2半导体芯片包含SiC。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
所述第1半导体芯片和所述第2半导体芯片包含RC-IGBT即反向导通绝缘栅双极晶体管。
12.根据权利要求1至11中任一项所述的半导体装置，其中，
还具有：
第1冷却器，其经由油脂与所述第1半导体封装件的所述第1散热面接合；以及
第2冷却器，其经由油脂与所述第2半导体封装件的所述第2散热面接合，通过螺钉与所述第1冷却器连结，
通过所述螺钉的紧固，所述第1冷却器和所述第1半导体封装件以彼此施加压力的方式接触，且所述第2冷却器和所述第2半导体封装件以彼此施加压力的方式接触。
13.根据权利要求12所述的半导体装置，其中，
所述第1半导体封装件和所述第2半导体封装件包含供所述螺钉贯穿的贯穿孔。
14.根据权利要求1至13中任一项所述的半导体装置，其中，
还具有：
第1冷却器，其经由焊料或钎料与所述第1半导体封装件的所述第1散热面接合；以及
第2冷却器，其经由焊料或钎料与所述第2半导体封装件的所述第2散热面接合。
15.一种半导体装置的制造方法，其具有如下工序：
准备第1半导体封装件，该第1半导体封装件包含层叠于第1半导体芯片的第1金属块的表面露出的第1露出面、没有层叠于所述第1半导体芯片的第2金属块的表面从与所述第1露出面相同侧露出的第2露出面、与所述第1露出面和所述第2露出面相对且与包含所述第1半导体芯片、所述第1金属块和所述第2金属块的内部构造绝缘的第1散热面；
准备第2半导体封装件，该第2半导体封装件包含层叠于第2半导体芯片的第3金属块的表面露出的第3露出面、没有层叠于所述第2半导体芯片的第4金属块的表面从与所述第3露出面相同侧露出的第4露出面、与所述第3露出面和所述第4露出面相对且与包含所述第2半导体芯片、所述第3金属块和所述第4金属块的内部构造绝缘的第2散热面；以及
以所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面彼此相对地连接，且所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面彼此相对地连接的方式，将所述第2半导体封装件接合于所述第1半导体封装件之上。
16.根据权利要求15所述的半导体装置的制造方法，其中，
准备所述第1半导体封装件的工序包含如下工序：
在第1散热器的表面依次层叠所述第1半导体芯片和所述第1金属块；
在第1绝缘膜的表面配置所述第1散热器、与所述第1散热器相邻的所述第2金属块；
通过利用树脂对所述第1绝缘膜、所述第1散热器、所述第1半导体芯片、所述第1金属块和所述第2金属块进行封装，从而形成第1树脂部；以及
通过除去所述第1树脂部的表面，从而使所述第1金属块的所述表面和所述第2金属块的所述表面从所述第1树脂部的所述表面露出，一起形成所述第1露出面和所述第2露出面，
准备所述第2半导体封装件的工序包含如下工序：
在第2散热器的表面依次层叠所述第2半导体芯片和所述第3金属块；
在第2绝缘膜的表面配置所述第2散热器、与所述第2散热器相邻的所述第4金属块；
通过利用树脂对所述第2绝缘膜、所述第2散热器、所述第2半导体芯片、所述第3金属块和所述第4金属块进行封装，从而形成第2树脂部；以及
通过除去所述第2树脂部的表面，从而使所述第3金属块的所述表面和所述第4金属块的所述表面从所述第2树脂部的所述表面露出，一起形成所述第3露出面和所述第4露出面。
17.根据权利要求15或16所述的半导体装置的制造方法，其中，
包含所述第1半导体封装件、接合于所述第1半导体封装件之上的所述第2半导体封装件的构造在剖视时具有2次对称的构造。
18.根据权利要求16所述的半导体装置的制造方法，其中，
所述第1半导体封装件的所述第1散热器和所述第2金属块是一体的，
所述第2金属块的所述第2露出面为所述第1散热器的所述表面。
19.根据权利要求15至18中任一项所述的半导体装置的制造方法，其中，
将所述2半导体封装件接合于所述第1半导体封装件之上的工序包含如下工序：
在所述第1半导体封装件的所述第1露出面和所述第2露出面形成包含Au的表面处理层；
在所述第2半导体封装件的所述第3露出面和所述第4露出面形成包含Au的表面处理层；以及
将所述第1半导体封装件的所述第1露出面的所述表面处理层和所述第2半导体封装件的所述第4露出面的所述表面处理层接合，且将所述第1半导体封装件的所述第2露出面的所述表面处理层和所述第2半导体封装件的所述第3露出面的所述表面处理层接合。
20.根据权利要求15至19中任一项所述的半导体装置的制造方法，其中，
将所述2半导体封装件接合于所述第1半导体封装件之上的工序包含如下工序：通过低熔点焊料将所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面之间、及所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面之间接合，
所述低熔点焊料的熔点比在所述第1半导体封装件的内部固定所述第1半导体芯片的焊料、或在所述第2半导体封装件的内部固定所述第2半导体芯片的焊料的熔点低。
21.根据权利要求15至19中任一项所述的半导体装置的制造方法，其中，
将所述2半导体封装件接合于所述第1半导体封装件之上的工序包含如下工序：通过导电性油脂将所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面之间、及所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面之间接合。
22.根据权利要求15至19中任一项所述的半导体装置的制造方法，其中，
将所述2半导体封装件接合于所述第1半导体封装件之上的工序包含如下工序：通过银膏将所述第1半导体封装件的所述第1露出面和所述第2半导体封装件的所述第4露出面之间、及所述第1半导体封装件的所述第2露出面和所述第2半导体封装件的所述第3露出面之间接合的工序，
所述银膏通过一边加压一边加热而进行烧结。
23.根据权利要求15至22中任一项所述的半导体装置的制造方法，其中，
所述第1半导体封装件的所述第1露出面和所述第2露出面位于相同平面内，
所述第2半导体封装件的所述第3露出面和所述第4露出面位于相同平面内。
24.根据权利要求15至23中任一项所述的半导体装置的制造方法，其中，
所述第1半导体芯片和所述第2半导体芯片包含SiC。
25.根据权利要求15至24中任一项所述的半导体装置的制造方法，其中，
所述第1半导体芯片和所述第2半导体芯片包含RC-IGBT即反向导通绝缘栅双极晶体管。
26.根据权利要求15至25中任一项所述的半导体装置的制造方法，其中，
还具有如下工序：
通过油脂将第1冷却器接合于所述第1半导体封装件的所述第1散热面；以及
通过油脂将第2冷却器接合于所述第2半导体封装件的所述第2散热面，通过螺钉将所述第2冷却器与所述第1冷却器连结，
通过所述螺钉的紧固，所述第1冷却器和所述第1半导体封装件以彼此施加压力的方式接触，且所述第2冷却器和所述第2半导体封装件以彼此施加压力的方式接触。
27.根据权利要求26所述的半导体装置的制造方法，其中，
所述第1半导体封装件和所述第2半导体封装件包含供所述螺钉贯穿的贯穿孔。
28.根据权利要求15至27中任一项所述的半导体装置的制造方法，其中，
还具有如下工序：
通过焊料或钎料将第1冷却器接合于所述第1半导体封装件的所述第1散热面；以及
通过焊料或钎料将第2冷却器接合于所述第2半导体封装件的所述第2散热面。
CN201880099329.4A 2018-11-12 2018-11-12 半导体装置及半导体装置的制造方法 Active CN112997308B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/041829 WO2020100191A1 (ja) 2018-11-12 2018-11-12 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN112997308A true CN112997308A (zh) 2021-06-18
CN112997308B CN112997308B (zh) 2023-10-31

Family

ID=70730728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880099329.4A Active CN112997308B (zh) 2018-11-12 2018-11-12 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11764126B2 (zh)
JP (1) JP7008842B2 (zh)
CN (1) CN112997308B (zh)
DE (1) DE112018008134T5 (zh)
WO (1) WO2020100191A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311905A (ja) * 2003-04-10 2004-11-04 Denso Corp 半導体モジュール実装構造
JP2009049118A (ja) * 2007-08-17 2009-03-05 Toshiba Corp 半導体素子とそれを用いた半導体パッケージ
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール
JP2011211018A (ja) * 2010-03-30 2011-10-20 Denso Corp 半導体モジュール
CN103354224A (zh) * 2013-05-29 2013-10-16 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构
US20140035112A1 (en) * 2011-04-19 2014-02-06 Denso Corporation Semiconductor device and manufacturing method thereof
CN104126225A (zh) * 2012-02-14 2014-10-29 三菱电机株式会社 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP4285470B2 (ja) * 2005-11-11 2009-06-24 株式会社デンソー 半導体装置
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP5273101B2 (ja) * 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法
JP5206822B2 (ja) * 2010-07-09 2013-06-12 株式会社デンソー 半導体装置
JP2012212776A (ja) * 2011-03-31 2012-11-01 Denso Corp 電力変換装置
JP5817702B2 (ja) * 2012-10-26 2015-11-18 トヨタ自動車株式会社 半導体モジュール
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9282681B2 (en) * 2014-01-21 2016-03-08 Seagate Technology Llc Dissipating heat during device operation
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
JP6152842B2 (ja) * 2014-11-04 2017-06-28 トヨタ自動車株式会社 半導体装置とその製造方法
JP6409690B2 (ja) * 2014-11-20 2018-10-24 株式会社デンソー 冷却モジュール
JP6485398B2 (ja) * 2016-04-13 2019-03-20 株式会社デンソー 電子装置及びその製造方法
JP6686691B2 (ja) * 2016-05-16 2020-04-22 株式会社デンソー 電子装置
FR3060845B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Circuits electroniques de puissance equipes de bus barres formant dissipateurs thermiques et procede d’integration

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311905A (ja) * 2003-04-10 2004-11-04 Denso Corp 半導体モジュール実装構造
JP2009049118A (ja) * 2007-08-17 2009-03-05 Toshiba Corp 半導体素子とそれを用いた半導体パッケージ
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール
JP2011211018A (ja) * 2010-03-30 2011-10-20 Denso Corp 半導体モジュール
US20140035112A1 (en) * 2011-04-19 2014-02-06 Denso Corporation Semiconductor device and manufacturing method thereof
CN104126225A (zh) * 2012-02-14 2014-10-29 三菱电机株式会社 半导体装置
CN103354224A (zh) * 2013-05-29 2013-10-16 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构

Also Published As

Publication number Publication date
US11764126B2 (en) 2023-09-19
CN112997308B (zh) 2023-10-31
JPWO2020100191A1 (ja) 2021-03-11
US20210343623A1 (en) 2021-11-04
JP7008842B2 (ja) 2022-01-25
DE112018008134T5 (de) 2021-07-29
WO2020100191A1 (ja) 2020-05-22

Similar Documents

Publication Publication Date Title
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
US8466548B2 (en) Semiconductor device including excess solder
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
JP4254527B2 (ja) 半導体装置
US10622274B2 (en) Chip package
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
US9735100B2 (en) Semiconductor device and method of manufacturing the same
EP3931867B1 (en) Electric power converter device with improved integration of cooler frame
KR20090050752A (ko) 반도체 패키지 및 그의 제조방법
CN105990275A (zh) 功率模块封装件及其制作方法
US9698076B1 (en) Metal slugs for double-sided cooling of power module
CN112997308B (zh) 半导体装置及半导体装置的制造方法
US20230105637A1 (en) Power module, power semiconductor device, and manufacturing methods therefor
JP6417898B2 (ja) 半導体装置の製造方法
US20230282566A1 (en) Semiconductor package having negative patterned substrate and method of manufacturing the same
JP7006015B2 (ja) 半導体モジュールの製造方法
JP2022045170A (ja) 半導体装置および半導体モジュール
EP3770956A1 (en) Power semiconductor module
JP2021197375A (ja) 半導体装置および半導体装置の製造方法
JP2018037436A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant