CN112970199B

CN112970199B - 多模分频器

Info

Publication number: CN112970199B
Application number: CN201980072677.7A
Authority: CN
Inventors: P·R·帕特尔; E·海达里
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2018-11-01
Filing date: 2019-10-14
Publication date: 2022-05-24
Anticipated expiration: 2039-10-14
Also published as: US20200153439A1; CN112970199A; US10581436B1; US11018673B2; WO2020091985A1; DE112019005477T5

Abstract

各种实施方案涉及多模分频器、包括该多模分频器的设备和相关联的操作方法。操作多模分频器(MMD)的方法可包括确定该MMD的公共状态，其中该MMD被配置为不管应用于该MMD的除数值如何，都进入该公共状态。该方法还可包括在该MMD处接收整数值。另外，该方法可包括将该除数值设置为等于该整数值。该方法还可包括接收处于第一频率的输入信号，以及基于该除数值生成处于第二较低频率的输出信号。该方法还可包括在该MMD处接收第二整数值。该方法还可包括响应于该MMD的检测的当前状态与该MMD的该公共状态匹配，将该除数值设置为等于该第二整数值。

Description

多模分频器

优先权声明

本申请要求于2018年11月1日提交的名称为“多模分频器(MULTI-MODULUSFREQUENCY DIVIDERS)”的美国临时专利申请号62/754,166(’166临时专利申请)的提交日期的权益，并且要求于2019年2月7日提交的名称为“多模分频器(MULTI-MODULUSFREQUENCY DIVIDERS)”的未决美国专利申请序列号16/270,208的提交日期的权益，这些专利申请各自的内容和公开内容据此全文以引用方式并入本文。

技术领域

本公开整体涉及多模分频器，并且更具体地讲，涉及用于生成本地振荡器信号以发射和接收无线信号的锁相环的多模分频器。还更具体地讲，各种实施方案涉及多模分频器和相关联的控制电路，该相关联的控制电路用于在所有可能除数值共有的状态期间将除数值应用于多模分频器。

背景技术

分频器通常用于以整数(例如，2、3、4等)减小电路中的时钟信号的频率。例如，在一些电子系统中，分频器可将信号从第一频率下变频为第二较低频率。

分频器可为锁相环(PLL)的一部分，其可生成具有期望频率的输出信号。PLL可包括电压控制振荡器(VCO)，该电压控制振荡器可生成具有取决于控制电压的频率的本地振荡器(LO)信号，该控制电压可由检相器/电荷泵/环路滤波器(PFD/CP/LPF)生成。PFD/CP/LPF可通过将参考信号与LO信号进行比较(例如，经由反馈)来生成控制电压。因此，可防止LO信号漂移到不同的频率值。

参考信号可具有比LO信号更低的频率，并且因此PLL可使用分频器以使得LO信号的频率是参考信号的频率的倍数。在一些应用中，处理器可控制分频器以使得分频器可将LO信号除以各种除数值。因此，PLL可生成用于以多个频率发射和/或接收的LO信号。

附图说明

虽然本公开以特别指出并清楚地要求保护具体实施方案的权利要求书作为结尾，但当结合附图阅读时，通过以下描述可更容易地确定本公开范围内的实施方案的各种特征和优点，在附图中：

图1是根据本公开的一个或多个实施方案的包括多模分频器的系统的框图；

图2是根据本公开的一个或多个实施方案的级联多模分频器的电路图；

图3是根据本公开的一个或多个实施方案的多模分频器的示例性单位单元的示意图；

图4描绘了根据本公开的一个或多个实施方案的控制电路；

图5示出了根据本公开的各种实施方案的多模分频器的状态图；

图6是描绘根据本公开的一个或多个实施方案的多模分频器的两个单位单元的示例性状态的表；

图7A示出了根据本公开的一个或多个实施方案的在启动期间的多模分频器的示例性流程；并且

图7B示出了根据本公开的一个或多个实施方案的在启动期间的多模分频器的真值表。

具体实施方式

在以下具体实施方式中，参考了形成本公开的一部分的附图，并且在附图中以举例的方式示出了可实施本公开的实施方案的特定示例。充分详细地描述了这些实施方案，以使本领域的普通技术人员能够实践本公开。然而，可利用其他实施方案，并且可在不脱离本公开的范围的情况下进行结构、材料和过程的变化。

本文所呈现的图示并不旨在为任何特定方法、系统、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文所呈现的附图未必按比例绘制。为了读者的方便，各附图中的类似结构或部件可保持相同或相似的编号；然而，编号的相似性并不意味着该结构或部件在尺寸、组成、配置或任何其他属性方面必须是相同的。

以下描述可包括示例以帮助本领域的普通技术人员实践本发明所公开的实施方案。使用术语“示例性的”、“通过示例”和“例如”是指相关描述是说明性的，虽然本公开的范围旨在涵盖示例和法律等同形式，但使用此类术语并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征或功能等。

应当容易理解，如本文一般所述并且在附图中示出的实施方案的部件可被布置和设计成多种不同的配置。因此，对各种实施方案的以下描述并不旨在限制本公开的范围，而是仅代表各种实施方案。虽然实施方案的各个方面可在附图中呈现，但是附图未必按比例绘制，除非特别指明。

此外，所示出和描述的特定实施方式仅为示例，并且不应理解为实施本公开的唯一方式，除非本文另外指明。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，所示出和描述的特定实施方式仅为示例性的，并且不应理解为实施本公开的唯一方式，除非本文另外指明。另外，块定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，已省略了关于定时考虑等的细节，其中此类细节不需要获得本公开的完全理解，并且在相关领域的普通技术人员的能力范围内。

本领域的普通技术人员将会理解，可使用多种不同技术和技法中的任何一者来表示信息和信号。例如，可在该整个说明书中参考的数据、指令、命令、信息、信号、比特和符号可由电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示。为了清晰地呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可表示信号总线，其中总线可具有多种位宽度，并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。

结合本文所公开的实施方案描述的各种示例性逻辑块、模块和电路可以用通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑部件、分立硬件部件或设计成实施本文所描述的功能的其任何组合来实现或实施。通用处理器(在本文中也可称为主机处理器或仅称为主机)可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。在通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，包括处理器的通用计算机被认为是专用计算机。

实施方案可根据被描绘为流程图、流程示意图、结构图或框图的过程来描述。虽然流程图可将操作动作描述为顺序过程，但是这些动作中的许多动作可在另一序列中、并行地或基本上同时地执行。此外，可重新安排动作的顺序。过程可非限制地对应于方法、线程、函数、规程、子例程或子程序。此外，本文所公开的方法可以通过硬件、软件或这两者来实现。如果在软件中实现，这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者，该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。

除非明确说明此类限制，否则使用名称诸如“第一”、“第二”等对本文的元件的任何引用不限制那些元件的数量或顺序。相反，这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此，提及第一元件和第二元件并不意味着在那里只能采用两个元件，或者第一元件必须以某种方式在第二元件之前。此外，除非另外指明，一组元件可包括一个或多个元件。

如本文所用，涉及给定参数、属性或条件的术语“基本上”是指并且包括在本领域的普通技术人员将会理解的给定参数、属性或条件满足小程度的方差的程度，诸如例如在可接受的制造公差内。以举例的方式，取决于基本上满足的具体参数、属性或条件，参数、属性或条件可至少满足90％、至少满足95％、或甚至至少满足99％。

各种电子应用可能需要锁相环(PLL)以用于生成本地振荡器(LO)信号。例如，WiFi芯片可能需要LO信号以用于接收和发射WiFi信号。如本领域的普通技术人员将理解的，通常期望减小与PLL相关联的噪声(例如，电压控制振荡器(VCO)噪声、∑-Δ量化噪声、参考信号噪声)以例如改善灵敏度、改善分组误差率(PER)和/或减小传输泄漏。

PLL可包括反馈控制系统，该反馈控制系统比较两个输入信号的相位并且产生与相位之间的差值成比例的误差信号。误差信号可被低通滤波并用于驱动电压控制振荡器(VCO)，该电压控制振荡器生成具有一定频率的输出信号。输出信号可通过分频器馈送回到控制系统的输入，由此产生负反馈环路。如果输出频率偏移，则相位误差信号可增加，从而在相反方向上驱动输出信号的频率以便减小误差。因此，输出可被锁定到另一输入处的信号的频率，该信号通常来源于晶体振荡器(即，稳定频率源)。因此，可部署分频器以减小晶体振荡器频率从而用作参考信号并在反馈环路内使用。

图1是根据本公开的一个或多个实施方案的设备100的框图。可包括PLL的设备100包括晶体振荡器(XTAL)102、频率倍增器(例如，倍频器)104、处理单元106、电压控制振荡器(VCO)108和多模分频器(MMD)110。例如，处理单元106可包括检相器/电荷泵/环路滤波器(PFD/CP/LPF)。

例如，XTAL 102可被配置为生成具有一定频率(例如，40兆赫(MHz))的参考信号103，并且频率倍增器104可接收该信号，增加(例如，加倍)该信号的频率(例如，从40MHz增加到80MHz)，并且将信号105传送到处理单元106。处理单元106可接收信号105并将信号107输出到VCO 108。例如，处理单元106可包括检相器、电荷泵和/或滤波器(例如，环路滤波器)。VCO 108可被配置为接收信号107并生成输出信号112(例如，在本文中也称为“本地振荡器信号”或“LO信号”)。如下文更全面地描述，在一些实施方案中，MMD 110可包括级联MMD，该级联MMD包括串联耦接的多个单位单元。另外，在一些实施方案中，MMD 110可包括或可耦接到用于向MMD 110提供除数值(例如，基于MMD 110的状态)的控制电路。

MMD 110可接收输出信号112并生成反馈信号114，该反馈信号的频率小于输出信号112的频率。更具体地讲，例如，MMD 110可被配置为除以分频范围内的除数值N(例如，N＝2ⁿ至(2ⁿ⁺¹-1))，其中n等于MMD的单位单元的数量。例如，如果n＝4，则MMD可除以16至31范围内的除数值N。由于输出信号112的频率因信道而异并且输出信号112的频率和参考信号103的频率因系统而异，因此除数值N可相应地变化。对于宽带、多标准、软件定义和认知无线电部件，分频器(例如，MMD 110)在大范围的N上的操作可能是期望的。

在除数值N等于125的一个示例中，输出信号112可具有5千兆赫(GHz)的频率并且反馈信号114可具有40兆赫(MHz)的频率。在除数值N等于80的另一个示例中，输出信号112可具有5GHz的频率并且反馈信号114可具有62.5MHz的频率。反馈信号114可由处理单元106接收。

用于减小PLL噪声的一种选择是增加PLL的参考频率(例如，参考信号103的频率)。然而，增加参考频率(例如，使参考频率加倍)可继而需要向PLL的多模分频器(MMD)提供更大的分频范围。在一些情况下，需要更大的分频范围可能需要跨越分频范围边界(例如，跨2ⁿ-1至2ⁿ边界转变，诸如31-32边界、63-64边界或127-128边界，但不限于此)。更具体地讲，例如，增加PLL的参考频率可能需要除数值从63或更小的值转变到64或更大的值，或者从127或更小的值转变到128或更大的值。常规MMD可能无法跨不稳定分频范围边界准确地执行，并且PLL可能失去其锁定并失效。

本文所公开的各种实施方案涉及多模分频器(MMD)，其被配置为基于随机生成的除数值(在本文中也称为“分频比”或“分频值”)准确地减小信号的频率，即使当除数值跨越分频范围边界时(例如，当除数值跨越63-64边界或127-128边界时)。更具体地讲，根据一些实施方案，MMD的除数值可仅在所有可能除数值共有的MMD状态期间改变，并且因此可防止MMD进入未知状态。

本文所述的各种MMD可用于多种应用，诸如频率合成器、PLL、分数N频率合成器、接收器、发射器和/或收发器。MMD也可用作例如无线电部件的一部分，包括多标准或多模式无线电部件、认知无线电部件或软件定义的无线电部件(SDR)。

图2是根据本公开的各种实施方案的级联多模分频器(MMD)200的电路图。MMD 200包括串联耦接的单位单元202_1-202_7。每个单位单元202包括输入信号clk、输出信号Fout、模量输入Modin和模量输出Modout。在预期的操作期间，在每个分频周期中，第一单位单元202_1可接收频率输入clk并将频率输出Fout传送到单位单元202_2，该单位单元然后可将频率输出Fout作为频率输入clk传送到单位单元202_3，并且以此类推，直到最后单位单元202_7接收频率输入clk。此外，最后单位单元202_7可生成模量输出Modout并将其传输到单位单元202_6。模量输出Modout可由单位单元202_6重新设置时钟并发送到单位单元202_5，并且以此类推，直到单位单元202_1生成输出。每个单位单元202还可被配置为接收输入控制信号N<0:6>并且基于控制信号N<0:6>来执行分频(例如，除以2或3)。可经由控制或解码器电路(未示出)生成的控制信号N<0:6>可包括编程除数字的选择除数值的值的位。例如，如果除数值N被选择为127，则N的二进制表示(即，01111111)可被提供给单位单元102_1-102_7。更具体地讲，在这种情况下，N<0>＝0，N<1>＝1，N<2>＝1，N<3>＝1，N<4>＝1，N<5>＝1，N<6>＝1，并且N<7>＝1。

在一些实施方案中，每个单位单元202可包括除以2/3的单位单元。应当理解，在这些实施方案中，如果单位单元202_1的输入控制信号N为逻辑0，则单位单元202_1可将输入频率除以2。另一方面，如果单位单元202_1的输入控制信号N为逻辑1，则单位单元202_1可将输入频率除以3。常规MMD在本领域中是已知的，并且因此本文可能不讨论MMD的一些操作细节。

MMD 200还包括或门204以及反相器206和208。或门204可被配置为接收N<6>和N<7>，反相器206可被配置为接收或门204的输出，并且反相器208可被配置为接收N<7>。反相器206的输出可作为RST信号耦接到单位单元202_6，并且反相器208的输出可作为RST信号耦接到单位单元202_7。

如本领域普通技术人员将理解的，每个单位单元202可包括四个数字触发器，两个数字触发器由正时钟边沿触发，并且两个数字触发器由负时钟边沿触发。图3是包括触发器302_1至302_4的示例性单位单元202的示意图。在该示例中，触发器302_1和302_4可由正时钟边沿触发，并且触发器302_2和302_3可由负时钟边沿触发。

图4示出了可用于生成除数值的电路400。电路400(其在本文中也可称为“控制电路”)包括多路复用器402、状态监测电路404、或门406、锁存器408和多路复用器410。多路复用器402被配置为接收默认除数值420和输入除数值422。默认除数值420可包括但不限于任何合适的除数值，诸如63、127或255。另外，输入除数值422可包括所生成的除数值(例如，经由控制或解码器电路生成的除数值)。如下文更全面地描述，如果相关联的MMD(图2的MMD200)的当前状态与MMD的已知公共状态匹配，则输入除数值422可仅应用于多路复用器410。输入除数值422被示出为长度是8位，然而这并不意在以任何方式进行限制。

多路复用器402还被配置为接收重置信号432(RST_in)。响应于重置信号432为高，多路复用器402可将默认除数值420输出到锁存器408。响应于重置信号432为低，多路复用器402可将输入除数值422输出到锁存器408。

状态监测电路404可被配置为确定MMD的当前状态，并且如果所确定的当前状态与MMD的已知公共状态匹配，则输出处于高状态(例如，逻辑1)的信号430。公共状态是不管所应用的除数值如何，MMD都可进入的状态。如果所确定的当前状态与MMD的已知公共状态不匹配，则信号430可处于低状态(例如，逻辑0)。更具体地讲，根据各种实施方案，状态监测电路404可监测MMD(例如，MMD 200)的两个或更多个单位单元，并且如果两个或更多个单位单元的所确定的当前状态与MMD的两个单位单元的已知公共状态匹配，则输出处于高状态(例如，逻辑1)的信号430。

作为更具体的示例，可确定(例如，经由测试(例如，试误法))MMD的两个单位单元的已知公共状态(例如，状态“AB”)。另外，状态监测电路404可监测MMD的两个或更多个单位单元，并且响应于两个或更多个单位单元转变到已知公共状态(例如，状态AB)，信号430可从低转变到高。另外，响应于两个或更多个单位单元从已知公共状态(即，状态AB)转变到另一个非公共状态(例如，状态YZ)，信号430可从高转变到低。

在一些实施方案中，状态监测电路404可包括被配置为接收信号424、426和428的与门405。作为非限制性示例，信号424可包括图2所示的信号m5，信号426可包括图2所示的信号QN16，并且信号428可包括图2所示的信号QP15。可感测信号m5、QN16、QP15中的一者或多者以确定MMD(例如，MMD 200)的状态。

例如，信号424、426和428中的每一者可与相关联的MMD 200的一个或多个单位单元202的一个或多个触发器(参见图3的触发器302)相关联。在一些实施方案中，如果相关联的MMD(例如，图2的MMD 200)处于已知公共状态，则信号424、426和428可全部为高(例如，逻辑1)。因此，仅在MMD处于公共状态时，信号430才可为高。状态监测电路404被提供为示例性状态监测电路，并且用于监测MMD的状态并响应于所检测的状态而输出信号的其他电路在本公开的范围内。

根据电路400的逻辑，如果信号430和/或重置信号432为高，则可将锁存器408的输入D处的信号应用于锁存器408的输出Q。如果信号430和重置信号432均不为高，则可不将锁存器408的输入D处的信号应用于锁存器408的输出Q。

图5是MMD 200的单位单元202的状态图500。在其中提供给单位单元的N<7:0>为逻辑1(例如，除以3；即，P＝1)和模量输入Modin＝1的一个设想场景中，MMD的单位单元可转变通过以下状态：9、5、4、0、2、A(例如，针对每个时钟周期边沿)。因此，在六个时钟边沿(或三个完整的时钟周期)之后，单位单元可返回到状态9。如图5所示，在状态9、1和5下，模量输出Mout＝1。因此，对于三个完整的时钟周期，模量输出Mout从0转变到1一次，并且因此发生了成功的除以3操作。

在其中提供给单位单元的N<7:0>为逻辑0(例如，除以2；即，P＝0)和模量输入Modin＝0的另一个设想场景中，单位单元可转变通过以下状态：8、0、2、A。在其中提供给单位单元的N<7:0>为逻辑0(例如，除以2)和模量输入Modin＝1的又一个设想场景中，单位单元可转变通过以下状态：9、1、2、A。

图6是描绘MMD 200的两个单位单元202的各种示例性状态的表600。表700包括行R1-R6和列C1-C14。每行与除数值(例如，N＝4、N＝5、N＝6等)相关联。另外，每列表示两个单位单元202的状态。例如，在行R1、列C1中，第一单位单元202处于状态9并且第二单位单元202处于状态1。因此，行R1、列C1中表示的MMD的状态可被称为“91”。十六进制中的数字9为1001，其表示第一单位单元202中的四个触发器(例如，图3的触发器302)的值。另外，十六进制中的数字1为0001，其表示第二单位单元202中的四个触发器(例如，图3的触发器302)的值。

随后，在行R1、列C2中，第一单位单元处于状态1并且第二单位单元处于状态2。MMD的这种状态可被称为“12”。另外，在行R1、列C3中，第一单位单元处于状态2并且第二单位单元处于状态2。MMD的这种状态可被称为“22”。每个单位单元可转变通过N*2个状态并且然后返回到初始状态。因此，对于N＝4，每个单位单元可转变通过8个状态并且然后返回到初始状态。

如图6所示，状态“12”例如在除数值N＝4的情况下发生，但是在N＝5的情况下不发生。因此，如果在MMD处于状态“12”时，N将从4改变为5，则MMD将进入未知状态。相比之下，状态“29”是每行共有的。换句话讲，不管N的值如何，状态“29”都可发生。换句话讲，不管应用于MMD的除数值如何，MMD 200的两个单位单元202将在某个阶段进入状态29。因此，根据本公开的各种实施方案，在状态“29”期间，N的值可改变。因此，状态29是如上所述的已知公共状态。

在其中除数值等于2、3、4、5、6或7的设想场景中，模量输出Mout＝1可每N*2个半周期或N个全周期发生。另外，当除数值等于4、5、6或7时，对于每个模量输出Mout，公共状态“29”可发生。然而，对于2或3的除数值，公共状态可仅每3个模量输出Mout输出才发生一次。因此，根据一些实施方案，如果除数值从值4、5、6或7转变到值2或3，或者如果除数值从值3转变到值2，或者反之亦然，则可执行附加处理以防止MMD转变到未知状态。

参考图2和图4，现在将描述电路200和电路400的预期操作。最初，重置信号432为高，并且将默认除数值420(其在该示例中具有值63(即，N＝63))应用于锁存器408的输入D。另外，因为重置信号432为高，所以或门406的输出为高，并且因此锁存器408可将默认除数值420传递到锁存器的输出Q。在一些实施方案中，N可具有下限阈值32，并且因此在这些实施方案中，Y可具有值32。此外，因为N大于Y，所以多路复用器410可输出默认值420作为N<7:0>。

另外，响应于触发信号(例如，定时信号)，重置信号432可变低，并且可将除数值422应用于锁存器408的输入D。此外，状态监测电路可输出指示MMD200是否处于已知公共状态的信号，如上所述。如果MMD 200不处于已知公共状态，则信号430为低。另外，因为重置信号432也为低，所以或门406的输出为低，并且因此锁存器408可不将除数值422传递到锁存器的输出Q。另一方面，如果MMD 200处于已知公共状态(例如，29)，则信号430为高，或门406的输出为高，并且因此锁存器408可将除数值422传递到锁存器的输出Q。此外，假设除数值422大于Y，则多路复用器410可将除数值422输出为N<7:0>。在一些实施方案中，如果N<Y(例如，N<32)，则多路复用器410可将默认值420输出为<7:0>。

与常规设备和方法相比，MMD 200的除数值可仅在MMD 200的所有可能除数值共有的状态期间改变，并且因此可防止MMD 200进入未知状态。

图7A是根据本公开的一个或多个实施方案的在启动期间的MMD 200的示例性流程700的图。图7B描绘了与在启动期间的MMD 200相关联的真值表750。在这些和其他实施方案中，流程700的至少一部分可以是设备100、电路200和/或电路400的操作的示例，如本文所述。另选地或附加地，流程700可由任何合适的系统、装置或设备执行。尽管用分立框示出，但与流程700的框中的一者或多者相关联的步骤和操作可被划分成附加框、组合成更少的框、或被消除，这取决于期望的实施方式。

参考图2、图4和图7A进行描述的流程700可开始于框702。在框702处，其中ON＝0(即，应用重置)，重置信号432为高，单位单元202_1和202_2除以例如7，并且单元202_3至201_7处于重置模式。另外，信号430为低，信号432为高，并且锁存器408可将信号从输入D传递到输出Q，该信号为默认除数值420。

在框704处，在持续时间之后，ON＝1，ON_BAR(“ONB”)＝0，重置信号432为低，单位单元202_1至202_5除以63，并且单元202_6和201_7处于重置模式。另外，生成低(即，逻辑0)比较信号(“CMP”)(例如，信号430)。此外，信号432为低，并且锁存器408可不将信号从输入D传递到输出Q，并且因此输出Q保持在默认除数值420。

在框706处，ON＝1，ONB＝0，重置信号432为低，并且可接收新除数值422(例如，在多路复用器402处)。另外，取决于所生成的比较信号CMP(例如，信号430)的状态(即，基于MMD 200的当前状态与已知公共状态(例如，29)的比较)，锁存器408可以或可不将新除数值422从输入D传递到输出Q。

在一些实施方案中，N的值可受限。例如，N可限于32-255的范围。在其他实施方案中，N可小于32和/或大于255。

在不脱离本公开的范围的情况下，可以对流程700进行修改、添加或省略。例如，流程700的操作可以不同的顺序实现。此外，概述的操作和动作仅作为示例提供，并且操作和动作中的一些可以是任选的，组合成更少的操作和动作，或者扩展成附加的操作和动作而不偏离所公开实施方案的本质。

除了其他益处和优点之外，如本文所述，本公开的各种实施方案可允许由PLL使用的参考频率增加(例如，加倍)，这可减小与PLL相关联的噪声(例如，VCO噪声、∑-Δ量化噪声)。另外，各种实施方案可经由增强的灵敏度、增强的分组误差率和减小的传输泄露来减小板载成本并改善设备质量。此外，根据各种实施方案，MMD可有效且准确地执行分频，并且可防止MMD进入未知模式(数字状态)。根据至少一些实施方案，与常规设备相比，MMD可不需要附加功率。

如在本公开中使用的，术语“模块”或“部件”可以是指被配置为执行可以存储在计算系统的通用硬件(例如，计算机可读介质、处理设备等)上并且/或者由通用硬件执行的模块或部件和/或软件对象或软件例程的动作的特定硬件实施方式。在一些实施方案中，本公开中描述的不同部件、模块、发动机和服务可以实现为在计算系统上执行的对象或进程(例如，作为单独的线程)。虽然本公开中描述的系统和方法中的一些系统和方法通常被描述为在软件中实现(存储在通用硬件上并且/或者由通用硬件执行)，但是特定硬件实施方式或软件和特定硬件实施方式的组合也是可能且可以预期的。

用于本公开，尤其是所附权利要求书中的术语(例如，所附权利要求书的主体)通常旨在作为“开放”术语(例如，术语“包括”应被解释为“包括但不限于”，术语“具有”应被解释为“至少具有”，术语“包括”应被解释为“包括但不限于”等)。

另外，如果预期特定数量的引入的权利要求表述，则在权利要求中将明确叙述此类意图，并且在不进行此类表述的情况下，不存在此类意图。例如，作为对理解的帮助，以下所附权利要求书可包含使用介绍性短语“至少一个”和“一个或多个”来引入权利要求表述。然而，使用此类短语不应理解为暗示由不定冠词“一个”或“一种”引入的权利要求表述将包含此类引入的权利要求表述的任何特定权利要求限定于仅包含一个此类表述的实施方案，即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词，诸如“一个”或“一种”(例如，“一个”和/或“一种”可被解释为指的是“至少一个”或“一个或多个”)；使用用于引入权利要求表述的定冠词的使用也是如此。

此外，即使明确列举了所引入的权利要求表述的特定编号，本领域的技术人员也将认识到，此类表述应被解释为意指至少所列举的数目(例如，在不存在其他修饰语的情况下，“两个表述”的基本表述是指至少两个表述或两个或更多个表述)。此外，在使用类似于“A、B和C等中的至少一个”或“A、B和C等中的一个或多个”的惯例的那些情况下，通常此类构造旨在仅包括A、仅包括B、仅包括C、包括A和B两者、包括A和C两者、包括B和C两者或包括A、B和C三者等等。

此外，无论在说明书、权利要求书或附图中，呈现两个或更多个另外的术语的任何分离的词或短语应当理解为考虑包括术语中的一个、两个术语中的任意一个或两个术语两者的可能性。例如，短语“A或B”应理解为包括“A”或“B”或“A和B”的可能性。

虽然本文关于某些图示实施方案描述了本发明，但本领域的普通技术人员将认识到并理解本发明不受此限制。相反，在不脱离下文所要求保护的本发明的范围及其法律等同形式的情况下，可对图示实施方案和所述实施方案进行许多添加、删除和修改。此外，来自一个实施方案的特性可与另一个实施方案的特性组合，同时仍被包括在发明人所设想的本发明的范围内。

Claims

1.一种操作多模分频器的方法，所述方法包括：

确定所述多模分频器MMD的公共状态，所述MMD被配置为不管应用于所述MMD的除数值如何，都进入所述公共状态；

在所述MMD处接收第一整数值；

将所述除数值设置为等于所述第一整数值；

接收处于第一频率的输入信号；

基于所述除数值生成处于第二较低频率的输出信号；

在所述MMD处接收第二整数值；以及

响应于所述MMD的当前状态与所述MMD的所述公共状态匹配，将所述除数值设置为等于所述第二整数值。

2.根据权利要求1所述的方法，进一步包括检测所述MMD的所述当前状态。

3.根据权利要求2所述的方法，其中检测所述MMD的所述当前状态包括感测所述MMD内的至少一个信号。

4.根据权利要求2所述的方法，还包括：

将所述MMD的所述当前状态与所确定的公共状态进行比较；

响应于所述当前状态与所确定的公共状态匹配，经由第一逻辑门生成第一数字信号；以及

响应于所述当前状态与所确定的公共状态不匹配，经由所述第一逻辑门生成第二不同数字信号。

5.根据权利要求4所述的方法，还包括响应于接收到所述第一数字信号和重置信号中的至少一者而经由第二逻辑门生成第三数字信号，所述第三数字信号被配置为使得所述除数值能够被设置为等于所述第二整数值。

6.根据权利要求1所述的方法，其中所述确定所述MMD的所述公共状态包括针对所述MMD的两个单位单元确定所述公共状态为29。

7.根据权利要求1所述的方法，还包括响应于接收到重置信号而将所述除数值设置为等于所述第一整数值。

8.一种用于操作多模分频器的设备，包括：

多模分频器MMD，所述多模分频器包括多个单位单元，所述多个单位单元中的每个单位单元被配置为接收指示所述MMD的除数值的输入；和

控制电路，所述控制电路耦接到所述MMD并且被配置为：

接收整数值；

检测所述MMD的状态；以及

响应于所述MMD的所述检测状态与所述MMD的公共状态匹配而将所述MMD的所述除数值设置为等于所述整数值，所述MMD被配置为不管所述除数值的值如何，都进入所述公共状态。

9.根据权利要求8所述的设备，其中所述控制电路包括状态监测电路，所述状态监测电路耦接到所述MMD并且被配置为检测所述MMD的所述状态。

10.根据权利要求9所述的设备，其中所述状态监测电路包括与门，所述与门具有耦接到所述MMD的多个输入。

11.根据权利要求10所述的设备，其中所述控制电路包括：

或门，所述或门被配置为接收所述与门的输出和重置信号；

第一多路复用器，所述第一多路复用器被配置为接收所述整数值和默认除数值；

锁存器，所述锁存器被配置为接收所述或门的输出和所述第一多路复用器的输出；和

第二多路复用器，所述第二多路复用器被配置为接收所述锁存器的输出和所述默认除数值。

12.根据权利要求8所述的设备，还包括：

电压控制振荡器VCO，所述电压控制振荡器具有耦接到所述MMD的输入的输出；和

处理单元，所述处理单元具有耦接到所述MMD的输出的输入和耦接到所述VCO的输入的输出。

13.根据权利要求8所述的设备，其中针对所述MMD的两个单位单元，所述公共状态为29。

14.一种操作多模分频器的方法，所述方法包括：

在所述多模分频器MMD处接收默认除数值；

将所述MMD的除数值设置为等于所述默认除数值；

在所述MMD处接收所生成的除数值；以及

响应于所述MMD的当前状态与所述MMD的公共状态匹配而将所述除数值设置为等于所生成的除数值，所述MMD被配置为不管由所述MMD加载的所述除数值如何，都进入所述公共状态。

15.根据权利要求14所述的方法，还包括确定所述MMD的所述公共状态。

16.根据权利要求15所述的方法，其中确定所述MMD的所述公共状态包括识别所述MMD不管所述除数值如何都进入的状态。

17.根据权利要求14所述的方法，还包括针对所述MMD的每个状态，将所述MMD的所述状态与所述公共状态进行比较以确定所述MMD的所述状态是否与所述公共状态匹配。

18.根据权利要求14所述的方法，其中响应于所述MMD的所述当前状态与所述公共状态匹配而将所述除数值设置为等于所生成的除数值包括响应于所述MMD的两个单位单元的当前状态为29而将所述除数值设置为等于所生成的除数值。

19.根据权利要求14所述的方法，其中响应于所述MMD的所述当前状态与所述公共状态匹配而将所述除数值设置为等于所生成的除数值包括响应于所述MMD的所述当前状态与所述公共状态匹配并且所生成的除数值等于或大于32而将所述除数值设置为等于所生成的除数值。

20.一种用于操作多模分频器的设备，包括：

级联多模分频器MMD，所述级联多模分频器被配置为：

接收除数值；

接收处于第一频率的第一信号；以及

基于所述除数值输出处于第二减小频率的第二信号；和控制电路，所述控制电路耦接到所述MMD并且被配置为：

接收所生成的除数值；以及

响应于所述MMD的检测状态与所述MMD的确定公共状态匹配而将所生成的除数值传送到MMD以加载其作为所述除数值，所述MMD被配置为不管所述除数值的值如何，都进入所述公共状态。