CN112951834A - 三维存储器及其制备方法 - Google Patents

Abstract

本申请公开了一种三维存储器及其制备方法。三维存储器的制备方法包括:提供衬底；在所述衬底的第一面形成堆叠层，并在所述堆叠层内形成存储芯柱；其中，在所述堆叠层内形成存储芯柱包括：在所述衬底的第二面形成第一牺牲层，所述衬底的第二面与所述衬底的第一面相背设置；在所述第一牺牲层的表面形成第二牺牲层；其中，所述第二牺牲层的材料不同于所述第一牺牲层的材料；刻蚀所述第二牺牲层；在所述第一牺牲层的表面形成第三牺牲层，所述第三牺牲层的材料不同于所述第二牺牲层的材料。本申请提供的三维存储器的制备方法，通过调整去除衬底第二面层结构的顺序，减小衬底损伤的风险，从而有利于提高三维存储器制备方法的可靠性。

Description

三维存储器及其制备方法

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

三维(3Dimension,3D)存储器作为一种典型的垂直沟道式三维存储器，包括衬底、位于衬底正面的堆叠层及位于堆叠层内的存储器层。其中，在三维存储器的制备过程中，先对堆叠层刻蚀形成孔或沟槽，并在孔或沟槽内形成存储器层。但是，在孔或沟槽内形成存储器层的过程中，衬底的背面同时也会形成一些层结构。传统技术中，在去除衬底背面层结构的过程中，存在损坏衬底的风险，降低了制备三维存储器的可靠性。

发明内容

本申请提供了一种三维存储器及其制备方法。三维存储器的制备过程中，在去除衬底背面夹心层的过程中，提前去除中间层后，再形成后面的层结构，避免中间层存在缺陷时造成衬底的损伤，有利于提高三维存储器制备方法的可靠性。本申请还提供一种采用此三维存储器的制备方法获得的三维存储器。

第一方面，本申请提供了一种三维存储器的制备方法。三维存储器的制备方法包括：

提供衬底；

在所述衬底的第一面形成堆叠层，并在所述堆叠层内形成存储芯柱；

其中，在所述堆叠层内形成存储芯柱包括：

在所述衬底的第二面形成第一牺牲层，所述衬底的第二面与所述衬底的第一面相背设置；

在所述第一牺牲层的表面形成第二牺牲层；其中，所述第二牺牲层的材料不同于所述第一牺牲层的材料；

刻蚀所述第二牺牲层；

在所述第一牺牲层的表面形成第三牺牲层，所述第三牺牲层的材料不同于所述第二牺牲层的材料。

在一些实施例中，所述第一牺牲层的材料不同于所述衬底的材料，且所述第三牺牲层的材料不同于所述衬底的材料。

在一些实施例中，在所述第一牺牲层的表面形成第三牺牲层之后，所述制备方法还包括：

刻蚀所述第三牺牲层和所述第一牺牲层。

在一些实施例中，采用同一道工艺制程刻蚀所述第三牺牲层和所述第一牺牲层。

在一些实施例中，在所述堆叠层内形成存储芯柱还包括：

刻蚀所述堆叠层的部分结构，以形成上选择管沟槽；

在所述上选择管沟槽内形成介电层，并在所述衬底的第二面同步形成所述第一牺牲层。

在一些实施例中，在所述上选择管沟槽内形成介电层之后，所述制备方法还包括：

刻蚀所述堆叠层，以形成贯穿所述堆叠层的沟道孔；

在所述沟道孔内形成保护层，并在所述第一牺牲层的表面同步形成所述第二牺牲层。

在一些实施例中，在所述沟道孔内形成保护层之后，所述制备方法还包括：

沿所述沟道孔轴向依次形成存储器层及牺牲层。

第二方面，本申请还提供一种三维存储器的制备方法。三维存储器的制备方法包括：

提供衬底；

在所述衬底的第一面形成堆叠层；

刻蚀所述堆叠层，以形成贯穿所述堆叠层的沟道孔；

沿所述沟道孔轴向依次形成存储器层及牺牲层，并在所述衬底的第二面同步依次形成第一层及第二层；其中，所述第一层与所述存储器层采用同一道工艺制程，所述第二层与所述牺牲层采用同一道工艺制程，所述衬底的第二面与所述衬底的第一面相背设置；

在所述第二层的表面形成第三层，其中，所述第三层的材料与所述第二层的材料相同；

刻蚀所述第三层及所述第二层；

在所述第一层的表面形成第四层，所述第四层的材料不同于所述第三层的材料。

在一些实施例中，所述第一层的材料不同于所述衬底的材料，且所述第四层的材料不同于所述衬底的材料。

在一些实施例中，在所述第一层的表面形成第四层之后，所述制备方法还包括：

刻蚀所述第四层和所述第一层。

在一些实施例中，沿所述沟道孔轴向依次形成存储器层及牺牲层之后，所述制备方法还包括：

刻蚀所述牺牲层及所述存储器层的底部，以露出所述存储器层下方的结构；

沿所述沟道孔的轴向形成沟道层，并在所述第二层的表面同步形成所述第三层。

在一些实施例中，在刻蚀所述第三层及所述第二层之后，所述制备方法还包括：

沿所述沟道孔填充绝缘层，并在所述第一层的表面同步形成所述第四层。

在一些实施例中，在刻蚀所述第四层和所述第一层之后，所述制备方法还包括：

回刻所述绝缘层的顶部，以形成导电沟槽；

沿所述导电沟槽形成导电层，并在所述衬底的第二面同步形成第五层。

第三方面，本申请提供一种三维存储器。三维存储器包括衬底及位于衬底上的堆叠层，所述堆叠层设有贯穿所述堆叠层的沟道孔，所述沟道孔内形成有存储芯柱。其中，三维存储器采用如上第一方面或第二方面提供的任一制备方法制备而成。

在本申请实施例中，在去除衬底第二面夹心层的过程中，提前去除中间层后，再形成后面的层结构，避免中间层存在缺陷时造成衬底的损伤，从而有利于提高三维存储器制备方法的可靠性。与此同时，通过调整去除夹心层的顺序，也减小了去除夹心层的工艺步骤，提高了制备三维存储器的效率。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。

图1是本申请提供的三维存储器的制备方法实施例一中的流程示意图；

图2A-图2I是图1所示制备三维存储器部分步骤对应的工艺截面示意图；

图3是本申请提供的三维存储器的制备方法实施例二中的流程示意图；

图4A-图4I是图3所示制备三维存储器部分步骤对应的工艺截面示意图。

具体实施方式

下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

传统技术中，三维存器的制备过程中，在衬底的第一面形成存储器层的同时，在衬底的第二面依次形成第一层、第二层和第三层。其中，第一层和第三层采用相同的材料，并与第二层的材料不同，且第二层与衬底具有低刻蚀选择比，也即在同一刻蚀条件下第二层与衬底的刻蚀速率差不多。如果形成的第二层存在缺陷，形成于第二层下方的第三层则会填充此缺陷，并连接第一层。在去除衬底第二面层结构的过程中，首先刻蚀第三层，但由于与第三层连接的第一层没有第二层的阻挡，第一层的部分结构也会被刻蚀，并暴露衬底的部分结构。在继续刻蚀第二层的过程中，暴露的衬底没有第一层的阻挡也会被刻蚀，从而造成了衬底的损伤，降低了制备三维存储器的可靠性。第一层、第二层和第三层可以理解为夹心层结构，第二层为夹心层结构的中间层。

基于传统三维存储器制备方法中，衬底第二面的夹心层结构的中间层存在缺陷时会造成衬底的损伤，本案提供一种三维存储器的制备方法，用于降低去除衬底第二面夹心层的过程中衬底损伤的风险。三维存储器的制备方法中，在衬底的第二面形成夹心层中的中间层后，提前去除中间层后，再形成后面的层结构，避免中间层存在缺陷时造成衬底的损伤，从而有利于提高三维存储器制备方法的可靠性。与此同时，通过调整去除夹心层的顺序，也减小了去除夹心层的工艺步骤，提高了制备三维存储器的效率。本申请还提供一种采用此制备方法获得的三维存储器。三维存储器包括衬底及位于衬底上的堆叠层。堆叠层设有贯穿堆叠层的沟道孔。沟道孔内形成有存储芯柱。以下通过两个实施例来描写，在三维存器的制备过程中提前去除夹心层的中间层，降低了衬底损伤的风险。

请一并参阅图1及图2A-图2I。图1是本申请提供的三维存储器的制备方法实施例一中的流程示意图；图2A-图2I是图1所示制备三维存储器部分步骤对应的工艺截面示意图。本具体实施例中三维存储器可以是但不限于3D NAND存储器。

三维存储器的制备方法，包括但不仅限于S110至S1100。S110至S1100详细介绍如下。

S110：提供衬底110。

可以理解的，衬底110用于支撑在其上的器件结构。衬底110可以是Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium OnInsulator，GOI)衬底等。在本申请实施例中，以衬底110为硅衬底为例来进行描写。

S120：在衬底110的第一面1101形成堆叠层120。

其中，堆叠层120包括多层交替堆叠设置的绝缘层121与牺牲层122。如图2A所示，多层绝缘层121与多层牺牲层122交替设置于衬底110上。堆叠层120中的绝缘层121和牺牲层122采用沉积方式。其中，沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)、物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发或溅射等方法。绝缘层121的材料可以是但不限于氧化物材料，牺牲层122的材料可以是但不限于氮化物材料。示例性的，牺牲层122在后续工艺步骤中会被置换为栅极层。

其中，堆叠层120的层数，本领域技术人员能够根据实际工艺需求或机台的限制进行调整，本申请并不限定堆叠层120的层数。例如，堆叠层120的层数可以是32层、64层、96层或128层等。一般来说，堆叠层120的层数越多，三维存储器的集成度越高。可以理解的，图2A中绝缘层121与牺牲层122的尺寸或数量等仅为示例。

S130：刻蚀堆叠层120的部分结构，以形成上选择管沟槽101。

其中，图2B中上选择管沟槽101的结构、数量及尺寸等仅为示例，实际结构本申请并不限制。在形成上选择管沟槽101的过程中，刻蚀堆叠层120的部分结构，例如堆叠层120最外面的三层结构。其中，刻蚀堆叠层120形成上选择管沟槽101的工艺包括但不仅限于光刻工艺，或等离子(plasma)刻蚀工艺等。

S140：在上选择管沟槽101内形成介电层111，在其他实施例中，在介电层111的外侧形成保护层。并在衬底110的第二面1102同步形成第一牺牲层131。

其中，衬底110的第二面1102与衬底110的第一面1101相背设置。可以理解的，由于制备三维存储器的机台或原理等的限制，在衬底110第一面1101的堆叠层120内形成一些层结构的过程中，例如在上选择管沟槽101内形成介电层111的过程中，在衬底110的第二面1102也同步形成第一牺牲层131。其中，第一牺牲层131的材料与介电层111的材料相同，并且第一牺牲层131与介电层111在同一道工艺制程中形成。在本申请中，对采用同一道工艺制程分别形成于衬底110第一面1101与衬底110第二面1102的结构采用不同的名称以示区分，例如形成于衬底110第一面1101的层结构用介电层111命名，同步形成于衬底110第二面1102的层结构用第一牺牲层131命名。图中第一牺牲层131的厚度仅为示例，本申请对此并不限定。

在一些实施例中，第一牺牲层131的材料不同于衬底110的材料。第一牺牲层131与介电层111采用同一道工艺制程形成，第一牺牲层131的材料不同于衬底110的材料，也即介电层111的材料不同于衬底110的材料。示例性的，第一牺牲层131和介电层111的材料为绝缘材料。绝缘材料可以是但不仅限于氧化物或氮化物，例如氧化硅或氮化硅。

在本实施例中，第一牺牲层131的材料不同于衬底110的材料，避免第一牺牲层131的材料与衬底110的材料相同时，刻蚀第一牺牲层131的过程中损伤衬底110，从而提高了三维存储器制备方法的可靠性。

S150：刻蚀堆叠层120，以形成贯穿堆叠层120的沟道孔102。

其中，图2D中沟道孔102的结构仅为示例，实际结构可以为圆柱形，锥形，环形等，本申请并不限制。在形成沟道孔102的过程中，刻蚀堆叠层120至衬底110，以露出衬底110。其中，刻蚀堆叠层120形成沟道孔102的工艺包括但不仅限于光刻工艺，或等离子(plasma)刻蚀工艺等。

在一种实施方式中，刻蚀堆叠层120包括先刻蚀堆叠层120的部分层结构，再刻蚀堆叠层120的另一部分层结构。也即，沟道孔102分步形成。在此实施方式中，形成贯穿堆叠层120的沟道孔102的过程分步刻蚀，不仅减小了一次刻蚀过深的沟道孔102对刻蚀机台及刻蚀工艺造成的难度，也有利于提高刻蚀堆叠层120形成的多个沟道孔102的均一性，从而提高了三维存储器制备方法的可靠性，及提高了制备的三维存储器的良率。

在其他实施方式中，在衬底110上形成堆叠层120包括先形成第一堆叠层，并刻蚀第一堆叠层以形成第一沟道孔；再在第一堆叠层上形成第二堆叠层，并刻蚀第二堆叠层以形成第二沟道孔。其中，第二沟道孔连通第一沟道孔。在此实施方式中，沟道孔102也分步形成，减小了一次刻蚀过深的沟道孔102对刻蚀机台及刻蚀工艺造成的难度，提高了三维存储器制备方法的可靠性。

可以理解的，本申请并不限定在堆叠层120上形成沟道孔102的工艺，本领域技术人员能够根据工艺需求调整形成沟道孔102的工艺制程。

S160：在沟道孔102内形成保护层112，并在第一牺牲层131的表面同步形成第二牺牲层132，且第二牺牲层132的材料不同于第一牺牲层131的材料。

如图2E所示，在沟道孔102内形成保护层112，用于保护沟道孔102的侧壁，避免在后续工艺中刻蚀沟道孔102的侧壁。其中，第二牺牲层132与保护层112采用同一道工艺制程中形成，第二牺牲层132的材料与保护层112的材料相同。在本申请中，对采用同一道工艺制程，形成于沟道孔102内的层结构用保护层112命名，同步形成于衬底110第二面1102的层结构用第二牺牲层132命名以示区分。可以理解的，在堆叠层120内形成存储器层的过程中，会在衬底110的第二面1102形成第一牺牲层131和第二牺牲层132。其中，第二牺牲层132的材料不同于第一牺牲层131的材料，也即保护层112的材料不同于第一牺牲层131的材料。

S170：刻蚀第二牺牲层132。

结合图2E和图2F所示，在沟道孔102内形成保护层112的过程中，在衬底110的第二面1102同步形成第二牺牲层132后，先去除第二牺牲层132再形成其他层结构，避免了因第二牺牲层132存在缺陷导致后续形成的层结构连通第一牺牲层131，从而降低了损坏衬底110的可能性。

在一些实施例中，第二牺牲层132的材料与第一牺牲层131的材料不同，且刻蚀第二牺牲层132与第一牺牲层131具有高刻蚀选择比。其中，刻蚀选择比指的是在同一刻蚀条件下被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比。高刻蚀选择比意味着只刻除被刻蚀材料(目标刻蚀材料)。低刻蚀选择比表示不仅能刻蚀被刻蚀材料，也能够刻蚀另一种材料。刻蚀第二牺牲层132与第一牺牲层131具有高刻蚀选择比，表示在同一刻蚀条件下仅刻蚀第二牺牲层132。

在本实施例中，刻蚀第二牺牲层132与第一牺牲层131具有高刻蚀选择比，使得在刻蚀第二牺牲层132的过程中，第一牺牲层131仍保留，用于保护衬底110，避免衬底110被刻蚀。示例性的，第二牺牲层132的材料可以是但不仅限于多晶硅。本申请并不限定刻蚀第二牺牲层132的具体方式，本领域技术人员能够根据实际需求选择刻蚀第二牺牲层132的工艺。

S180：在第一牺牲层131的表面形成第三牺牲层133，第三牺牲层133的材料不同于第二牺牲层132的材料。

可以理解的，步骤S170去除了第二牺牲层132，使得第三牺牲层133能够形成于第一牺牲层131的表面。第三牺牲层133能够用于改善堆叠层120的翘曲度(bow)。翘曲度用于表述平面在空间中的弯曲程度。翘曲度在数值上被定义为翘曲平面在高度方向上距离最远的两点间的距离。可以理解的，绝对平面的翘曲度为0。堆叠层120的翘曲度越大，表示堆叠层120翘起弯曲的程度越大。基于堆叠层120与衬底110为一整体，改善堆叠层120的翘曲度，也即改善整个晶圆的翘曲度。

在本实施例中，在第一牺牲层131背离堆叠层120的表面形成第三牺牲层133，第三牺牲层133能够改善堆叠层120的翘曲度，堆叠层120更加平整，提高了形成于堆叠层120内的若干个存储器层的均一性，从而有利于提高三维存储器制备方法的可靠性。

在其他实施例中，也可以通过对堆叠层120的表面进行离子注入，来改善堆叠层120的翘曲度。本领域技术人员能够根据堆叠层120采用的实际材料选取注入的离子，例如，注入的离子可以是但不仅限于五价的磷或三价的硼。

其中，第三牺牲层133的材料不同于第二牺牲层132的材料，使得三维存储器的制备方法中先去除衬底110第二面1102的第二牺牲层132，再形成第三牺牲层133，能够减小衬底110损坏的风险。在其他实施例中，若第三牺牲层133的材料与第第二牺牲层132材料的材料相同，三维存储器的制备方法也能够先在第第二牺牲层132的表面形成第第三牺牲层133后，同步刻蚀第第二牺牲层132和第第三牺牲层133，以减小刻蚀衬底110第二面1102层结构的工艺步骤。

在一些实施例中，刻蚀第三牺牲层133与第一牺牲层131具有低刻蚀选择比。刻蚀第三牺牲层133与第一牺牲层131具有低刻蚀选择比，表示在同一刻蚀条件不仅能刻蚀第三牺牲层133，也能刻蚀第一牺牲层131。示例性的，第三牺牲层133的材料与第一牺牲层131的材料相同，也即第三牺牲层133与第一牺牲层131的刻蚀选择比为1：1。第三牺牲层133与第一牺牲层131的材料可以是但不仅限于氧化物，例如氧化硅。

在本实施例中，刻蚀第三牺牲层133与第一牺牲层131具有低刻蚀选择比，在同一刻蚀条件下刻蚀第三牺牲层133的速率与刻蚀第一牺牲层131的速率差不多，使得去除第三牺牲层133与第一牺牲层131能够采用同一道工艺制程，避免传统工艺中分步依次去除第三牺牲层133、第二牺牲层132及第一牺牲层131，减小了制备三维存储器的工艺步骤，从而提高了三维存储器的制备效率。

其中，第三牺牲层133与第一牺牲层131具有低刻蚀选择比时，第三牺牲层133的材料可以与第一牺牲层131的材料相同，也可以不同。在本申请实施例中，以第三牺牲层133的材料与第一牺牲层131的材料相同为例来进行描写。示例性的，第三牺牲层133与第一牺牲层131的材料均为氧化硅。在其他实施例中，第三牺牲层133的材料与第一牺牲层131的材料也能够不同，此时通过调节刻蚀液的配比，使得第三牺牲层133与第一牺牲层131具有低刻蚀选择比。

S190：刻蚀第三牺牲层133和第一牺牲层131。

在本实施例中，刻蚀去除位于衬底110第二面1102的第一牺牲层131与第三牺牲层133，衬底110的第二面1102不含其它层结构，以满足后续工艺制备的需求。其中，在刻蚀第三牺牲层133和第一牺牲层131的过程中，保护层112用于保护堆叠层120结构，避免堆叠层120被刻蚀，从而提高了三维存储器的可靠性。

在一些实施例中，刻蚀第三牺牲层133与第二牺牲层132具有高刻蚀选择比，也即刻蚀第三牺牲层133与保护结构具有高刻蚀选择比，使得刻蚀第三牺牲层133的过程中保护层112能够保护沟道孔102的侧壁，避免了沟道孔102的侧壁被损坏，从而提高了三维存储器制备方法的可靠性。

在一些实施例中，第三牺牲层133的材料不同于衬底110的材料。示例性的，刻蚀第三牺牲层133与衬底110具有高刻蚀选择比，在同一刻蚀条件下仅刻蚀第三牺牲层133，使得刻蚀第三牺牲层133和第一牺牲层131时不刻蚀衬底110，从而降低了损坏衬底110的风险。

在本实施例中，通过调控去除夹心层第一牺牲层131、第二牺牲层132及第三牺牲层133的顺序，不仅降低了损伤衬底110的风险，也减小了去除第一牺牲层131、第二牺牲层132和第三牺牲层133的工艺步骤，提高了制备三维存储器的效率。

S1100：沿沟道孔102轴向依次形成存储器层113及牺牲层114。

结合图2H和图2I所示，在沟道孔102轴向依次形成存储器层113及牺牲层114之前，去除沟道孔102内的保护层。其中，牺牲层114位于存储器层113的外侧，使得在刻蚀工艺过程中，牺牲层114能够保护内部的存储器层113，避免存储器层113受损。

在一种实施例中，形成存储器层113包括沿沟道孔102依次形成阻挡层、存储层及遂穿层。阻挡层位于存储层靠近存储堆叠层120的一侧，牺牲层114位于遂穿层远离存储层的一侧。其中，存储层存储有电子。存储层的电子在加压的情况下，能够穿过遂穿层。

示例性的，存储器层113可以形成为氧化物-氮化物-氧化物(ONO)分层结构。牺牲层114可以为多晶硅，存储器层113与牺牲层114可以形成氧化物-氮化物-氧化物-多晶硅(ONOP)分层结构。

在本实施例中，在沟道孔102内形成存储芯柱之前，先去除位于衬底110第二面1102的第一牺牲层131与第三牺牲层133，以使衬底110的第二面1102不含其它层结构，避免衬底110第二面1102的牺牲层114结构干扰存储芯柱的形成，从而提高了三维存储器的制备方法的可靠性。

请一并参阅图3及图4A-图4I。图3是本申请提供的三维存储器的制备方法在实施例二中的流程示意图；图4A-图4I是图1所示制备三维存储器部分步骤对应的工艺截面示意图。本具体实施例中三维存储器可以是但不限于3D NAND存储器。

三维存储器的制备方法，包括但不仅限于S210至S2110。S210至S2110详细介绍如下。

S210：提供衬底210。

可以理解的，衬底210用于支撑在其上的器件结构。衬底210的材料及工艺等可参照前述S110部分，本实施例在此不再赘述。

S220：在衬底210的第一面2101形成堆叠层220。

其中，堆叠层220包括多层交替堆叠设置的绝缘层221与牺牲层222。堆叠层220的材料及工艺等可参照前述S120部分，本实施例在此不再赘述。

S230：刻蚀堆叠层220，以形成贯穿堆叠层220的沟道孔202。

如图4B所示，沟道孔202的结构仅为示例，实际结构可以为圆柱形，锥形，环形等，并不为限制。在形成沟道孔202的过程中，刻蚀堆叠层220至衬底210，以露出衬底210。其中，刻蚀堆叠层220形成沟道孔202的工艺包括但不仅限于光刻工艺，或等离子(plasma)刻蚀工艺等。

在一些实施例中，在刻蚀堆叠层220，以形成贯穿堆叠层220的沟道孔202之前，三维存储器的制备方法还包括：

刻蚀堆叠层220的部分结构，以形成上选择管沟槽201，并在上选择管沟槽201内形成介电层211。其中，在形成上选择管沟槽201的过程中，刻蚀堆叠层220的部分结构，例如堆叠层220最外面的三层结构。

S240：沿沟道孔202轴向依次形成存储器层213及牺牲层214，并在衬底210的第二面2102同步依次形成第一层231及第二层232；其中，第一层231与存储器层213采用同一道工艺制程，第二层232与牺牲层214采用同一道工艺制程，衬底210的第二面2102与衬底210的第一面2101相背设置。

如图4C所示，存储器层213及牺牲层214沿沟道孔202的轴向形成。牺牲层214位于存储器层213的外侧，使得在刻蚀工艺过程中，牺牲层214能够保护内部的存储器层213，避免存储器层213受损。

在一种实施例中，形成存储器层213包括沿沟道孔202依次形成阻挡层、存储层及遂穿层。阻挡层位于存储层靠近存储堆叠层220的一侧，遂穿层位于遂穿层远离存储层的一侧。其中，存储层存储有电子。存储层的电子在加压的情况下，能够穿过遂穿层。

示例性的，存储器层213可以形成为氧化物-氮化物-氧化物(ONO)分层结构。牺牲层214可以为多晶硅，存储器层213与牺牲层214可以形成氧化物-氮化物-氧化物-多晶硅(ONOP)分层结构。

在本实施例中，存储器层213包括依次形成阻挡层、存储层及遂穿层的三层结构。第一层231与存储器层213采用同一道工艺制程，也即，第一层231包括与阻挡层、存储层及遂穿层材料对应的三层结构。第二层232与牺牲层214采用同一道工艺制程，第二层232的材料与牺牲层214的材料相同。第二层232的材料可以是但不仅限于多晶硅。

在一些实施例中，第一层231接触衬底210的一层结构的材料不同于衬底210的材料。示例性的，第一层231中与存储器层213中阻挡层对应的层结构的材料与衬底210的材料不同。示例性的，存储器层213中阻挡层的材料为绝缘材料。绝缘材料可以是但不仅限于氧化物或氮化物，例如氧化硅或氮化硅。

在本实施例中，第一层231接触衬底210的一层的材料不同于衬底210的材料，避免第一层231接触衬底210的一层的材料与衬底210的材料相同时，刻蚀第一层231接触衬底210的一层的过程中损伤衬底210，从而提高了三维存储器制备方法的可靠性。

S250：刻蚀牺牲层214及存储器层213的底部，以露出存储器层213下方的结构。

如图4D所示，刻蚀牺牲层214及存储器层213的底部，以在存储器层213的底部形成的缺口2130，在缺口2130中形成外延结构(SEG)。在其他实施例中，外延结构的部分插入衬底中。示例性的，采用等离子(plasma)刻蚀法刻蚀牺牲层214和存储器层213的底部，以有效准确地去除牺牲层214及存储器层213的底部。

在一些实施例中，刻蚀牺牲层214及存储器层213的底部后，再刻蚀去除牺牲层214的侧壁，以露出存储器层213的侧壁。其中，牺牲层214的侧壁用于在刻蚀存储器层213的底部过程中保护存储器层213的侧壁，避免存储器层213的侧壁损伤，其后被去除避免三维存储器引入非功能层。

S260：沿沟道孔202的轴向形成沟道层215，并在第二层232的表面同步形成第三层233，其中，第三层233的材料与第二层232的材料相同。

结合图4D和图4E所示，在沟道孔202的轴向形成沟道层215之前，去除牺牲层214的侧壁，形成的沟道层215位于存储器层213的内侧，并填充缺口2130，以使沟道层215与外延结构电性连接，以实现三维存储器中电回路。可以理解的，沟道层215的材料为导电材料。第三层233与沟道层215采用同一道工艺制程，均在沟道孔202内形成沟道层215的过程中形成，因此第三层233的材料与沟道层215的材料均为导电材料。

在本实施例中，第三层233的材料与第二层232的材料相同，刻蚀第三层233与第二层232的刻蚀选择比为1:1，第三层233和第二层232能够在同一道工艺制程中去除，不会因为第二层232存在缺陷时而导致刻蚀第三层233时存在损坏衬底210的风险。与此同时，第三层233与第二层232能够在同一道工艺制程中去除，无需先去除第三层233再去除第二层232，从而减小了去除第三层233和第二层232的工艺步骤，提高了三维存储器的制备方法的效率。

S270：刻蚀第三层233及第二层232。

在本实施例中，沿沟道孔202的轴向形成沟道层215，并在第二层232的表面同步形成与第二层232采用材料相同的第三层233后，先同步去除第三层233和第二层232再形成其他层结构，避免了因第三层233和第二层232存在缺陷导致后续形成的层结构连通第一层231，从而降低了损坏衬底210的可能性。

在一些实施例中，第二层232和第三层233的材料与第一层231最外层的材料不同，且刻蚀第二层232和第三层233与第一层231具有高刻蚀选择比。也即，在同一刻蚀条件下仅刻蚀第二层232和第三层233，并不刻蚀第一层231。

在本实施例中，第二层232和第三层233的材料与第一层231最外层的材料不同，使得在刻蚀第二层232和第三层233的过程中，第一层231仍保留，用于保护衬底210，避免衬底210被刻蚀。示例性的，第二层232和第三层233的材料可以是但不仅限于多晶硅。本申请并不限定刻蚀第二层232和第三层233的具体方式，本领域技术人员能够根据实际需求选择刻蚀第二层232和第三层233的工艺。

S280：沿沟道孔202填充绝缘层216，并在第一层231的表面同步形成第四层234，第四层234的材料不同于第三层233的材料。

在形成沟道层215后沿沟道孔202填充绝缘层216，以将沟道孔202填满。其中，绝缘层216采用绝缘材料，避免绝缘层216电性连接沟道层215，影响三维存储器的短路。绝缘材料可以是但不仅限于氧化物，例如氧化硅。

其中，在本实施例中，第四层234与绝缘层216采用同一道工艺制程，因此第四层234的材料也为绝缘材料，使得第四层234的材料与第一层231的材料能够相同。

在本实施例中，由于第四层234的材料不同于第三层233的材料，使得三维存储器的制备方法中先去除衬底210第二面2102的第三层233和第二层232，再形成第四层234，能够减小衬底210损坏的风险。在其他实施例中，若第四层234的材料与第三层233材料的材料相同，三维存储器的制备方法也能够先在第三层233的表面形成第四层234后，同步刻蚀第四层234、第三层233和第二层232，以减小刻蚀衬底210第二面2102层结构的工艺步骤。

在一些实施例中，第四层234的材料不同于衬底210的材料。示例性的，第四层234的材料为绝缘材料，例如氧化硅。在本实施例中，第四层234的材料与衬底210的材料不同，避免去除第四层234的过程中损坏衬底210。

S290：刻蚀第四层234和第一层231。

在一些实施例中，第一层231包括至少三层结构，在刻蚀第一层231的过程中，可以采用一步刻蚀，也可以分步刻蚀，本申请对此并不限定。例如，当在同一刻蚀条件下，第一层231中的三层结构的刻蚀选择比较大，工艺上可以分步刻蚀；当在同一刻蚀条件下，第一层231中的三层结构的刻蚀选择比较小，工艺上可以同步刻蚀。

S2100：回刻绝缘层216的顶部，以形成导电沟槽203。

如图4I所示，回刻绝缘层216的深度及尺寸仅为示例。本申请并不限定回刻绝缘层216的深度及尺寸等，本领域技术人员能够根据实际需求对此进行设计。在本实施例中，回刻绝缘层216顶部的部分结构，用于填充与沟道层215电性连接的导电材料，以满足三维存储器的电性需求。

S2110：沿导电沟槽203形成导电层217，并在衬底210的第二面2102同步形成第五层235。

在本实施例中，沿导电沟槽203形成与沟道层215电性连接导电层217，形成导电回路，以满足三维存储器的电性需求。示例性的，导电层217电性连接上选择管。

其中，导电层217采用导电材料，第五层235与导电层217采用同一道同一制程，使得第五层235的材料也为导电材料。导电层217和第五层235的材料可以是但不仅限于多晶硅。

以上对本申请实施方式进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (14)

1.一种三维存储器的制备方法，其特征在于，包括：

提供衬底；

在所述衬底的第一面形成堆叠层，并在所述堆叠层内形成存储芯柱；

其中，在所述堆叠层内形成存储芯柱包括：

在所述衬底的第二面形成第一牺牲层，所述衬底的第二面与所述衬底的第一面相背设置；

在所述第一牺牲层的表面形成第二牺牲层；其中，所述第二牺牲层的材料不同于所述第一牺牲层的材料；

刻蚀所述第二牺牲层；

在所述第一牺牲层的表面形成第三牺牲层，所述第三牺牲层的材料不同于所述第二牺牲层的材料。

2.如权利要求1所述的三维存储器的制备方法，其特征在于，所述第一牺牲层的材料不同于所述衬底的材料，且所述第三牺牲层的材料不同于所述衬底的材料。

3.如权利要求2所述的三维存储器的制备方法，其特征在于，在所述第一牺牲层的表面形成第三牺牲层之后，所述制备方法还包括：

刻蚀所述第三牺牲层和所述第一牺牲层。

4.如权利要求3所述的三维存储器的制备方法，其特征在于，采用同一道工艺制程刻蚀所述第三牺牲层和所述第一牺牲层。

5.如权利要求1至4中任一项所述的三维存储器的制备方法，其特征在于，在所述堆叠层内形成存储芯柱还包括：

刻蚀所述堆叠层的部分结构，以形成上选择管沟槽；

在所述上选择管沟槽内形成介电层，并在所述衬底的第二面同步形成所述第一牺牲层。

6.如权利要求5所述的三维存储器的制备方法，其特征在于，在所述上选择管沟槽内形成介电层之后，所述制备方法还包括：

刻蚀所述堆叠层，以形成贯穿所述堆叠层的沟道孔；

在所述沟道孔内形成保护层，并在所述第一牺牲层的表面同步形成所述第二牺牲层。

7.如权利要求6所述的三维存储器的制备方法，其特征在于，在所述沟道孔内形成保护层之后，所述制备方法还包括：

沿所述沟道孔轴向依次形成存储器层及牺牲层。

8.一种三维存储器的制备方法，其特征在于，包括：

提供衬底；

在所述衬底的第一面形成堆叠层；

刻蚀所述堆叠层，以形成贯穿所述堆叠层的沟道孔；

沿所述沟道孔轴向依次形成存储器层及牺牲层，并在所述衬底的第二面同步依次形成第一层及第二层；其中，所述第一层与所述存储器层采用同一道工艺制程，所述第二层与所述牺牲层采用同一道工艺制程，所述衬底的第二面与所述衬底的第一面相背设置；

在所述第二层的表面形成第三层，其中，所述第三层的材料与所述第二层的材料相同；

刻蚀所述第三层及所述第二层；

在所述第一层的表面形成第四层，所述第四层的材料不同于所述第三层的材料。

9.如权利要求8所述的三维存储器的制备方法，其特征在于，所述第一层的材料不同于所述衬底的材料，且所述第四层的材料不同于所述衬底的材料。

10.如权利要求8所述的三维存储器的制备方法，其特征在于，在所述第一层的表面形成第四层之后，所述制备方法还包括：

刻蚀所述第四层和所述第一层。

11.如权利要求8至10中任一项所述的三维存储器的制备方法，其特征在于，沿所述沟道孔轴向依次形成存储器层及牺牲层之后，所述制备方法还包括：

刻蚀所述牺牲层及所述存储器层的底部，以露出所述存储器层下方的结构；

沿所述沟道孔的轴向形成沟道层，并在所述第二层的表面同步形成所述第三层。

12.如权利要求11所述的三维存储器的制备方法，其特征在于，在刻蚀所述第三层及所述第二层之后，所述制备方法还包括：

沿所述沟道孔填充绝缘层，并在所述第一层的表面同步形成所述第四层。

13.如权利要求12所述的三维存储器的制备方法，其特征在于，在刻蚀所述第四层和所述第一层之后，所述制备方法还包括：

回刻所述绝缘层的顶部，以形成导电沟槽；

沿所述导电沟槽形成导电层，并在所述衬底的第二面同步形成第五层。

14.一种三维存储器，其特征在于，包括衬底及位于所述衬底上的堆叠层，所述堆叠层设有贯穿所述堆叠层的沟道孔，所述沟道孔内形成有存储芯柱；其中，所述三维存储器采用如权利要求1至13中任意一项所述的制备方法制备而成。

Images