CN111192880B - 三维存储器及其制备方法 - Google Patents

三维存储器及其制备方法 Download PDF

Info

Publication number
CN111192880B
CN111192880B CN202010015739.5A CN202010015739A CN111192880B CN 111192880 B CN111192880 B CN 111192880B CN 202010015739 A CN202010015739 A CN 202010015739A CN 111192880 B CN111192880 B CN 111192880B
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010015739.5A
Other languages
English (en)
Other versions
CN111192880A (zh
Inventor
耿万波
薛磊
薛家倩
刘小欣
黄波
高庭庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010015739.5A priority Critical patent/CN111192880B/zh
Publication of CN111192880A publication Critical patent/CN111192880A/zh
Application granted granted Critical
Publication of CN111192880B publication Critical patent/CN111192880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种三维存储器及其制备方法。三维存储器的制备方法包括:提供衬底；在衬底上形成隔离层；在三维存储器中形成包括阻挡层与半导体层的存储结构；其中，阻挡层围设在半导体层的周边；刻蚀所述存储结构朝向衬底的一侧，以暴露出半导体层；沿暴露出的半导体层形成第一半导体结构；其中，第一半导体结构连接半导体层，且至少部分隔离层位于衬底与第一半导体结构之间。本申请提供的三维存储器的制备方法分步形成半导体结构，提高三维存储器的良率。

Description

三维存储器及其制备方法
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种三维存储器及其制备方法。
背景技术
三维(3Dimension,3D)存储器作为一种典型的垂直沟道式三维存储器，通常包括衬底以及位于衬底上的堆叠结构。三维存储器的工艺制备过程中，需要先在堆叠结构内形成贯穿堆叠结构的多个沟槽，然后通过沟槽沿衬底及存储结构外延生长形成“L”形状半导体结构。但是，在外延生长形成“L”形状半导体结构的过程中，存在半导体结构生长不良及不均匀的问题，导致制备三维存储器的可靠性低。
发明内容
基于上述半导体结构生长不均一的问题，本申请提供了一种三维存储器的制备方法，在沿存储结构形成第一半导体结构的过程中，衬底上设有隔离层，避免存储结构与衬底一起形成半导体结构而导致形成的半导体结构不均一，从而提高制备三维存储器的可靠性。
第一方面，本申请提供了一种三维存储器的制备方法。三维存储器的制备方法包括：
提供衬底；
在所述衬底上形成隔离层；
在所述隔离层远离所述衬底的一侧形成堆叠结构层，且在所述堆叠结构层中形成包括阻挡层与半导体层的存储结构；其中，所述阻挡层围设在所述半导体层的周边；
刻蚀朝向所述衬底一侧的部分所述存储结构，以暴露出所述半导体层；
沿暴露出的所述半导体层形成第一半导体结构；其中，所述第一半导体结构连接所述半导体层，且至少部分所述隔离层位于所述衬底与所述第一半导体结构之间。
在一种实施方式中，在所述“沿暴露出的所述半导体层形成第一半导体结构”之后或之前，所述制备方法还包括：
去除所述隔离层，以暴露出所述衬底；
沿暴露出的所述衬底形成第二半导体结构；其中，所述第二半导体结构连接所述第一半导体结构。
在一种实施方式中，在所述“在所述衬底上形成隔离层”之后，且在所述“在所述隔离层远离所述衬底的一侧形成堆叠结构层”之前，所述制备方法还包括：
在所述隔离层上形成牺牲层；
在所述“刻蚀朝向所述衬底一侧的部分所述存储结构，以暴露出所述半导体层”之前，所述制备方法还包括：
刻蚀所述牺牲层，以暴露出所述存储结构邻近所述衬底的一侧。
在一种实施方式中，所述“在所述堆叠结构层中形成包括阻挡层与半导体层的存储结构”包括：
刻蚀所述堆叠结构层，以形成贯穿所述堆叠结构层的沟道孔；
沿所述沟道孔的侧壁形成阻挡层；
在所述沟道孔内形成半导体层。
在一种实施方式中，在所述“在所述堆叠结构层中形成包括阻挡层与半导体层的存储结构”之后，且在所述“刻蚀朝向所述衬底一侧的部分所述存储结构，以暴露出所述半导体层”之前，所述制备方法还包括：
刻蚀所述堆叠结构层，以形成贯穿所述堆叠结构层的沟槽；
在所述沟槽的槽壁上形成保护层；
刻蚀所述沟槽底部的保护层，以露出所述牺牲层或所述隔离层；其中，在刻蚀所述牺牲层的过程中，所述沟槽侧壁的保护层用于保护所述堆叠结构层。
在一种实施方式中，在所述“沿暴露出的所述衬底形成第二半导体结构”之前，所述制备方法还包括：
去除所述沟槽侧壁上的保护层。
在一种实施方式中，在所述“沿暴露出的所述衬底形成第二半导体结构”之后，所述制备方法还包括：
通过所述沟槽将所述堆叠结构层中的导电层置换为栅极层。
在一种实施方式中，所述存储结构包括依次层叠设置的阻挡层、存储层、隧穿层以及半导体层。
在一种实施方式中，所述隔离层的厚度大于所述阻挡层及所述隧穿层的厚度之和。
第二方面，本申请提供一种三维存储器。三维存储器采用如上所述三维存储器的制备方法制备。
在本申请实施例中，在沿存储结构形成第一半导体结构的过程中，衬底上设有隔离层，避免存储结构与衬底一起形成半导体结构相互影响而导致形成的半导体结构不均一，使得形成的第一半导体结构更加均一且厚度容易调控，从而提高了三维存储器的可靠性。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
图1是本申请提供的三维存储器制备方法在第一实施例中的流程示意图；
图2A-2I是图1所示制备三维存储器部分步骤对应的工艺截面示意图；
图3是图1所示步骤S140的流程示意图；
图4是本申请提供的三维存储器的制备方法在第二实施例中的流程示意图；
图5A-5E是图4所示制备三维存储器部分步骤对应的工艺截面示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
三维存储器通常包括衬底以及位于衬底上绝缘层与栅极层交替堆叠形成的堆叠结构层。三维存储器的制备过程中，栅极层采用导电性较高的材料，例如金属钨，由于在堆叠结构层内形成存储结构，需要先在堆叠结构层内形成贯穿堆叠结构的多个沟道孔，但是刻蚀金属工艺难，因此为了降低刻蚀堆叠结构层打孔的难度，在衬底上先形成绝缘层与导电层，在后续工艺中将导电层置换为栅极层。
在将导电层置换为栅极层之前，需要刻蚀堆叠结构层以形成贯通所述堆叠结构层的沟槽，通过所述沟槽将所述导电层置换为所述栅极层。研究人员基于现有形成的沟槽，通过沟槽沿衬底及与衬底垂直的存储结构形成“L”形状半导体结构，以使半导体结构连接衬底与存储结构的内部结构。但是基于衬底与存储结构的位置及结构不同，使得半导体结构生长不良及不均匀，从而导致制备三维存储器的可靠性较低。
基于传统三维存储器的制备方法存在的缺陷，本案提供一种三维存储器的制备方法，沿存储结构及衬底形成“L”形状半导体结构的过程分开，即存储结构侧壁形成的半导体结构和衬底上形成的半导体结构分开，能够提高“L”形半导体结构生长良率及均一性，从而提高三维存储器的可靠性。本案还提供一种采用此三维存储器的制备方法制备而成的三维存储器100。
请一并参阅图1及图2A-图2I。图1是本申请提供的三维存储器100的制备方法在第一实施例中的流程示意图；图2A-2I是图1所示制备三维存储器100部分步骤对应的工艺截面示意图。本具体实施例中三维存储器100可以是但不限于3D NAND存储器。
三维存储器100的制备方法，包括但不仅限于S110至S1120。S110至S1120详细介绍如下。
S110：提供衬底10。
可以理解的，衬底10用于支撑在其上的器件结构。衬底10可以是Si衬底10、Ge衬底10、SiGe衬底10、SOI(Silicon On Insulator，绝缘体上硅)衬底10或GOI(Germanium OnInsulator，绝缘体上锗)衬底10等。在本申请实施例中，以衬底10为硅衬底10为例来进行描写。
在一种实施方式中，对衬底10离子注入，以增加衬底10的导电性。在其他实施例中，也可不对衬底10进行离子注入，本申请并不受限制。在本申请实施例中，以对衬底10进行离子注入为例来进行描写。
在本实施方式中，对衬底10注入离子，以增加衬底10的导电性，为三维存储器100提供电子或空穴。
S120：在衬底10上形成隔离层20。
如图2A所示，隔离层20位于衬底10上。可以理解的，附图中的所有层的厚度仅为示意，不为实际比例。隔离层20用于隔离衬底10与隔离层20的上层结构，保护衬底10，从而保证制备的三维存储器100的可靠性。其中，隔离层20能够采用绝缘材料，例如，氧化物层。在本申请实施例中，对隔离层20采用的材料不做具体限定。在一种实施方式中，在衬底10的上采用原子沉积工艺形成隔离层20。
S130：在隔离层20上形成牺牲层30。
如图2A所示，牺牲层30位于隔离层20远离衬底10的一侧。可以理解的，牺牲层30在后续工艺步骤中会被去除。其中，牺牲层30采用的材料与隔离层20采用的材料不同，使得去除牺牲层30的工艺步骤中，隔离层20能够保留。
S140：在隔离层20远离牺牲层30的一侧形成堆叠结构层40，且在堆叠结构层40中形成包括阻挡层51与半导体层52的存储结构50；其中，阻挡层51围设在半导体层52的周边。
可以理解的，由于形成堆叠结构层40是在形成牺牲层30之后，也即堆叠结构层40位于牺牲层30远离隔离层20的一侧。多层绝缘层41与多层导电层42交替设置于牺牲层30远离衬底10的一侧。绝缘层41和导电层42采用沉积方式。其中，沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)、物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发或溅射等方法。绝缘层41的材料可以是但不限于氧化物材料，导电层42的材料可以是但不限于氮化物材料。
其中，堆叠结构层40的层数本领域技术人员可以根据实际需要进行选择，例如32层、64层、96层、128层、192层或者其他层数。一般来说，堆叠结构层40的层数越多，三维存储器100的集成度越高。
其中，请一并参阅图2B及2C及图3，图3是图1所示步骤S140的流程示意图。在堆叠结构层40中形成包括阻挡层51与半导体层52的存储结构50包括：
S141：刻蚀堆叠结构层40，以形成贯穿堆叠结构层40的沟道孔401(channel hole，CH)。
如图2B所示，沟道孔401的结构仅为示例，实际结构可以为圆柱形，锥形，环形等，并不为限制。
在形成沟道孔401的过程中，刻蚀堆叠结构层40及隔离层20，以露出衬底10。其中，形成贯穿堆叠结构层40的沟道孔401的过程中，刻蚀到衬底10表面截止或者刻蚀掉部分衬底10，本实施例以刻蚀掉部分衬底10为例。在一种实施方式中，刻蚀堆叠结构层40及阻隔层20形成沟道孔401能够采用光刻工艺。
S142：沿沟道孔401的侧壁形成阻挡层51。
如图2C所示，阻挡层51将堆叠结构中的层结构与沟道孔401隔离。阻挡层51的材料可以是但不限于氧化物材料。其中，阻挡层51用于阻挡沟道孔401内的其他结构与堆叠结构层40的导电层42连接，从而保证三维存储器100的可靠性。阻挡层51的材料可以为氧化物(如SiO2)，也可以为高介电常数(高k)材料(如Al2O3)与其它氧化物的复合层，在本申请并不限制。
S143：在沟道孔401内形成半导体层52。
其中，在沟道孔401内形成半导体层52之前，还包括：在阻挡层51上形成存储层及遂穿层。其中，图2B中沟道孔401内的层结构仅标识出阻挡层51及半导体层52，未标识位于阻挡层51与半导体层52之间的存储层及遂穿层。上述各层可以使用ALD工艺沉积形成。
存储层可以为电荷俘获型存储层，其材料具体可以包括氮化物(如SiN)或氮氧化物(如SiON)，也可以为其材料的复合层。存储层存储有电子。阻挡层51间隔存储层及导电层42。遂穿层采用绝缘材料，例如氧化物。遂穿层间隔存储层及沟道孔401内的半导体层52与存储层。
可以理解的，存储结构50包括依次层叠设置的阻挡层51、存储层、隧穿层以及半导体层52。也即，在沟道孔401内依次形成阻挡层51、存储层、隧穿层及半导体层52。其中，在一种实施方式中，阻挡层51、存储层、隧穿层可以例如分别为SiO2层、SiN层、SiO2层，从而形成ONO叠层结构。
S150：刻蚀堆叠结构层40，以形成贯穿堆叠结构层40的沟槽402。
如图2D所示，形成贯穿堆叠结构层40的沟槽402的过程中，刻蚀到隔离层20的表面截止，或者刻蚀到深入隔离层20。本实施例仅以刻蚀到隔离层20的表面作为示例。其中，沟槽402的结构仅为示例，实际结构可以为圆柱形，锥形，环形等，并不为限制。在一种实施方式中，沟槽402为栅极沟槽402。也即，刻蚀堆叠结构层40，以形成贯穿堆叠结构层40的沟槽402，是制备三维存储器100中栅极线的工艺。
S160：在沟槽402的槽壁上形成保护层53。
如图2D所示，保护层53沿沟槽402的轴向设置。其中，保护层53与存储结构50的层结构相匹配，以使在去除部分存储结构50的过程中，保护层53能够保护堆叠结构层40，避免堆叠结构层40被刻蚀。在一种实施方式中，保护层53包括依次层叠设置的氮化硅层、氧化硅层及氮化硅层的多层结构。在其他实施方式中，保护层53也可以为单层或其他层数的结构。
S170：刻蚀沟槽402底部的保护层53，以露出牺牲层30或隔离层20；其中，在刻蚀牺牲层30的过程中，沟槽402侧壁的保护层53用于保护堆叠结构层40。
如图2E所示，在保护层53形成之后，沟槽402底部的保护层53会被刻蚀掉，只保留沟槽402侧壁上的保护层53。沟槽402侧壁上的保护层53，能够保护堆叠结构层40，避免在后续工艺中刻蚀存储结构50和/或刻蚀隔离层20的过程中刻蚀掉堆叠结构层40。
在一种实施方式中，刻蚀沟槽402底部保护层53的过程中，刻蚀到牺牲层30截止，以露出牺牲层30。在此实施方式中，仅需刻蚀沟槽402底部的保护层53，能够保证刻蚀的准确性，从而提高制备三维存储器100的可靠性。
如图2E所示，在另一实施方式中，刻蚀沟槽402底部保护层53的过程中，也将牺牲层30去除，刻蚀到隔离层20截止，以露出隔离层20。在此实施方式中，去除沟槽402底部的保护层53与去除牺牲层30采用同一道工艺，简化了制备三维存储器100的工艺步骤。
S180：刻蚀朝向衬底10一侧的部分存储结构50，以暴露出半导体层52。
如图2F所示，刻蚀朝向衬底10一侧的部分存储结构50，以暴露出半导体层52包括：刻蚀存储结构50中暴露出来的阻挡层51、存储层、隧穿层，暴露出半导体层52。存储结构50中的阻挡层51、存储层、隧穿层为ONO层结构。在刻蚀存储结构50中暴露出来的ONO层，以暴露出半导体层52的过程中，至少部分隔离层20位于衬底10上，也即衬底10未相对沟槽402露出。
其中，如图2D所示，存储结构50位于三维存储器100的内部，因此在刻蚀朝向衬底10一侧的部分存储结构50时，需要去除衬底10上的一层或多层结构，以露出存储结构50邻近衬底10的一侧。
在一种实施方式中，在“刻蚀朝向衬底10一侧的部分存储结构50，以暴露出半导体层52”之前，制备方法还包括：
刻蚀牺牲层30，以暴露出存储结构50邻近衬底10的一侧。
如图2E所示，存储结构50邻近衬底10的一侧被暴露。可以理解的，在刻蚀去除牺牲层30的过程中，位于沟槽402侧壁的保护层53，能够保护堆叠结构层40，避免堆叠结构层40被刻蚀，从而保证三维存储器100制备方法的可靠性。
S190：沿暴露出的半导体层52形成第一半导体结构54；其中，第一半导体结构54连接半导体层52，且至少部分隔离层20位于衬底10与第一半导体结构54之间。
如图2G所示，第一半导体结构54沿半导体层52生长填充部分堆叠结构层40与衬底10之间的缝隙，可以理解的，第一半导体结构54沿垂直于半导体层52的方向延伸。其中，第一半导体结构54通过外延工艺而成。外延工艺是指在单晶基底上生长一层跟单晶基底具有相同晶格排列的单晶材料。外延层可以是同质外延层(Si/Si)，也可以是异质外延层(SiGe/Si或SiC/Si等)。实现外延生长包括分子束外延(MBE)、超高真空化学气相沉积(UHV/CVD)、常压及减压外延(ATM&RP Epi)等。
可以理解的，第一半导体结构54采用的材料可以为外延生长的单晶硅，也可以为其它合适的半导体材料。在本申请实施例中，以半导体结构为选择性外延生长单晶硅(selective epitaxy growth，SEG)为例来进行描写。
其中，在本申请实施例中，在形成第一半导体结构54的过程中，由于衬底10上仍设有隔离层20，使得沿半导体层52形成第一半导体结构54的过程中，无法沿衬底10外延生长，避免沿衬底10外延生长半导体结构时干扰第一半导体结构54的形成，使得第一半导体结构54生长更加均一，提高了三维存储器100的验收水平(wafer accept test，WAT)，从而提高了三维存储器100的良率。
在一种实施方式中，隔离层20的厚度大于阻挡层51及隧穿层的厚度之和。
可以理解的，隔离层20的厚度大于阻挡层51及隧穿层的厚度之和，以使刻蚀存储结构50以露出半导体层52时，至少部分隔离层20保留于衬底10上，从而避免衬底10相对沟槽402露出，从而使得在沿半导体层52形成第一半导体结构54的过程中，无法沿衬底10生长形成半导体结构。
S1100：去除隔离层20，以暴露出衬底10。
如图2H所示，隔离层20被去除，以使衬底10相对沟槽402露出。衬底10相对沟槽402露出，使得能够采用外延工艺沿衬底10上生长半导体结构。
S1110：沿暴露出的衬底10形成第二半导体结构55；其中，第二半导体结构55连接第一半导体结构54。
第二半导体结构55也通过外延工艺而成。其中，在本申请实施例中，以第一半导体结构54与第二半导体结构55采用相同的材料为例进行描写，在其他实施例中，第一半导体结构54与第二半导体结构55采用的材料也能够不同，本申请并不限制。
如图2I所示，第二半导体结构55沿衬底10生长填充部分堆叠结构层40与衬底10之间的部分缝隙，在其他实施例中，第二半导体结构55也能够填充堆叠结构层40与衬底10之间的全部缝隙，本申请并不限制。可以理解的，第二半导体结构55沿垂直于衬底10的方向延伸。如图2G所示，第一半导体结构54沿水平方向生长，第二半导体结构55沿垂直方向生长，第一半导体结构54与第二半导体结构55形成“L”形的半导体结构。
在本申请实施例中，沿存储结构50侧壁形成的第一半导体结构54和衬底10上形成的第二半导体结构55分开，使得形成的第一半导体结构54及第二半导体结构55的厚度容易调控，并且第一半导体结构54与第二半导体结构55合并的位置和变化窗口足够，从而使得形成的第一半导体结构54及第二半导体结构55更加均一，从而提高了三维存储器100的良率。
S1120：通过沟槽402将堆叠结构层40中的导电层42置换为栅极层43。
如图2I示，堆叠结构层40中的导电层42被置换为栅极层43。其中，栅极层43的导电性大于导电层42的导电性能。在一种实施方式中，栅极层43采用金属材料，导电层42采用氮化物或氮氧化物，例如，栅极层43采用导电性能较高的金属钨，导电层42采用导电性较差的氮化硅。通过沟槽402将导电层42置换为栅极层43，避免先沉积栅极层43对在堆叠层结构打孔及开槽造成困难。
其中，在将导电层42置换为栅极层43之前，还包括：去除沟槽402侧壁上的保护层53。
在一种实施方式中，去除沟槽402侧壁上的保护层53在形成第二半导体结构55之后。
在此实施方式中，在形成第二半导体结构55后，沟槽402侧壁上的保护层53仍保留。沟槽402侧壁的保护层53，不仅在刻蚀去除隔离层20的过程中，能够保护堆叠结构层40，而且在形成第一半导体结构54与第二半导体结构55的过程中，第一半导体结构54与第二半导体结构55无法进入堆叠结构层40内，从而提高了制备三维存储器100的可靠性。
在另一种实施方式中，去除沟槽402侧壁上的保护层53在形成第二半导体结构55之前。
在本申请实施方式中，去除沟槽402侧壁的保护层53之后再形成第二半导体结构55，避免在去除沟槽402侧壁的保护层53时，损伤已经形成的第二半导体结构55，从而提高三维存储器100的可靠性。
请继续参阅图4及图5A-图5E。图4是本申请提供的三维存储器100的制备方法在第二实施例中的流程示意图。图5A-5E是图4所示制备三维存储器100部分步骤对应的工艺截面示意图。以下主要说明本实施例与前述实施例的区别，本实施例与前述实施例相同的大部分技术内容后文不再赘述。
三维存储器100的制备方法，包括但不仅限于S210至S2110。S210至S2110详细介绍如下。
S210：提供衬底10。
对衬底10离子注入，以增加衬底10的导电性。在其他实施例中，可不对衬底10进行离子注入，并不受限制。本实施例以对衬底10进行离子注入为例。
S220：在衬底10上依次形成隔离层20、牺牲层30及堆叠结构层40。
可以理解的，在衬底10的上采用沉积工艺形成隔离层20、牺牲层30及堆叠结构层40。沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)、物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发或溅射等方法。其中，堆叠结构层40包括多层交替设置的绝缘层41与导电层42。绝缘层41的材料可以是但不限于氧化物材料，导电层42的材料可以是但不限于氮化物材料。
S230：刻蚀堆叠结构层40，以形成贯穿堆叠结构层40的沟道孔401。
S240：在沟道孔401内形成存储结构50。
存储结构50包括依次层叠设置的阻挡层51、存储层、遂穿层及半导体层52。半导体层52的材料可选为与隧穿层的材料具有较大的刻蚀选择比，例如可以包括：多晶硅、SiN或其他高K材料(如AlO、ZrO等)。
S250：刻蚀堆叠结构层40，以形成贯穿堆叠结构层40的沟槽402。
如图5A所示，沟槽402的结构仅为示例，实际结构可以为圆柱形，锥形，环形等，并不为限制。在一种实施方式中，沟槽402为栅极沟槽402。也即，刻蚀堆叠结构层40，以形成贯穿堆叠结构层40的沟槽402，是制备三维存储器100中栅极线的工艺。
S260：刻蚀沟槽402底部的保护层53，以露出牺牲层30或隔离层20。
可以理解的，在刻蚀沟槽402底部的保护层53之前，在沟槽402的槽壁(侧壁与底壁)上形成保护层53。如图5B所示，刻蚀沟槽402底部的保护层53，保留沟槽402侧壁的保护层53。沟槽402侧壁上的保护层53，能够保护堆叠结构层40，避免在后续工艺中刻蚀存储结构50和/或刻蚀隔离层20的过程中刻蚀掉堆叠结构层40。
S270：去除隔离层20，以暴露出衬底10。
如图5B所示，衬底10相对沟槽402露出，而存储结构50未被刻蚀，使得存储结构50中的半导体层52被存储结构50中的外层结构包裹。可以理解的，在去除隔离层20的过程中，存储结构50中位于半导体层52外层的遂穿层至少部分保留，以隔离半导体层52与沟槽402。
其中，由于牺牲层30为隔离层20的上层结构，因此在去除隔离层20之前还应去除牺牲层30，使衬底10与堆叠结构层40之间形成缝隙，以暴露出衬底10。
S280：沿暴露出的衬底10形成第二半导体结构55。
如图5C所示，第二半导体结构55沿半导体层52生长填充部分堆叠结构层40与衬底10之间的缝隙，可以理解的，第二半导体结构55沿垂直于衬底10的方向延伸。其中，第二半导体结构55通过外延工艺而成。外延工艺是指在单晶衬底10上生长一层跟衬底10具有相同晶格排列的单晶材料。第二半导体结构55采用的材料可以为外延生长的单晶硅，也可以为其它合适的半导体材料。在本申请实施例中，以第二半导体结构55为选择性外延生长单晶硅(selective epitaxy growth，SEG)为例来进行描写。
其中，在本申请实施例中，在形成第二半导体结构55的过程中，由于存储结构50中的半导体层52被包裹，使得沿衬底10形成第二半导体结构55的过程中，无法沿存储结构50中的半导体层52外延生长，避免沿半导体层52结构生长的半导体结构干扰沿衬底10外延生长的第二半导体结构55，使得第二半导体结构55生长更加均匀，从而提高了三维存储器100的电性能测试(wafer accept test，WAT)性能。
S290：刻蚀朝向衬底10一侧的部分存储结构50，以暴露出半导体层52。
如图5D所示，刻蚀朝向衬底10一侧的部分存储结构50，以暴露出半导体层52包括：刻蚀存储结构50中暴露出来的阻挡层51、存储层、隧穿层，暴露出半导体层52。存储结构50中的阻挡层51、存储层、隧穿层为ONO层结构。
S2100：沿暴露出的半导体层52形成第一半导体结构54；其中，第一半导体结构54连接第二半导体结构55。
第一半导体结构54也通过外延工艺而成。其中，在本申请实施例中，以第一半导体结构54与第二半导体结构55采用相同的材料为例进行描写，在其他实施例中，第一半导体结构54与第二半导体结构55采用的材料也能够不同，本申请并不限制。
如图5E所示，第一半导体结构54沿半导体层52生长填充部分堆叠结构层40与衬底10之间的缝隙，可以理解的，第一半导体结构54沿垂直于半导体层52的方向延伸。第一半导体结构54沿水平方向生长，第二半导体结构55沿垂直方向生长，第一半导体结构54与第二半导体结构55形成“L”形的半导体结构。
在本申请实施例中，沿存储结构50侧壁形成的第一半导体结构54和衬底10上形成的第二半导体结构55分开，使得形成的第一半导体结构54及第二半导体结构55的厚度容易调控，并且第一半导体结构54与第二半导体结构55合并的位置和变化窗口足够，从而使得形成的第一半导体结构54及第二半导体结构55更加均一，从而提高了三维存储器100的良率。
S2110：通过沟槽402将堆叠结构层40中的导电层42置换为栅极层43。
如图5E所示，堆叠结构层40中的导电层42被置换为栅极层43。其中，栅极层43的导电性大于导电层42的导电性能。在一种实施方式中，栅极层43采用金属材料，导电层42采用氮化物或氮氧化物，例如，栅极层43采用导电性能较高的金属钨，导电层42采用导电性较差的氮化硅。通过沟槽402将导电层42置换为栅极层43，避免先沉积栅极层43对在堆叠层结构打孔及开槽造成困难。
以上对本申请实施方式进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种三维存储器的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成隔离层；
在所述隔离层远离所述衬底的一侧形成堆叠结构层，且在所述堆叠结构层中形成包括阻挡层与半导体层的存储结构；其中，所述阻挡层围设在所述半导体层的周边；
刻蚀所述堆叠结构层，以形成贯穿所述堆叠结构层的沟槽；
在所述沟槽的槽壁上形成保护层；
刻蚀所述沟槽底部的保护层，并露出所述隔离层；
刻蚀朝向所述衬底一侧的部分所述存储结构，以暴露出所述半导体层；其中，所述保护层与所述存储结构的层结构相匹配，以使刻蚀部分所述存储结构时，所述沟槽侧壁的保护层用于保护所述堆叠结构层；
沿暴露出的所述半导体层形成第一半导体结构；其中，所述第一半导体结构连接所述半导体层，且至少部分所述隔离层位于所述衬底与所述第一半导体结构之间；
通过所述沟槽将所述堆叠结构层中的导电层置换为栅极层；
其中，在所述“刻蚀朝向所述衬底一侧的部分所述存储结构，以暴露出所述半导体层”之前，所述制备方法还包括：
去除所述隔离层，以暴露出所述衬底；
沿暴露出的所述衬底形成第二半导体结构；其中，所述第二半导体结构连接所述第一半导体结构。
2.如权利要求1所述的三维存储器的制备方法，其特征在于，在所述“在所述衬底上形成隔离层”之后，且在所述“在所述隔离层远离所述衬底的一侧形成堆叠结构层”之前，所述制备方法还包括：
在所述隔离层上形成牺牲层；
在所述“刻蚀朝向所述衬底一侧的部分所述存储结构，以暴露出所述半导体层”之前，所述制备方法还包括：
刻蚀所述牺牲层，以暴露出所述存储结构邻近所述衬底的一侧。
3.如权利要求2所述的三维存储器的制备方法，其特征在于，所述“在所述堆叠结构层中形成包括阻挡层与半导体层的存储结构”包括：
刻蚀所述堆叠结构层，以形成贯穿所述堆叠结构层的沟道孔；
沿所述沟道孔的侧壁形成阻挡层；
在所述沟道孔内形成半导体层。
4.如权利要求3所述的三维存储器的制备方法，其特征在于，在所述“沿暴露出的所述衬底形成第二半导体结构”之后，所述制备方法还包括：
去除所述沟槽侧壁上的保护层。
5.如权利要求3所述的三维存储器的制备方法，其特征在于，所述“通过所述沟槽将所述堆叠结构层中的导电层置换为栅极层”在所述“沿暴露出的所述衬底形成第二半导体结构”之后。
6.如权利要求1-5中任一项所述的三维存储器的制备方法，其特征在于，所述存储结构包括依次层叠设置的阻挡层、存储层、隧穿层以及半导体层。
7.如权利要求6所述的三维存储器的制备方法，其特征在于，所述隔离层的厚度大于所述阻挡层及所述隧穿层的厚度之和。
8.一种三维存储器，其特征在于，包括采用如权利要求1-7中任一项所述三维存储器的制备方法制备。
CN202010015739.5A 2020-01-07 2020-01-07 三维存储器及其制备方法 Active CN111192880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010015739.5A CN111192880B (zh) 2020-01-07 2020-01-07 三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010015739.5A CN111192880B (zh) 2020-01-07 2020-01-07 三维存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111192880A CN111192880A (zh) 2020-05-22
CN111192880B true CN111192880B (zh) 2021-08-06

Family

ID=70708635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010015739.5A Active CN111192880B (zh) 2020-01-07 2020-01-07 三维存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111192880B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法
CN103247631A (zh) * 2012-02-01 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
WO2016099628A1 (en) * 2014-12-16 2016-06-23 Sandisk Technologies, Llc Selective blocking dielectric formation in a three-dimensional memory structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527192B1 (ko) * 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
US9991280B2 (en) * 2016-02-17 2018-06-05 Sandisk Technologies Llc Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
KR102606822B1 (ko) * 2016-06-30 2023-11-29 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法
CN103247631A (zh) * 2012-02-01 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
WO2016099628A1 (en) * 2014-12-16 2016-06-23 Sandisk Technologies, Llc Selective blocking dielectric formation in a three-dimensional memory structure

Also Published As

Publication number Publication date
CN111192880A (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
US9786681B1 (en) Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
EP3651204B1 (en) Three-dimensional memory device containing non-epitaxial support pillars in the support openings
CN111223872A (zh) 一种3d nand存储器及其制造方法
CN111370411B (zh) 三维存储器及其制备方法
US11770929B2 (en) Vertical memory devices with segmented charge storage layers
CN110349967B (zh) 一种三维存储器的形成方法及三维存储器
CN112838097A (zh) 三维存储器及其制备方法
CN111354730B (zh) 三维存储器及其制备方法
CN113270421B (zh) 三维存储器及其制备方法
CN112687700B (zh) 三维存储器及其制备方法
CN111244095B (zh) 三维存储器及其制备方法
CN111180461B (zh) 三维存储器的制备方法及三维存储器
CN111192880B (zh) 三维存储器及其制备方法
US20200365615A1 (en) Vertical memory devices and methods of manufacturing the same
US20230114522A1 (en) Three-dimensional memory device and method for manufacturing three-dimensional memory device
KR20210002137A (ko) 수직형 메모리 장치
KR20200141150A (ko) 수직형 메모리 장치
CN112909016B (zh) 三维存储器及其制备方法
CN111710683A (zh) 三维存储器及其制备方法
CN112951834B (zh) 三维存储器及其制备方法
CN112614845B (zh) 存储器的制作方法
CN109326599B (zh) 一种三维存储器件的形成方法及三维存储器件
CN112864170B (zh) 三维存储器及其制备方法
CN111180456B (zh) 三维存储器的制备方法及三维存储器
US20240164090A1 (en) Semiconductor device and fabrication method thereof, and memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant