CN112951727A - 半导体装置结构及其制造方法 - Google Patents

半导体装置结构及其制造方法 Download PDF

Info

Publication number
CN112951727A
CN112951727A CN202010076330.4A CN202010076330A CN112951727A CN 112951727 A CN112951727 A CN 112951727A CN 202010076330 A CN202010076330 A CN 202010076330A CN 112951727 A CN112951727 A CN 112951727A
Authority
CN
China
Prior art keywords
layer
concentration
dielectric layer
boron concentration
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010076330.4A
Other languages
English (en)
Inventor
李依珊
潘钦寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN112951727A publication Critical patent/CN112951727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种半导体装置结构的制造方法，该制造方法包含：提供半导体衬底；形成保护层于半导体衬底上，其中保护层包含：形成氧化层于半导体衬底上；形成第一介电层于氧化层上；以及形成第二介电层于第一介电层上；以及形成源极电极、栅极电极和漏极电极于保护层上。

Description

半导体装置结构及其制造方法
技术领域
本发明实施例有关于一种半导体装置结构，且特别地有关于超高压半导体装置(ultra-high voltage semiconductor device)结构。
背景技术
全球节能减碳的绿色趋势已成为电子产品后续研究的重要课题，在成长迅速的环保节能应用里，发光二极管照明驱动集成电路及交流电-直流电电源管理集成电路占据后端能源储存与电力转换的重要地位。将交流电电压转换成直流电的过程中，需要能承受高压的功率元件，所以开发出超高压(ultra-high voltage)功率元件。
然而，在高温逆偏压(high temperature reverse bias，HTRB)测试下，超高压功率元件普遍会发生电性参数劣化的现象。超高压功率元件的外部的可移动离子、杂质离子及水气在获得足够的能量下，会穿过保护层进入超高压功率元件中，而影响表面电场分布，造成特性退化。
因此，需要一种新颖的半导体装置结构，以防止电性参数劣化的现象发生。
发明内容
根据本发明的一些实施例，提供一种半导体装置结构及其制造方法。本发明实施例的半导体装置结构包含多层介电层的保护层改善高温逆偏压测试下所导致的电性参数劣化的现象。此外，由于保护层的硼浓度和磷浓度并不是均匀的，例如硼浓度和磷浓度往半导体衬底的方向变小，所以在执行后续的额外热工艺时，一方面可保有捕捉外在的可移动离子、杂质离子及水气的功效，另一方面亦可避免硼和磷扩散进入半导体衬底中，而影响电性设计。
根据本发明的一些实施例，提供一种半导体装置结构的制造方法。方法包含：提供半导体衬底；形成保护层于半导体衬底上，其中保护层包含：形成氧化层于半导体衬底上；形成第一介电层于氧化层上；以及形成第二介电层于第一介电层上；以及形成源极电极、栅极电极和漏极电极于保护层上。
根据本发明的一些实施例，提供一种半导体装置结构。半导体装置结构包含：半导体衬底；保护层设置于半导体衬底上，其中保护层包含：氧化层设置在半导体衬底上；第一介电层设置在氧化层上；以及第二介电层设置在第一介电层上；以及源极电极、栅极电极和漏极电极设置于保护层上。
附图说明
以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1为根据本发明的一些实施例所绘示的半导体装置结构的剖面图；
图2为根据本发明的一些实施例所绘示的保护层的局部剖面放大图；
图3A至图3D是根据本发明的一些实施例所绘示的形成保护层的不同阶段的剖面图。
[符号说明]
10～热工艺；
100～半导体装置结构；
102～半导体衬底；
104～第一井区；
106～第二井区；
108、110、112、114、116～掺杂区；
118、120～场氧化层；
122～导电层；
124～保护层；
124a、125～氧化层；
124b～第一介电层；
124c～第二介电层；
124d～第三介电层；
126～接触孔；
128～金属电极；
130～源极电极；
132～栅极电极；
134～漏极电极。
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本发明实施例，不代表所讨论的不同实施例和/或结构之间有特定的关系。
此外，其中可能用到与空间相对用语，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用语，这些空间相对用语是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相对用语包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相对形容词也将依转向后的方位来解释。
在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、和/或部分，这些元件、组成成分、区域、层、和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、和/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、和/或部分可在不偏离本申请的教示的情况下被称为一第二元件、组成成分、区域、层、和/或部分。
虽然所述的一些实施例中的步骤以特定顺序进行，这些步骤亦可以其他合逻辑的顺序进行。在不同实施例中，可替换或省略一些所述的步骤，亦可于本发明实施例所述的步骤之前、之中、和/或之后进行一些其他操作。本发明实施例中的半导体装置结构可加入其他的特征。在不同实施例中，可替换或省略一些特征。
图1是根据本发明的一些实施例所绘示的半导体装置结构100的剖面图。请参阅图1，半导体装置结构100包含半导体衬底102。半导体衬底102是主体(bulk)半导体衬底，例如半导体晶片。举例而言，半导体衬底102是硅晶片。半导体衬底102可包含硅或另一元素半导体材料，例如锗。在一些其它实施例中，半导体衬底102包含化合物半导体。化合物半导体可包含砷化镓(GaAs)、碳化硅(SiC)、砷化铟(InAs)、磷化铟(InP)、磷化镓(GaP)、另一合适的材料或前述的组合。
在一些实施例中，半导体衬底102包含绝缘体上的半导体(semiconductor-on-insulator，SOI)衬底，可使用植氧分离(separation by implantation of oxygen，SIMOX)工艺、晶片接合工艺、另一合适的方法或前述的组合来制造绝缘体上的半导体(SOI)衬底。在一些实施例，半导体衬底102具有第一导电型态，例如为P型。
如图1所示，在基半导体底102中形成第一井区104和第二井区106。第一井区104和第二井区106彼此分开。详细而言，可通过植入(implantation)工艺，使用植入遮罩以选择性地将掺杂质植入衬底102，来形成第一井区104和第二井区106。在一些实施例中，第一井区104具有第一导电型态，例如为P型。举例而言，掺杂质为P型掺杂质，例如硼或BF2。第二井区106具有与第一导电型态相反的第二导电型态，例如为N型。举例而言，掺杂质为N型掺杂质，例如磷或砷。
在第一井区104中形成掺杂区108和掺杂区110。在一些实施例中，掺杂区108可为P型重掺杂区；而掺杂区110可为N型重掺杂区。掺杂区108和掺杂区110被场氧化层118隔开。
在第二井区106中形成掺杂区112和掺杂区114。掺杂区112和掺杂区114部分重叠。在一些实施例中，掺杂区112可为P型掺杂；而掺杂区114可为N型掺杂。
在掺杂区114中形成掺杂区116。在一些实施例中，掺杂区116可为N型重掺杂区。在掺杂区116和掺杂区110之间形成场氧化层120。在一些实施例中，一部分的场氧化层118和一部分的场氧化层120在半导体衬底102中，且另一部分的场氧化层118和另一部分的场氧化层120突出半导体衬底102的表面上。在一些实施例中，场氧化层118和场氧化层120可由同一工艺而形成，且具有大致上相同的厚度。
接着，在半导体衬底102上形成导电层122。详细而言，通过化学气相沉积法(chemical vapor deposition，CVD)、原子层沉积法(atomic layer deposition，ALD)、物理气相沉积法(physical vapor deposition，PVD)、分子束沉积法(molecular beamdeposition，MBD)、电浆增强化学气相沉积法(plasma enhanced chemical vapordeposition，PECVD)、其他适当的方法、或上述的组合在半导体衬底102上形成导电材料层。然后，通过合适的工艺例如旋转涂布或前述或其他适当的沉积法或前述的组合，将光阻材料形成于导电材料层上，接着执行光学曝光、曝光后烘烤和显影，以移除部分的光阻材料而形成图案化的光阻层，图案化的光阻层将作为用于刻蚀的刻蚀遮罩。可执行双层或三层的光阻。然后，使用任何可接受的刻蚀工艺，来移除未被图案化的光阻层覆盖的导电层，而形成导电层122。一部分的导电层122延伸至场氧化层120上，而可作为场板。接着，可通过刻蚀或其他合适的方法，来移除图案化的光阻层。
在一些实施例中，导电层122可包含多晶硅、金属合金、金属氮化物、金属硅化物、金属氧化物、其他适用的导电材料、或上述的组合。
接着，在半导体衬底102上形成保护层124。详细而言，通过上述或其他适当的方法、或上述的组合在半导体衬底102上形成保护层124。
请参阅图2，其是根据本发明的一些实施例所绘示的保护层124的局部剖面放大图。保护层124包含氧化层124a、第一介电层124b、第二介电层124c和第三介电层124d。
接着，请参阅图3A至图3D，其是根据本发明的一些实施例所绘示的形成保护层124的不同阶段的剖面图。请参图3A，在半导体衬底102上形成氧化层124a。详细而言，通过化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、电浆增强化学气相沉积法、其他适当的方法、或上述的组合在半导体衬底102上形成氧化层124a。氧化层124a的材料可包含四乙氧基硅烷(tetraethoxysilane，TEOS)、SiO2、SiON、Al2O3、MgO、Sc2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、TiO2、ZnO2、ZrO2或Ta2O5、其他适当的氧化物、或上述的组合。在一特定实施例中，氧化层124a的材料包含四乙氧基硅烷。
然后，在氧化层124a上形成第一介电层124b。详细而言，通过化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、电浆增强化学气相沉积法、其他适当的方法、或上述的组合在氧化层124a上形成第一介电层124b。第一介电层124b的材料可包含硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、磷硅酸盐玻璃(phosphosilicate glass，PSG)、氟化硅酸盐玻璃(fluorinated silicate glass，FSG)、旋涂玻璃(Spin-On-Glass)、旋涂聚合物(Spin-On-Polymers)、硅碳材料(silicon carbon material)、前述的组合物或其它类似物。在一特定实施例中，第一介电层124b的材料包含硼磷硅玻璃。
接着，请参阅图3B，对第一介电层124b执行热工艺10。通过对第一介电层124b执行热工艺，以使结构平坦化且可使后续的额外热工艺，例如炉管工艺的温度降低。此外，亦可改善半导体装置结构在高温逆偏压测试下所导致的电性参数劣化的现象。
接着，在第一介电层124b上依序形成第二介电层124c和第三介电层124d。详细而言，通过化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、电浆增强化学气相沉积法、其他适当的方法、或上述的组合在第一介电层124b上依序形成第二介电层124c和第三介电层124d。在一些实施例中，第二介电层124c的材料和第三介电层124d的材料可与第一介电层124b的材料相同。
接着，请参阅图3C，在第三介电层124d上形成氧化层125。详细而言，通过化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、电浆增强化学气相沉积法、其他适当的方法、或上述的组合在第三介电层124d上形成氧化层125。氧化层125的材料可包含SiO2、SiON、Al2O3、MgO、Sc2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、TiO2、ZnO2、ZrO2或Ta2O5、其他适当的氧化物、或上述的组合。在一特定实施例中，氧化层125的材料包含SiO2。
第一介电层124b具有第一硼浓度和第一磷浓度。第二介电层124c具有第二硼浓度和第二磷浓度。第三介电层124d具有第三硼浓度和第三磷浓度。第一硼浓度小于第二硼浓度，且第二硼浓度小于第三硼浓度。第一磷浓度小于第二磷浓度，且第二磷浓度小于第三磷浓度。
第一硼浓度可为1wt％～3wt％，且第一磷浓度可为2wt％～5wt％。第二硼浓度可为2wt％～4wt％，且第二磷浓度可为3wt％～6wt％。第三硼浓度可为3wt％～5wt％，且第三磷浓度可为4wt％～7wt％。若浓度过低，将导致捕捉可移动离子的效果不佳；若浓度过高，将导致于后续的额外热工艺时，在未达到热工艺温度时，硼和磷将扩散进入半导体衬底中，影响元件可接受的工艺温度和元件电性。故由于保护层124的硼浓度和磷浓度是不均匀的，例如硼浓度和磷浓度往半导体衬底102的方向变小，所以在执行后续的额外热工艺时，一方面可保有捕捉外在的可移动离子、杂质离子及水气的功效，一方面亦可避免硼和磷扩散进入半导体衬底中，而影响电性设计。
然后，执行一薄化工艺，以降低保护层124的厚度且使结构平坦化，如图3D所示。在一些实施例中，保护层124的厚度为10000A～25000A。由于保护层124具有多层介电层，所以会有较厚的介电层，因而能改善高温逆偏压测试下所导致的电性参数劣化的现象。
请再参阅图1，半导体装置结构100还包含多个接触孔126在保护层124中。详细而言，通过合适的工艺例如旋转涂布或化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、电浆增强化学气相沉积法、其他适当的方法或其他合适的沉积法或前述的组合，将光阻材料形成于保护层124上，接着执行光学曝光、曝光后烘烤和显影，以移除部分的光阻材料而形成图案化的光阻层，图案化的光阻层将作为用于刻蚀的刻蚀遮罩。可执行双层或三层的光阻。然后，使用任何可接受的刻蚀工艺，例如反应离子刻蚀、中性束刻蚀、类似刻蚀或前述的组合，来移除未被图案化的光阻层覆盖的保护层，从而形成多个开口。接着，可通过刻蚀或其他合适的方法，来移除图案化的光阻层。
接触孔126分别对应至掺杂区108、掺杂区110、导电层122及掺杂区116。导电材料填入接触孔126。导电材料包含多晶硅、金属(例如钨、钛、铝、铜、钼、镍、铂、其相似物、或以上的组合)、金属合金、金属氮化物(例如氮化钨、氮化钼、氮化钛、氮化钽、其相似物、或以上的组合)、金属硅化物(例如硅化钨、硅化钛、硅化钴、硅化镍、硅化铂、硅化铒、其相似物、或以上的组合)、金属氧化物(氧化钌、氧化铟锡、其相似物、或以上的组合)、其他适用的导电材料、或上述的组合。
然后，在保护层124上形成金属层。详细而言，通过化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、电浆增强化学气相沉积法、其他适当的方法、或上述的组合在保护层124上形成金属层。金属层的材料包含钨、钛、铝、铜、钼、镍、铂、其相似物、前述的合金或前述的组合。
接着，通过合适的工艺例如旋转涂布或化学气相沉积法、原子层沉积法、物理气相沉积法、分子束沉积法、电浆增强化学气相沉积法、其他适当的方法或其他合适的沉积法或前述的组合，将光阻材料形成于保护层124上，接着执行光学曝光、曝光后烘烤和显影，以移除部分的光阻材料而形成图案化的光阻层，图案化的光阻层将作为用于刻蚀的刻蚀遮罩。可执行双层或三层的光阻。然后，使用任何可接受的刻蚀工艺，例如反应离子刻蚀、中性束刻蚀、类似刻蚀或前述的组合，来移除未被图案化的光阻层覆盖的金属层，以将金属层图案化。形成电性连接至掺杂区108的金属电极128、电性连接至掺杂区110的源极电极130、电性连接至导电层122的栅极电极132和电性连接至掺杂区116的漏极电极134。接着，可通过刻蚀或其他合适的方法，来移除图案化的光阻层。
还可对保护层124执行额外的热工艺并填充气体。举例而言，可执行快速热退火(rapid thermal annealing)工艺并填充氮气。快速热退火工艺可移除保护层124中的水气，避免水气扩散到半导体衬底中，因此能改善HTRB测试下的电性参数。快速热退火工艺的温度需低于950℃，以避免电极与接触孔之间产生错位，而使得电极没有与半导体衬底电性连接。
在一些实施例中，还可执行炉管(furnace)工艺。以进一步改善HTRB测试下的电性参数。炉管工艺的温度需低于875℃，以避免半导体装置结构产生漏电流，例如P型金属氧化物半导体(p-type metal oxide semiconductor，PMOS)，且避免接触孔变窄甚至消失。
综合上述，相较于已知技术，本发明实施例所提供的半导体装置结构至少具有以下优点：
(1)由于保护层为多层结构，所以保护层的厚度会比现有技术来的厚，而具有较低的表面电场及较高的崩溃电压。
(2)此外，可在堆叠保护层中的各膜层时，对各膜层执行热工艺，以使结构平坦化且可使后续的额外热工艺，例如炉管工艺的温度降低，同时亦可改善半导体装置结构在高温逆偏压测试下所导致的电性参数劣化的现象。
(3)由于保护层的硼浓度和磷浓度并不是均匀的，例如硼浓度和磷浓度往半导体衬底的方向变小，所以在执行后续的额外热工艺时，一方面可保有捕捉外在的可移动离子、杂质离子及水气的功效，另一方面亦可避免硼和磷扩散进入半导体衬底中，而影响电性设计。
(4)快速热退火工艺可移除保护层中的水气，藉此改善高温逆偏压测试下的电性参数。另外，快速热退火工艺的温度需低于950℃，以避免电极与接触孔之间产生错位，而使得电极没有与半导体衬底电性连接。
(5)另外，还可执行炉管工艺，以进一步改善高温逆偏压测试下的电性参数。炉管工艺的温度需低于875℃，以避免半导体装置结构产生漏电流，例如P型金属氧化物半导体(p-type metal oxide semiconductor，PMOS)，且避免接触孔变窄甚至消失。
虽然本发明的实施例及其优点已揭露如上，但应该了解的是，任何所属技术领域中具有通常知识者，在不脱离本申请的精神和范围内，当可作更动、替代与润饰。此外，本申请的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本申请揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本申请使用。因此，本申请的权利要求范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求范围构成个别的实施例，且本申请的权利要求范围也包括各个权利要求及实施例的组合。

Claims (10)

1.一种半导体装置结构的制造方法，其特征在于，包括：
提供一半导体衬底；
形成一保护层于所述半导体衬底上，其中所述保护层包括：
形成一氧化层于所述半导体衬底上；
形成一第一介电层于所述氧化层上；
形成一第二介电层于所述第一介电层上；以及
形成一源极电极、一栅极电极和一漏极电极于所述保护层上。
2.根据权利要求1所述的半导体装置结构的制造方法，其特征在于，所述第一介电层具有一第一硼浓度和一第一磷浓度，且所述第二介电层具有一第二硼浓度和一第二磷浓度，且其中所述第一硼浓度小于所述第二硼浓度，且所述第一磷浓度小于所述第二磷浓度。
3.根据权利要求2所述的半导体装置结构的制造方法，其特征在于，还包括：
形成一第三介电层于所述第二介电层上，其中所述第三介电层具有一第三硼浓度和一第三磷浓度，且所述第二硼浓度小于所述第三硼浓度，且所述第二磷浓度小于所述第三磷浓度。
4.根据权利要求3所述的半导体装置结构的制造方法，其特征在于，所述第一硼浓度为1wt％至3wt％，所述第二硼浓度为2wt％至4wt％，且所述第三硼浓度为3wt％至5wt％。
5.根据权利要求1所述的半导体装置结构的制造方法，其特征在于，还包括对所述保护层进行一热处理。
6.根据权利要求5所述的半导体装置结构的制造方法，其特征在于，所述热处理包括一快速热退火工艺和一熔炉工艺。
7.一种半导体装置结构，其特征在于，包括：
一半导体衬底；
一保护层，设置于所述半导体衬底上，其中所述保护层包括：
一氧化层，设置在所述半导体衬底上；
一第一介电层，设置在所述氧化层上；
一第二介电层，设置在所述第一介电层上；以及
一源极电极、一栅极电极和一漏极电极，设置于所述保护层上。
8.根据权利要求7所述的半导体装置结构，其特征在于，所述第一介电层具有一第一硼浓度和一第一磷浓度，且所述第二介电层具有一第二硼浓度和一第二磷浓度，且其中所述第二硼浓度大于所述第一硼浓度，且所述第二磷浓度大于所述第一磷浓度。
9.根据权利要求8所述的半导体装置结构，其特征在于，还包括：
一第三介电层，设置在所述第二介电层上，其中所述第三介电层具有一第三硼浓度和一第三磷浓度，且所述第二硼浓度小于所述第三硼浓度，且所述第二磷浓度小于所述第三磷浓度。
10.根据权利要求9所述的半导体装置结构，其特征在于，所述第一硼浓度为1wt％至3wt％，所述第二硼浓度为2wt％至4wt％，且所述第三硼浓度为3wt％至5wt％。
CN202010076330.4A 2019-12-10 2020-01-23 半导体装置结构及其制造方法 Pending CN112951727A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108145040 2019-12-10
TW108145040A TWI719747B (zh) 2019-12-10 2019-12-10 半導體裝置結構及其製造方法

Publications (1)

Publication Number Publication Date
CN112951727A true CN112951727A (zh) 2021-06-11

Family

ID=75745983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010076330.4A Pending CN112951727A (zh) 2019-12-10 2020-01-23 半导体装置结构及其制造方法

Country Status (2)

Country Link
CN (1) CN112951727A (zh)
TW (1) TWI719747B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814545A (en) * 1995-10-02 1998-09-29 Motorola, Inc. Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
US6090675A (en) * 1999-04-02 2000-07-18 Taiwan Semiconductor Manufacturing Company Formation of dielectric layer employing high ozone:tetraethyl-ortho-silicate ratios during chemical vapor deposition
US6140222A (en) * 1992-09-22 2000-10-31 Lucent Technologies Inc. Integrated circuit dielectric formation
JP2011198579A (ja) * 2010-03-18 2011-10-06 Toshiba Mobile Display Co Ltd 有機半導体装置及びその製造方法
CN103681861A (zh) * 2012-08-31 2014-03-26 新唐科技股份有限公司 半导体元件及其制造方法
CN103681848A (zh) * 2012-08-31 2014-03-26 新唐科技股份有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN104112769A (zh) * 2013-04-16 2014-10-22 美格纳半导体有限公司 半导体功率器件
CN204118075U (zh) * 2014-01-08 2015-01-21 陈胜利 半导体结构
TW201740562A (zh) * 2016-05-04 2017-11-16 世界先進積體電路股份有限公司 高壓半導體裝置及其製造方法
CN108257955A (zh) * 2016-12-29 2018-07-06 新唐科技股份有限公司 半导体元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4971593B2 (ja) * 2005-01-11 2012-07-11 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7768071B2 (en) * 2008-07-09 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stabilizing breakdown voltages by forming tunnels for ultra-high voltage devices
US8455952B2 (en) * 2010-11-22 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer elements for semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140222A (en) * 1992-09-22 2000-10-31 Lucent Technologies Inc. Integrated circuit dielectric formation
US5814545A (en) * 1995-10-02 1998-09-29 Motorola, Inc. Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
US6090675A (en) * 1999-04-02 2000-07-18 Taiwan Semiconductor Manufacturing Company Formation of dielectric layer employing high ozone:tetraethyl-ortho-silicate ratios during chemical vapor deposition
JP2011198579A (ja) * 2010-03-18 2011-10-06 Toshiba Mobile Display Co Ltd 有機半導体装置及びその製造方法
CN103681861A (zh) * 2012-08-31 2014-03-26 新唐科技股份有限公司 半导体元件及其制造方法
CN103681848A (zh) * 2012-08-31 2014-03-26 新唐科技股份有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN104112769A (zh) * 2013-04-16 2014-10-22 美格纳半导体有限公司 半导体功率器件
CN204118075U (zh) * 2014-01-08 2015-01-21 陈胜利 半导体结构
TW201740562A (zh) * 2016-05-04 2017-11-16 世界先進積體電路股份有限公司 高壓半導體裝置及其製造方法
CN108257955A (zh) * 2016-12-29 2018-07-06 新唐科技股份有限公司 半导体元件

Also Published As

Publication number Publication date
TWI719747B (zh) 2021-02-21
TW202123470A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
US11894443B2 (en) Method of making gate structure of a semiconductor device
US10672760B2 (en) Semiconductor die
US9449828B2 (en) Method of forming metal gate electrode
CN101950756B (zh) n型场效应晶体管、其金属栅极及其制造方法
TWI485753B (zh) 積體電路元件的形成方法
US11393726B2 (en) Metal gate structure of a CMOS semiconductor device and method of forming the same
TWI463664B (zh) 積體電路裝置的製造方法
US9991123B2 (en) Doped protection layer for contact formation
TWI600064B (zh) 半導體元件及其製作方法、以及半導體結構
US20130012011A1 (en) Interconnection structure for n/p metal gates
US8183644B1 (en) Metal gate structure of a CMOS semiconductor device
US20110221009A1 (en) Method and apparatus for reducing gate resistance
US9870955B2 (en) Formation method of semiconductor device structure
US10026656B2 (en) Metal gate features of semiconductor die
US20230411204A1 (en) Semiconductor device and manufacturing method thereof
US20150048458A1 (en) Semiconductor device and manufacturing method thereof
KR20170128170A (ko) 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법
US20110117734A1 (en) Method of Fabricating High-K Poly Gate Device
CN105990405B (zh) 半导体结构及其制造方法
CN111524974B (zh) 半导体器件及其制造方法
CN112951727A (zh) 半导体装置结构及其制造方法
US20230290638A1 (en) Semiconductor device structure with glue layer and method for forming the same
US20230047598A1 (en) Semiconductor devices and methods of manufacture
CN117727735A (zh) 半导体结构及其制备方法
CN113013160A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination