CN112909020A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN112909020A CN112909020A CN202110081827.XA CN202110081827A CN112909020A CN 112909020 A CN112909020 A CN 112909020A CN 202110081827 A CN202110081827 A CN 202110081827A CN 112909020 A CN112909020 A CN 112909020A
- Authority
- CN
- China
- Prior art keywords
- virtual
- sub
- display
- display panel
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 13
- 239000011148 porous material Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开一种显示面板及一种显示装置，所述显示面板包括显示透光区及位于所述显示透光区外围的过渡显示区，所述显示面板包括位于所述过渡显示区内的多个辅像素驱动电路，以及位于所述显示透光区内且电性连接于所述辅像素驱动电路的多个辅子像素。每一所述辅像素驱动电路包括晶体管，所述晶体管包括有源层以及位于所述有源层上的绝缘层。其中，所述显示面板在所述过渡显示区内设有第一虚拟孔，所述第一虚拟孔贯穿所述绝缘层的远离所述有源层的部分，以通过所述第一虚拟孔降低多个辅像素驱动电路之间出现的电性差异，改善所述辅像素驱动电路的电性的均一性，从而实现所述显示面板的均一显示。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及一种显示装置。
背景技术
在显示面板中采用屏下摄像头(Camera Under Panel,CUP)技术，可以兼顾摄像头的成像效果及全面屏显示设计。但驱动CUP区像素发光的驱动电路被放置在CUP区外围，驱动电路设置的密度差异及各驱动电路中所采用的晶体管的电性差异，会导致CUP区像素在接收相同的驱动信号时出现不同的亮度差异，引起CUP区出现显示不均的问题。
发明内容
本发明实施例提供一种显示面板及一种显示装置，可以降低辅像素驱动电路之间出现的电性差异，进而改善显示面板的显示的均一性。
本发明的实施例提供一种显示面板，所述显示面板包括显示透光区及位于所述显示透光区外围的过渡显示区，所述显示面板包括多个辅像素驱动电路及多个辅子像素。多个所述辅像素驱动电路位于所述过渡显示区内，多个所述辅子像素位于所述显示透光区内，且电性连接于所述辅像素驱动电路。每一所述辅像素驱动电路包括晶体管，所述晶体管包括有源层以及位于所述有源层上的绝缘层。
其中，所述显示面板在所述过渡显示区内设有第一虚拟孔，所述第一虚拟孔贯穿所述绝缘层的远离所述有源层的部分。
在一些实施例中，所述显示面板还包括位于所述过渡显示区内的多个像素电路驱动岛，每一所述像素电路驱动岛包括多个所述辅像素驱动电路，所述第一虚拟孔包括多个第一子虚拟孔，每一所述第一子虚拟孔位于对应的相邻两所述像素电路驱动岛之间。
在一些实施例中，每一所述像素电路驱动岛具有长度方向，每一辅像素驱动电路在所述长度方向上具有第一长度，位于相邻两所述像素电路驱动岛之间的多个所述第一子虚拟孔具有第二长度；其中，所述第二长度大于所述第一长度，所述第二长度等于多个所述第一子虚拟孔中位于首端的所述第一子虚拟孔与位于末端的所述第一子虚拟孔在所述长度方向上的距离。
在一些实施例中，所述第二长度大于或等于所述第一长度的2倍。
在一些实施例中，所述第一虚拟孔包括位于所述像素电路驱动岛的靠近所述显示透光区一侧的多个第二子虚拟孔。
在一些实施例中，多个所述第二子虚拟孔的行数和/或列数大于或等于4。
在一些实施例中，所述显示面板还包括位于所述过渡显示区远离所述显示透光区的一侧的主显示区，所述第一虚拟孔包括位于所述像素电路驱动岛的靠近所述主显示区一侧的多个第三子虚拟孔。
在一些实施例中，所述显示面板还包括位于所述主显示区的多个主子像素及驱动多个所述主子像素发光的多个主像素驱动电路；其中，每一所述主像素驱动电路设有多个过孔，在俯视视角下，多个所述第一虚拟孔的排列方式与多个所述过孔的排列方式相同，或多个所述第一虚拟孔呈矩阵排列。
在一些实施例中，所述显示面板还设有位于所述过渡显示区内的第二虚拟孔，所述第二虚拟孔位于所述像素电路驱动岛靠近所述显示透光区的一侧，所述第二虚拟孔贯穿所述绝缘层，所述第二虚拟孔的孔径大于所述第一虚拟孔的孔径。
在一些实施例中，所述显示面板还设有位于所述过渡显示区内的第三虚拟孔，所述第三虚拟孔贯穿所述绝缘层，所述第三虚拟孔的深度大于或小于所述第一虚拟孔的深度。
在一些实施例中，所述晶体管还包括：第一绝缘层、第一电极层、第二绝缘层、第二电极层。
所述第一绝缘层位于所述有源层上；所述第一电极层位于所述第一绝缘层上，所述第一电极层包括第一走线部和与所述有源层对位设置的第一电极部；所述第二绝缘层位于所述第一电极层上；所述第二电极层位于所述第二绝缘层上，所述第二电极层包括第二走线部和与所述有源层电性连接的第二电极部。
其中，所述绝缘层包括所述第一绝缘层和所述第二绝缘层，所述第一虚拟孔不贯穿所述有源层、所述第一电极层和所述第二电极层。
在一些实施例中，所述显示面板还包括位于所述绝缘层远离所述有源层一侧的平坦层，所述平坦层包括位于所述第一虚拟孔内的填充部。
在一些实施例中，所述第一虚拟孔的孔径大于或等于2微米且小于或等于3.5微米，相邻的两个所述虚拟孔之间的距离大于或等于2微米且小于或等于5微米。
在一些实施例中，所述第二虚拟孔的孔径大于或等于4微米且小于或等于7微米，所述第二虚拟孔与所述第一虚拟孔的孔径之差大于或等于1微米且小于或等于4.5微米。
本发明的实施例还提供一种显示装置，包括任一上述的显示面板。
本发明实施例提供一种显示面板及一种显示装置，所述显示面板包括显示透光区和位于所述显示透光区外围的过渡显示区，所述显示面板包括多个辅像素驱动电路及多个辅子像素。多个所述辅像素驱动电路位于所述过渡显示区内，多个所述辅子像素位于所述显示透光区内，且电性连接于所述辅像素驱动电路。每一所述辅像素驱动电路包括晶体管，所述晶体管包括有源层以及位于所述有源层上的绝缘层。其中，所述显示面板在所述过渡显示区内设有第一虚拟孔，所述第一虚拟孔贯穿所述绝缘层的远离所述有源层的部分，以通过所述第一虚拟孔降低多个辅像素驱动电路之间出现的电性差异，改善所述辅像素驱动电路的电性的均一性，从而实现所述显示面板的均一显示。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1A～图1C为本发明的实施例提供的显示面板的结构示意图；
图1D为图1A中A处的局部放大图；
图1E为本发明的实施例提供的像素电路驱动岛的结构示意图；
图1F～图1G为本发明的实施例提供的第一子虚拟孔与像素电路驱动岛的结构示意图；
图1H为本发明的实施例提供的第一子虚拟孔与辅像素驱动电路的结构示意图；
图2A～图2C为本发明的实施例提供的虚拟孔的排布示意图；
图3为本发明的实施例提供的仿真结果图；
图4为本发明的实施例提供的设置虚拟孔改善晶体管电性能的原理图。
表1为本发明的实施例提供的设置虚拟孔的结果验证表。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
具体地，请参阅图1A～图1C，其为本发明的实施例提供的显示面板的结构示意图；如图1D，其为图1A中A处的局部放大图。
本发明的实施例提供一种显示面板，所述显示面板包括显示透光区100b及位于所述显示透光区100b外围的过渡显示区100a。所述显示面板包括多个辅像素驱动电路101及多个辅子像素103。多个所述辅像素驱动电路101位于所述过渡显示区100a内，多个所述辅子像素103位于所述过渡显示区100a和所述显示透光区100b内，且所述辅像素驱动电路101与所述辅子像素103电性连接，所述辅像素驱动电路101用于驱动至少一所述辅子像素103发光。
可选地，所述显示面板包括自发光显示面板，所述辅子像素103包括有机发光二极管、微型发光二极管、次毫米发光二极管中的至少一种。
每一所述辅像素驱动电路101包括多个晶体管102，每一所述晶体管102包括有源层1021及位于所述有源层1021上的绝缘层1022。
其中，所述显示面板在所述过渡显示区100a内设置有多个虚拟孔200，所述虚拟孔200贯穿所述绝缘层1022的远离所述有源层1021的部分，以通过所述虚拟孔200改善所述辅像素驱动电路101的电性的均一性，从而实现所述显示面板的均一显示。
可选地，所述晶体管102为电流驱动型器件。进一步地，所述晶体管102包括薄膜晶体管。所述有源层1021包括硅有源层；进一步地，所述有源层1021包括低温多晶硅有源层。所述晶体管102包括P型晶体管、N型晶体管。
由于所述有源层1021与所述绝缘层1022交界面处的缺陷密度会影响所述晶体管102的阈值电压、亚阈值摆幅等电学性能。因此在所述晶体管102为电流驱动型器件时，所述晶体管102的阈值电压的绝对值越大，所述晶体管102的亚阈值摆幅就越大，所述晶体管102的栅源电压的波动对流经所述晶体管102的源极和漏极的电流影响就越小，从而使所述晶体管102可以向所述辅子像素103提供更稳定的驱动电流，使所述辅子像素103的发光亮度的波动更小，有利于提高所述显示面板的显示的均一性。
而在所述过渡显示区100a内设置所述虚拟孔200可以增加所述有源层1021与所述绝缘层1022交界面处的缺陷密度，从而提高所述晶体管102的亚阈值摆幅，降低所述晶体管102的栅源电压的波动对流经所述晶体管102的源极和漏极的电流影响，避免所述显示面板在采用低灰阶驱动时，因所述晶体管102的亚阈值摆幅较小，驱动所述辅子像素103发光的驱动电流对所述晶体管102的栅源电压的波动较敏感，导致所述显示面板出现显示不均的问题。
具体地，请继续参阅图1B～图1C，多个所述虚拟孔200包括第一虚拟孔201、第二虚拟孔202及第三虚拟孔203。其中，所述第一虚拟孔201贯穿所述绝缘层1022的远离所述有源层1021的部分，所述第二虚拟孔202与所述第三虚拟孔203贯穿所述绝缘层1022。可选地，在俯视视角下，所述虚拟孔200可以为矩形、圆形、菱形、椭圆形等。
进一步地，所述第一虚拟孔201的孔径与所述第二虚拟孔202的孔径不同。更进一步地，所述第二虚拟孔202的孔径大于所述第一虚拟孔201的孔径。具体地，所述第一虚拟孔201的孔径大于或等于2微米且小于或等于3.5微米。所述第二虚拟孔202的孔径大于或等于4微米且小于或等于7微米，所述第二虚拟孔202与所述第一虚拟孔201的孔径之差大于或等于1微米且小于或等于4.5微米。进一步地，所述第一虚拟孔201的孔径大于或等于2.5微米且小于或等于3微米。
进一步地，所述第一虚拟孔201的深度与所述第三虚拟孔203的深度不同。进一步地，所述第三虚拟孔203的深度大于或小于所述第一虚拟孔201的深度。具体地，所述第一虚拟孔201完全贯穿所述绝缘层1022，所述第三虚拟孔203部分贯穿所述绝缘层1022，或所述第三虚拟孔203完全贯穿所述绝缘层1022。
请继续参阅图1B～图1C，所述绝缘层1022包括第一绝缘层1022a和第二绝缘层1022b。其中，所述第一绝缘层1022a位于所述有源层1021上，所述第二绝缘层1022b位于所述第一绝缘层1022a远离所述有源层1021的一侧，所述第一虚拟孔201的深度等于所述第一绝缘层1022a与所述第二绝缘层1022b的厚度之和。
进一步地，所述晶体管102还包括：第一电极层1023、第二电极层1024。其中，所述第一电极层1023位于所述第一绝缘层1022a上，所述第一电极层1023包括第一走线部和与所述有源层1021对位设置的第一电极部1023a。所述第二电极层1024位于所述第二绝缘层1022b上，所述第二电极层1024包括第二走线部和与所述有源层1021电性连接的第二电极部1024a。
所述虚拟孔200不贯穿所述有源层1021、所述第一电极层1023和所述第二电极层1024，以保证所述辅像素驱动电路101的连接结构不受所述虚拟孔200影响。具体地，所述第一虚拟孔201不贯穿所述有源层1021、所述第一电极层1023和所述第二电极层1024。
进一步地，请继续参阅图1C，所述晶体管102还包括第三电极层1025、第三绝缘层1022c。所述第三绝缘层1022c位于所述第三电极层1025上，所述第三电极层1025与所述第三绝缘层1022c位于所述第二绝缘层1022b与所述第二电极层1024之间。其中，所述虚拟孔200不贯穿所述第一电极层1023、所述第二电极层1024、所述第三电极层1025。所述第一虚拟孔201的深度等于所述第一绝缘层1022a、所述第二绝缘层1022b和所述第三绝缘层1022c的厚度之和。
进一步地，所述显示面板还包括衬底104，缓冲层105。所述缓冲层105位于所述衬底104与所述有源层1021之间，所述第三虚拟孔203贯穿所述缓冲层105，以使所述第三虚拟孔203的深度大于所述第一虚拟孔201的深度；或所述第三虚拟孔203部分贯穿所述绝缘层1022，以使所述第三虚拟孔203的深度小于所述第一虚拟孔201的深度。
可选地，所述衬底104包括柔性衬底、刚性衬底。
由于所述第一虚拟孔201完全贯穿所述绝缘层1022，因此可通过设置所述第一虚拟孔201的密度增加所述有源层1021与所述绝缘层1022交界面处的缺陷密度。
具体地，如图1E所示，其为本发明的实施例提供的像素电路驱动岛的结构示意图；如图1F～图1G所示，其为本发明的实施例提供的第一子虚拟孔与像素电路驱动岛的结构示意图；如图1H，其为本发明的实施例提供的第一子虚拟孔与辅像素驱动电路的结构示意图。
请继续参阅图1D～图1H，所述显示面板还包括多个像素电路驱动岛110，所述像素电路驱动岛110位于所述过渡显示区100a内，每一所述像素电路驱动岛110包括多个所述辅像素驱动电路101，所述第一虚拟孔201包括多个第一子虚拟孔2011，每一所述第一子虚拟孔2011位于对应的相邻两个所述像素电路驱动岛110之间，即所述第一子虚拟孔2011位于图1D中的Ⅰ区内。
由于所述像素电路驱动岛110包括所述辅像素驱动电路101，所述辅像素驱动电路101包括所述晶体管102。因此，在相邻的两所述像素电路驱动岛110之间设置多个所述第一子虚拟孔2011，可以使所述第一子虚拟孔2011距所述晶体管102的所述有源层1021较近，有利于通过所述虚拟孔200改善所述辅像素驱动电路101的电性均一性。
可以理解的，在布局空间允许的情况下，同一所述像素电路驱动岛110内的相邻两所述辅像素驱动电路101之间也可包括多个所述第一子虚拟孔2011。
请继续参阅图1D和图1F～图1H，每一所述像素电路驱动岛110具有长度方向a，每一所述辅像素驱动电路101在所述长度方向a上具有第一长度L1，位于相邻两所述像素电路驱动岛110之间的多个所述第一子虚拟孔2011具有第二长度L2；其中，所述第二长度L2大于所述第一长度L1，所述第二长度L2等于多个所述第一子虚拟孔2011中位于首端的所述第一子虚拟孔与位于末端的所述第一子虚拟孔在所述长度方向a上的距离。
具体地，请继续参阅图1H，多个所述第一子虚拟孔2011包括位于两端的始端子虚拟孔2011a和末端子虚拟孔2011b。每一所述辅像素驱动电路101在所述长度方向a上具有所述第一长度L1，在所述长度方向a上从始端子虚拟孔2011a至所述末端子虚拟孔2011b具有第二长度L2(即所述第二长度L2等于多个所述第一子虚拟孔2011的孔径与相邻两所述第一子虚拟孔2011的孔距之和)，所述第二长度L2大于所述第一长度L1，以使与所述辅像素驱动电路101相邻的多个所述第一子虚拟孔2011可以达到改善所述晶体管102的电学性能的目的。
进一步地，所述第二长度L2大于或等于所述第一长度L1的2倍，以使所述第一子虚拟孔2011的设置长度(即所述第二长度L2)大于或等于2个所述辅像素驱动电路101的长度(即所述第一长度L1的2倍)，以进一步改善所述辅像素驱动电路101的电性的均一性。
具体地，以所述辅像素驱动电路101的所述第一长度L1等于60微米为例进行说明，所述第二长度L2大于或等于120微米。
更进一步地，请继续参阅图1F，所述像素电路驱动岛110在所述长度方向a上具有第三长度L3，所述第二长度L2大于或等于所述第三长度L3。更进一步地，在俯视视角下，相邻两所述像素电路驱动岛110中的至少一个位于所述第一子虚拟孔2011的位于首端的所述第一子虚拟孔与位于末端的所述第一子虚拟孔之间。具体地，请继续参阅图1F，所述像素电路驱动岛110包括第一像素电路驱动岛1101和第二像素电路驱动岛1102。在俯视视角下，与所述第一像素电路驱动岛1101相邻的多个所述第一子虚拟孔2011中的始端子虚拟孔2011a和末端子虚拟孔2011b位于所述第一像素电路驱动岛1101的两侧；与所述第二像素电路驱动岛1102相邻的多个所述第一子虚拟孔2011中的始端子虚拟孔2011a和末端子虚拟孔2011b位于所述第二辅像素驱动电路1012的两侧。
进一步地，在相邻的两所述像素电路驱动岛110不位于同一水平线时，多个所述第一子虚拟孔2011可根据与之相邻的所述像素电路驱动岛110的位置进行设置。具体地，如图1G所示，所述像素电路驱动岛110包括第一像素电路驱动岛1101和第二像素电路驱动岛1102，多个所述第一子虚拟孔2011位于所述第一像素电路驱动岛1101和所述第二像素电路驱动岛1102之间。其中，在俯视视角下，所述第一像素电路驱动岛1101和所述第二像素电路驱动岛1102平行不对齐设置，多个所述第一子虚拟孔2011包括与所述第一像素电路驱动岛1101相邻的多个第一孔2011c、与所述第二辅像素驱动电路1012相邻的多个第二孔2012d，多个所述第一孔2011c与多个所述第二孔2011d平行不对齐设置。
进一步地，在俯视视角下，所述第一像素电路驱动岛1101的第一侧1101a与所述第二像素电路驱动岛1102的第一侧1102a的延长线在所述长度方向a上具有第四长度L4，多个所述第一孔2011c包括位于两端的第一首端孔和第一末端孔，多个所述第二孔2011d包括位于两端的第二首端孔和第二末端孔。所述第一首端孔的第一侧与所述第二首端孔的第一侧在所述长度方向a上具有第五长度L5，其中，所述第四长度L4可等于所述第五长度L5。
更进一步地，多个所述第一子虚拟孔2011还包括位于所述第一孔2011c与所述第二孔2011d之间的多个第三孔2011e，其中，多个所述第三孔2011e的列数大于或等于1列。自所述第一孔2011c至所述第二孔2011d的方向上，所述第一孔2011c、所述第三孔2011e及所述第二孔2011d呈依次上升或依次下降的趋势排列。
请继续参阅图1A～图1D，所述第一虚拟孔201还包括多个第二子虚拟孔2012。其中，所述第二子虚拟孔2012位于所述像素电路驱动岛110靠近所述显示透光区100b的一侧，即所述第二子虚拟孔2012位于图1D中的Ⅱ区内。
进一步地，多个所述第二子虚拟孔2012的行数和/或列数大于或等于4，以使所述过渡显示区100a在靠近所述显示透光区100b的一侧设置的多个所述第一子虚拟孔2011可以达到进一步改善所述晶体管102的电学性能的目的。
请继续参阅图1A～图1D，所述显示面板还包括主显示区100c，所述主显示区100c位于所述过渡显示区100a远离所述显示透光区100b的一侧。
所述显示面板包括位于所述主显示区100c内的多个主子像素303及驱动多个所述主子像素303发光的主像素驱动电路301。所述第一虚拟孔201还包括多个第三子虚拟孔2013。所述第三子虚拟孔2013位于所述像素电路驱动岛110靠近所述主显示区100c的一侧，即所述第三子虚拟孔2013位于图1D中的Ⅲ区内。
可选地，所述主子像素303包括有机发光二极管、微型发光二极管、次毫米发光二极管中的至少一种。
请继续参阅图1B～图1C，所述主像素驱动电路301包括多个主晶体管302，每一所述主晶体管302包括主有源层3021，覆盖所述主有源层3021的主绝缘层3022，位于所述主绝缘层3022远离所述主有源层3021一侧的栅极层及源漏极层。其中，所述源漏极层包括第一走线及通过所述主绝缘层3022上的第一过孔与所述主有源层3021电性连接的源极和漏极。所述栅极层包括第二走线及与所述主有源层3021对位设置的主栅极。所述第一走线与所述第二走线分别通过所述主绝缘层3022上的第二过孔与所述主晶体管3021的源极、漏极或主栅极电性连接。进一步地，所述栅极层、所述源漏极层均可包括多层；所述主晶体管302还可包括走线层，所述走线层通过所述第二过孔与所述第一走线、所述第二走线中的至少一个电性连接。
可选地，所述主绝缘层3022与所述绝缘层1022同层，所述主有源层3021与所述有源层1021同层，所述源漏极层与所述第二电极层1024同层，所述栅极层与所述第一电极层1023同层，以节省制程工序。所述主有源层3021包括硅有源层、氧化物有源层。所述主晶体管302包括P型晶体管、N型晶体管。所述主晶体管302包括场效应晶体管；进一步地，所述主晶体管302包括薄膜晶体管。
如图2A～图2C，其为本发明的实施例提供的虚拟孔200的排布示意图，所述主像素驱动电路301包括多个过孔301a，在俯视视角下，多个所述虚拟孔200的排列方式与多个所述过孔301a的排列方式相同，如图2A所示，或多个所述虚拟孔200呈矩阵排列，或多个所述虚拟孔200呈平行四边形排列，如图2B所示。其中，所述过孔301a包括源漏极过孔(即所述第一过孔)及走线过孔(即包括所述第二过孔)，根据所述主像素驱动电路301的结构形式的不同，多个所述过孔301a发排布形式也有所不同，如图2A和图2C所示。
其中，多个所述虚拟孔200以图2B所示的排列形式排列时，相邻的两个所述虚拟孔200之间的距离大于或等于2微米且小于或等于5微米。进一步地，相邻的两个所述虚拟孔200之间的距离大于或等于3微米且小于或等于4微米。
进一步地，多个所述第一虚拟孔201的排列方式与多个所述过孔301a的排列方式相同，或多个所述第一虚拟孔201呈矩阵排列，或多个所述第一虚拟孔201呈平行四边形排列。
具体地，请参阅图2A，以所述主像素驱动电路301采用7T1C(即所述主像素驱动电路301包括7个所述主晶体管302，1个存储电容，所述主像素驱动电路301接入扫描线SL、数据线DL、电源线VDD、发光控制线EML、复位线VL)结构进行说明，所述主像素驱动电路301包括多个过孔301a，在俯视视角下，多个所述第一虚拟孔201的排列方式与多个所述过孔301a的排列方式相同。
请继续参阅图1B～图1C，所述显示面板还包括平坦层106，所述平坦层106位于所述绝缘层1022远离所述有源层1021的一侧，所述平坦层106包括位于所述第一虚拟孔201、所述第二虚拟孔202及所述第三虚拟孔203内的填充部。
所述辅子像素103包括与所述辅像素驱动电路101电性连接的第一阳极1031，位于所述第一阳极1031上的第一发光层1032，以及位于所述第一发光层1032上的第一阴极1033。
可选地，多个所述辅子像素103的所述第一阳极1031可与同一所述辅像素驱动电路101电性连接，以使一个所述辅像素驱动电路101驱动多个所述辅子像素103发光。
所述主子像素303包括与所述主像素驱动电路301电性连接的第二阳极3031，位于所述第二阳极3031上的第二发光层3032，以及位于所述第二发光层1032上的第二阴极3033。
所述显示面板还包括像素定义层107，位于所述第一阳极1031及所述第二阳极3031上，所述像素定义层107包括多个像素定义区，所述第一发光层1032及所述第二发光层3032位于所述像素定义区内。
进一步地，所述显示透光区100b的透光率大于所述主显示区100c的透光率，所述显示面板还包括传感器108，所述传感器108正对所述显示透光区100b。
可选地，所述传感器108包括指纹识别传感器、摄像头、结构光传感器、飞行时间传感器、距离传感器、光线传感器等，以使所述传感器可以通过所述显示透光区采集信号，从而使所述显示装置实现屏下指纹识别、屏下摄像头、屏下面部识别、屏下距离感知等屏下传感方案。
进一步地，所述显示面板还包括封装层、触控电极等未示出部分。
如图3所示，其为本发明的实施例提供的仿真结果图。以所述第一子虚拟孔2011位于相邻两所述像素电路驱动岛110之间为例，当所述显示面板在相邻两所述像素电路驱动岛110之间设置多个所述第一子虚拟孔2011后，所述晶体管102的亚阈值摆幅SS得以提高，所述第一子虚拟孔2011的设置密度影响所述晶体管102的亚阈值摆幅。具体地，在所述第二长度L2等于所述第一长度L1时，所述晶体管102的亚阈值摆幅SS约为0.45；在所述第二长度L2大于或等于所述第一长度L1的2倍时，所述晶体管102的亚阈值摆幅SS约为0.567；在多个所述第一子虚拟孔2011以与多个所述过孔301a的排列方式相同的形式设置在相邻两所述像素电路驱动岛110之间时，所述晶体管102的亚阈值摆幅SS约为0.541；即在所述第二长度L2大于或等于所述第一长度L1的2倍时，所述晶体管102的亚阈值摆幅较大，使得位于所述过渡显示区100a内的所述晶体管102的亚阈值摆幅SS与位于所述主显示区100c内的所述主晶体管503的亚阈值摆幅相近，对改善所述辅像素驱动电路101的电性的均一性具有较佳的效果，可使所述过渡显示区100a与所述主显示区100c具有相近的显示效果。
请参阅表1，其为本发明的实施例提供的设置虚拟孔的结果验证表。
由表1可知，在所述像素电路驱动岛110的靠近所述显示透光区100b的一侧(即Ⅱ区)，相邻两所述像素电路驱动岛110之间(即Ⅰ区)，以及所述像素电路驱动岛110的靠近所述主显示区100c的一侧(即Ⅲ区)采用图2A～图2C所示的方式设置多个所述虚拟孔，可以改善所述显示面板在所述显示透光区100b出现显示不均的问题。更具体地，避免了位于所述显示透光区100b内的所述辅子像素103在显示时出现高灰阶偏亮，低灰阶偏暗的问题。其中，所述虚拟孔200采用图2B中的排列形式为密集排列形式，采用图2A及图2C所示的排列形式为过孔排列形式。
本发明的实施例还提供一种显示面板的制备方法，所述显示面板具有过渡显示区，包括以下步骤：
步骤S10：提供衬底；
步骤S20：在所述衬底上制备有源层及覆盖所述有源层的绝缘层；
步骤S30：制备虚拟孔。
其中，所述虚拟孔位于所述过渡显示区内，所述第一虚拟孔贯穿所述绝缘层的远离所述有源层的部分，所述显示面板包括位于所述过渡显示区的多个辅像素驱动电路，每一所述辅像素驱动电路包括晶体管，所述晶体管包括所述有源层。
可选地，为使所述虚拟孔进一步改善所述辅像素驱动电路电性均一性，在所述步骤S30后还包括步骤S40：对所述显示面板进行脱氢处理。请继续参阅图4，其为本发明的实施例提供的设置所述虚拟孔改善晶体管电性能的原理图。由于在脱氢处理制程中，所述有源层与所述绝缘层的交界面同时存在两种机制，一是Si-H键断键，H结合H2溢出；二是自由态H与Si-悬空键结合成键。而第一种机制发生的概率大于第二种机制发生的概率。因此，所述虚拟孔的开孔密度决定了所述界面自由态H浓度。所述虚拟孔的开孔密度越大，自由态H形成H2溢出的速度越快，使得第二种机制发生的概率越低，即自由态H与界面处Si-悬空键结合成键的概率越低。从而导致所述有源层与所述绝缘层的交界面处的缺陷态密度增大，继而使得所述晶体管的亚阈值摆幅增大，降低了流经所述晶体管源极和漏极的电流对所述晶体管的栅源电压波动的敏感度，降低所述晶体管的栅源电压波动对流经所述晶体管源极和漏极的电流的影响。
进一步地，所述绝缘层包括第一绝缘层和第二绝缘层，所述步骤S20还包括：
步骤S21：制备覆盖所述有源层的所述第一绝缘层；
步骤S22：制备第一电极层，所述第一电极层包括第一走线部和与所述有源层对位设置的第一电极部；
步骤S23：制备覆盖所述第一电极层的所述第二绝缘层；
其中，所述虚拟孔贯穿所述第一绝缘层、所述第二绝缘层与所述有源层、所述第一电极层及所述第二电极层无重叠的部分。
进一步地，在所述步骤S23后还包括：
步骤S24：制备第三电极层及覆盖所述第三电极层的所述第三绝缘层。
其中，所述虚拟孔贯穿所述第一绝缘层、所述第二绝缘层、所述第三绝缘层与所述有源层、所述第一电极层及所述第二电极层无重叠的部分。
进一步地，在所述步骤S30后还包括：
步骤S50：在所述绝缘层上制备第二电极层，所述第二电极层包括第二走线部和与所述有源层电性连接的第二电极部；
步骤S60：制备平坦层，所述平坦层包括位于所述虚拟孔内的填充部；
其中，所述虚拟孔贯穿所述绝缘层与所述第二电极层无重叠的部分。
进一步地，所述显示面板的制备方法还包括制备辅子像素、封装层等多个制程工序，在此不再进行赘述。
本发明的实施例还提供一种显示装置，包括上述任一所述的显示面板。
进一步地，所述显示装置包括固定终端如电视、台式电脑，移动终端如手机、笔记本电脑，以及可穿戴设备如手环、VR(虚拟显示)设备、AR(增强显示)设备。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (15)
1.一种显示面板，其特征在于，所述显示面板包括显示透光区及位于所述显示透光区外围的过渡显示区，所述显示面板包括：
多个辅像素驱动电路，位于所述过渡显示区内，每一所述辅像素驱动电路包括晶体管，所述晶体管包括有源层以及位于所述有源层上的绝缘层；
多个辅子像素，位于所述显示透光区内，所述辅子像素电性连接于所述辅像素驱动电路；
其中，所述显示面板在所述过渡显示区内设有第一虚拟孔，所述第一虚拟孔贯穿所述绝缘层的远离所述有源层的部分。
2.根据权利要求1所述的显示面板，其特征在于，还包括位于所述过渡显示区内的多个像素电路驱动岛，每一所述像素电路驱动岛包括多个所述辅像素驱动电路，所述第一虚拟孔包括多个第一子虚拟孔，每一所述第一子虚拟孔位于对应的相邻两所述像素电路驱动岛之间。
3.根据权利要求2所述的显示面板，其特征在于，每一所述像素电路驱动岛具有长度方向，每一辅像素驱动电路在所述长度方向上具有第一长度，位于相邻两所述像素电路驱动岛之间的多个所述第一子虚拟孔具有第二长度；其中，所述第二长度大于所述第一长度，所述第二长度等于多个所述第一子虚拟孔中位于首端的所述第一子虚拟孔与位于末端的所述第一子虚拟孔在所述长度方向上的距离。
4.根据权利要求3所述的显示面板，其特征在于，所述第二长度大于或等于所述第一长度的2倍。
5.根据权利要求2所述的显示面板，其特征在于，所述第一虚拟孔包括位于所述像素电路驱动岛的靠近所述显示透光区一侧的多个第二子虚拟孔。
6.根据权利要求5所述的显示面板，其特征在于，多个所述第二子虚拟孔的行数和/或列数大于或等于4。
7.根据权利要求2所述的显示面板，其特征在于，还包括位于所述过渡显示区远离所述显示透光区的一侧的主显示区，所述第一虚拟孔包括位于所述像素电路驱动岛的靠近所述主显示区一侧的多个第三子虚拟孔。
8.根据权利要求7所述的显示面板，其特征在于，还包括位于所述主显示区的多个主子像素及驱动多个所述主子像素发光的多个主像素驱动电路；其中，每一所述主像素驱动电路设有多个过孔，在俯视视角下，多个所述第一虚拟孔的排列方式与多个所述过孔的排列方式相同，或多个所述第一虚拟孔呈矩阵排列。
9.根据权利要求2所述的显示面板，其特征在于，还设有位于所述过渡显示区内的第二虚拟孔，所述第二虚拟孔位于所述像素电路驱动岛靠近所述显示透光区的一侧，所述第二虚拟孔贯穿所述绝缘层，所述第二虚拟孔的孔径大于所述第一虚拟孔的孔径。
10.根据权利要求1所述的显示面板，其特征在于，还设有位于所述过渡显示区内的第三虚拟孔，所述第三虚拟孔贯穿所述绝缘层，所述第三虚拟孔的深度大于或小于所述第一虚拟孔的深度。
11.根据权利要求1所述的显示面板，其特征在于，所述晶体管还包括：
第一绝缘层，位于所述有源层上；
第一电极层，位于所述第一绝缘层上，所述第一电极层包括第一走线部和与所述有源层对位设置的第一电极部；
第二绝缘层，位于所述第一电极层上，
第二电极层，位于所述第二绝缘层上，所述第二电极层包括第二走线部和与所述有源层电性连接的第二电极部；
其中，所述绝缘层包括所述第一绝缘层和所述第二绝缘层，所述第一虚拟孔不贯穿所述有源层、所述第一电极层和所述第二电极层。
12.根据权利要求1所述的显示面板，其特征在于，还包括位于所述绝缘层远离所述有源层一侧的平坦层，所述平坦层包括位于所述第一虚拟孔内的填充部。
13.根据权利要求1所述的显示面板，其特征在于，所述第一虚拟孔的孔径大于或等于2微米且小于或等于3.5微米，相邻的两个所述虚拟孔之间的距离大于或等于2微米且小于或等于5微米。
14.根据权利要求9所述的显示面板，其特征在于，所述第二虚拟孔的孔径大于或等于4微米且小于或等于7微米，所述第二虚拟孔与所述第一虚拟孔的孔径之差大于或等于1微米且小于或等于4.5微米。
15.一种显示装置，其特征在于，包括如权利要求1～14任一所述的显示面板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110081827.XA CN112909020B (zh) | 2021-01-21 | 2021-01-21 | 显示面板及显示装置 |
| US17/287,170 US11963398B2 (en) | 2021-01-21 | 2021-02-26 | Display panel and display device |
| PCT/CN2021/078086 WO2022156039A1 (zh) | 2021-01-21 | 2021-02-26 | 显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110081827.XA CN112909020B (zh) | 2021-01-21 | 2021-01-21 | 显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112909020A true CN112909020A (zh) | 2021-06-04 |
| CN112909020B CN112909020B (zh) | 2023-04-07 |
Family
ID=76117993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110081827.XA Active CN112909020B (zh) | 2021-01-21 | 2021-01-21 | 显示面板及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11963398B2 (zh) |
| CN (1) | CN112909020B (zh) |
| WO (1) | WO2022156039A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690223A (zh) * | 2021-08-11 | 2021-11-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN115295560A (zh) * | 2022-08-05 | 2022-11-04 | 厦门天马显示科技有限公司 | 显示面板和显示装置 |
| CN115440786A (zh) * | 2022-10-09 | 2022-12-06 | 厦门天马显示科技有限公司 | 一种显示面板和显示装置 |
| WO2023010632A1 (zh) * | 2021-08-05 | 2023-02-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| WO2024109428A1 (zh) * | 2022-11-24 | 2024-05-30 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361223B (zh) * | 2021-12-30 | 2024-08-27 | 厦门天马显示科技有限公司 | 显示面板和显示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050028567A (ko) * | 2003-09-18 | 2005-03-23 | 삼성에스디아이 주식회사 | 이중 버퍼층을 갖는 능동 매트릭스 유기전계발광소자 및그의 제조방법 |
| WO2008081614A1 (ja) * | 2006-12-27 | 2008-07-10 | Sharp Kabushiki Kaisha | 液晶表示パネル、液晶表示素子、液晶表示装置、テレビジョン受信機及び液晶表示パネル用基板 |
| CN102035533A (zh) * | 2009-09-16 | 2011-04-27 | 日本优尼山帝斯电子株式会社 | 半导体器件 |
| CN109817644A (zh) * | 2019-01-30 | 2019-05-28 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制备方法 |
| CN109873002A (zh) * | 2019-02-26 | 2019-06-11 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和阵列基板的制造方法 |
| CN110504287A (zh) * | 2019-08-09 | 2019-11-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及电子设备 |
| CN111028692A (zh) * | 2019-12-26 | 2020-04-17 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
| CN111554693A (zh) * | 2020-04-27 | 2020-08-18 | 上海天马有机发光显示技术有限公司 | 显示面板及其制备方法、显示装置 |
| CN111834425A (zh) * | 2020-07-02 | 2020-10-27 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
| CN112102783A (zh) * | 2020-11-05 | 2020-12-18 | 武汉华星光电半导体显示技术有限公司 | 显示装置及电子设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175381A (ja) * | 2003-12-15 | 2005-06-30 | Toshiba Matsushita Display Technology Co Ltd | 半導体素子、アレイ基板およびその製造方法 |
| WO2011045911A1 (ja) * | 2009-10-15 | 2011-04-21 | パナソニック株式会社 | 表示パネル装置及びその製造方法 |
| KR20150021408A (ko) * | 2013-08-20 | 2015-03-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 그 제조 방법, 및 표시 장치 |
| JP2019008962A (ja) * | 2017-06-23 | 2019-01-17 | 株式会社Ｊｏｌｅｄ | 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法 |
| KR102558896B1 (ko) * | 2017-12-27 | 2023-07-21 | 엘지디스플레이 주식회사 | 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 |
| KR20210087611A (ko) * | 2020-01-02 | 2021-07-13 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2021
- 2021-01-21 CN CN202110081827.XA patent/CN112909020B/zh active Active
- 2021-02-26 US US17/287,170 patent/US11963398B2/en active Active
- 2021-02-26 WO PCT/CN2021/078086 patent/WO2022156039A1/zh active Application Filing
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050028567A (ko) * | 2003-09-18 | 2005-03-23 | 삼성에스디아이 주식회사 | 이중 버퍼층을 갖는 능동 매트릭스 유기전계발광소자 및그의 제조방법 |
| WO2008081614A1 (ja) * | 2006-12-27 | 2008-07-10 | Sharp Kabushiki Kaisha | 液晶表示パネル、液晶表示素子、液晶表示装置、テレビジョン受信機及び液晶表示パネル用基板 |
| CN102035533A (zh) * | 2009-09-16 | 2011-04-27 | 日本优尼山帝斯电子株式会社 | 半导体器件 |
| CN109817644A (zh) * | 2019-01-30 | 2019-05-28 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制备方法 |
| CN109873002A (zh) * | 2019-02-26 | 2019-06-11 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和阵列基板的制造方法 |
| CN110504287A (zh) * | 2019-08-09 | 2019-11-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及电子设备 |
| CN111028692A (zh) * | 2019-12-26 | 2020-04-17 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
| CN111554693A (zh) * | 2020-04-27 | 2020-08-18 | 上海天马有机发光显示技术有限公司 | 显示面板及其制备方法、显示装置 |
| CN111834425A (zh) * | 2020-07-02 | 2020-10-27 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
| CN112102783A (zh) * | 2020-11-05 | 2020-12-18 | 武汉华星光电半导体显示技术有限公司 | 显示装置及电子设备 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023010632A1 (zh) * | 2021-08-05 | 2023-02-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN113690223A (zh) * | 2021-08-11 | 2021-11-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN113690223B (zh) * | 2021-08-11 | 2023-10-31 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN115295560A (zh) * | 2022-08-05 | 2022-11-04 | 厦门天马显示科技有限公司 | 显示面板和显示装置 |
| CN115295560B (zh) * | 2022-08-05 | 2024-08-02 | 厦门天马显示科技有限公司 | 显示面板和显示装置 |
| CN115440786A (zh) * | 2022-10-09 | 2022-12-06 | 厦门天马显示科技有限公司 | 一种显示面板和显示装置 |
| WO2024109428A1 (zh) * | 2022-11-24 | 2024-05-30 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022156039A1 (zh) | 2022-07-28 |
| US11963398B2 (en) | 2024-04-16 |
| CN112909020B (zh) | 2023-04-07 |
| US20230157070A1 (en) | 2023-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112909020B (zh) | 显示面板及显示装置 | |
| US10276641B2 (en) | Display panel and display device | |
| WO2021082793A1 (zh) | 显示面板及其驱动方法、显示装置 | |
| CN113261106B (zh) | 显示基板和显示装置 | |
| TWI759046B (zh) | 有機發光二極體顯示裝置及製造其之方法 | |
| WO2021258910A1 (zh) | 显示基板及显示装置 | |
| EP3992705A1 (en) | Display substrate and display device | |
| US20200185483A1 (en) | Organic light emitting diode array substrate and electronic device | |
| WO2021143846A1 (zh) | 阵列基板、显示面板及显示装置 | |
| US20240147785A1 (en) | Display Substrate and Preparation Method Therefor, and Display Apparatus | |
| KR20210010696A (ko) | 표시 장치 | |
| CN100530278C (zh) | 显示器件 | |
| CN110165058A (zh) | 阵列基板及其制备方法、修复方法、显示装置 | |
| US20230189596A1 (en) | Display panel and display device | |
| CN110047896B (zh) | 显示基板及其制造方法、显示装置 | |
| WO2022088071A1 (zh) | 显示基板及显示装置 | |
| WO2024007435A1 (zh) | 显示面板 | |
| WO2022057542A1 (zh) | 一种显示背板及其制备方法、显示装置 | |
| US20230354655A1 (en) | Display Substrate, Preparation Method Thereof, and Display Apparatus | |
| US20240090269A1 (en) | Display device | |
| US11670643B2 (en) | Driving backplane, display panel and display device | |
| US20240049529A1 (en) | Display panel and display device | |
| WO2022252230A1 (zh) | 显示基板和显示装置 | |
| US12101975B2 (en) | Display panel and display device | |
| CN114899213B (zh) | 显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |