CN112908862A - 一种无上片胶固定的芯片背面裸露封装方法及芯片 - Google Patents

一种无上片胶固定的芯片背面裸露封装方法及芯片 Download PDF

Info

Publication number
CN112908862A
CN112908862A CN202110093508.0A CN202110093508A CN112908862A CN 112908862 A CN112908862 A CN 112908862A CN 202110093508 A CN202110093508 A CN 202110093508A CN 112908862 A CN112908862 A CN 112908862A
Authority
CN
China
Prior art keywords
chip
substrate
back surface
bonding
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110093508.0A
Other languages
English (en)
Inventor
刘昭麟
邢广军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Senspil Electronic Technology Co ltd
Original Assignee
Shandong Senspil Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Senspil Electronic Technology Co ltd filed Critical Shandong Senspil Electronic Technology Co ltd
Priority to CN202110093508.0A priority Critical patent/CN112908862A/zh
Publication of CN112908862A publication Critical patent/CN112908862A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明属于半导体芯片封装技术领域，提供了一种无上片胶固定的芯片背面裸露封装方法及芯片。其中，该方法包括在镂空基板背面贴装设有黏性胶的上片膜，在基板上形成单侧开口的空腔；将芯片置入空腔内且通过上片膜的黏性胶固定；将芯片正面的键合引脚与基板的引脚进行键合互联；对键合互联后的芯片的正面及侧面进行塑封；去除基板背面的上片膜及芯片背面的黏性胶，形成背面裸露的芯片。

Description

一种无上片胶固定的芯片背面裸露封装方法及芯片
技术领域
本发明属于半导体芯片封装技术领域，尤其涉及一种无上片胶固定的芯片背面裸露封装方法及芯片。
背景技术
本部分的陈述仅仅是提供了与本发明相关的背景技术信息，不必然构成在先技术。
大多数传感器类芯片的封装都需要进行芯片的局部裸露，能够使得芯片感应区域与外界环境接触。芯片正面四周有键合引脚，需要键合引线与引线框架或者基板进行物理连接，这些键合引线需要封装保护。芯片正面的感应区域限制于这些键合引线的封装保护，其感应面积相对于芯片面积会小很多。目前，一些芯片传感区域设计在芯片背面，采用倒装焊接的方式将芯片正面与引线框架或者基板进行键合互联。发明人发现，倒装焊接虽然能够满足芯片正面与引线框架或者基板进行键合互联这一功能，但是其技术难度较高，芯片封装的成本上升。
发明内容
为了解决上述背景技术中存在的至少一项技术问题，本发明提供一种无上片胶固定的芯片背面裸露封装方法及芯片，其采用芯片正面实现键合引线的封装保护，芯片背面区域能够正常裸露的同时，还能够降低芯片封装的成本。
为了实现上述目的，本发明采用如下技术方案：
本发明的第一个方面提供一种无上片胶固定的芯片背面裸露封装方法。
一种无上片胶固定的芯片背面裸露封装方法，包括：
在镂空基板背面贴装设有黏性胶的上片膜，在基板上形成单侧开口的空腔；
将芯片置入空腔内且通过上片膜的黏性胶固定；
将芯片正面的键合引脚与基板的引脚进行键合互联；
对键合互联后的芯片的正面及侧面进行塑封；
去除基板背面的上片膜及芯片背面的黏性胶，形成背面裸露的芯片。
本发明的第二个方面提供一种芯片。
一种芯片，其采用如上述所述的无上片胶固定的芯片背面裸露封装方法封装而成。
本发明的有益效果是：
本发明提供了一种无上片胶固定的芯片背面裸露封装方法，在镂空基板背面贴装设有黏性胶的上片膜，在基板上形成单侧开口的空腔，将芯片置入空腔内且通过上片膜的黏性胶固定，该方法区别于倒装焊接，依然采用芯片正面采用键合引线方式使得芯片与基板进行连接，对键合互联后的芯片的正面及侧面进行塑封，去除基板背面的上片膜及芯片背面的黏性胶，解决了倒装焊接的技术难度高且芯片封装的成本的问题，实现了芯片正面实现键合引线的封装保护，芯片背面感应区域能够正常裸露的同时，降低了芯片封装的难度及芯片封装的成本。
本发明附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1是本发明实施例的一种无上片胶固定的芯片背面裸露封装方法流程图；
图2是本发明实施例的镂空基板与上片膜组合；
图3是本发明实施例的贴在基板空腔内的芯片；
图4(a)是本发明实施例的塑封完成后的芯片立体图；
图4(b)是本发明实施例的塑封完成后的背部图。
其中，1基板，2空腔，3上片膜，4芯片，5芯片正面塑封区域，6芯片背面裸露区域。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
应该指出，以下详细说明都是例示性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
在本发明中，术语如“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“侧”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，只是为了便于叙述本发明各部件或元件结构关系而确定的关系词，并非特指本发明中任一部件或元件，不能理解为对本发明的限制。
本发明中，术语如“固接”、“相连”、“连接”等应做广义理解，表示可以是固定连接，也可以是一体地连接或可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的相关科研或技术人员，可以根据具体情况确定上述术语在本发明中的具体含义，不能理解为对本发明的限制。
如图1所示，本实施例提供了一种无上片胶固定的芯片背面裸露封装方法，其具有包括如下步骤：
步骤S101：在镂空基板背面贴装设有黏性胶的上片膜3，在基板1上形成单侧开口的空腔2，如图2所示。
其中，镂空基板上的镂空区域数量至少为一个。
在镂空基板背面贴装上片膜之后，在基板上形成与镂空区域数量相同的单侧开口的空腔。
当镂空区域数量为多个时，可以同时封装多个背面裸露的芯片。
步骤S102：将芯片4置入空腔2内且通过上片膜3的黏性胶固定，如图3所示。
其中，上片膜具有一定的黏性，将芯片黏贴在上片膜上，使得芯片能够进行定位，实现芯片可以定位焊线。
步骤S103：将芯片正面的键合引脚与基板的引脚进行键合互联。
在具体实施中，使用焊线机将芯片正面的键合引脚与基板的引脚进行键合互联。
其中，焊线机包括金线机、铝线机、超声波焊线机。一般金线机器多用ASM铜线焊接方面目前市场最多的就是KS的CONNX机器效率非常高，而铝线市面上最吃香的非OE的机器莫属。
焊线机的工作原理为：
用于实现不同介质的表面焊接，是一种物理变化过程.首先金丝的首端必须经过处理形成球形(本机采用负电子高压成球)，并且对焊接的金属表面先进行预热处理；接着金丝球在时间和压力的共同作用下,在金属焊接表面产生塑性变形，使两种介质达到可靠的接触，并通过超声波摩擦振动,两种金属原子之间在原子亲和力的作用下形成金属键，实现了金丝引线的焊接.日东金丝球焊在电性能和环境应用上优于硅铝丝的焊接,但由于用贵金属的焊件必须加温，应用范围相对比较窄。
步骤S104：对键合互联后的芯片的正面及侧面进行塑封。
在具体实施中，在塑封模具中对键合互联后的芯片进行塑封，使得塑封料填充到基板的空腔内，以完全包裹芯片的正面及侧面。
其中，塑封模具为单侧开口的模具。
在本实施例中，通过塑封保护键合金属线，芯片能够嵌入到基板中，避免芯片的脱落。
步骤S105：去除基板背面的上片膜及芯片背面的黏性胶，形成背面裸露的芯片。
塑封完成后，如图4(a)和图4(b)所示，形成的芯片具有芯片正面塑封区域5和芯片背面裸露区域6。
其中，所述芯片的背面裸露部分通过线路与外部其他元器件互联。
在具体实施中，利用设定浓度的有机溶剂清洗芯片背面的黏性胶。
在具体实施中，所述芯片背面裸露封装方法，还包括：
步骤S106：切割基板，形成单独塑封的芯片。
最终，切割成单独塑封完成后的产品进行检验出货。
本实施例提供的无上片胶固定的芯片背面裸露封装方法，在镂空基板背面贴装设有黏性胶的上片膜，在基板上形成单侧开口的空腔，将芯片置入空腔内且通过上片膜的黏性胶固定，该方法区别于倒装焊接，依然采用芯片正面采用键合引线方式使得芯片与基板进行连接，对键合互联后的芯片的正面及侧面进行塑封，去除基板背面的上片膜及芯片背面的黏性胶，解决了倒装焊接的技术难度高且芯片封装的成本的问题，实现了芯片正面实现键合引线的封装保护，芯片背面感应区域能够正常裸露的同时，降低了芯片封装的难度及芯片封装的成本。
在另一实施例中，还提供了一种芯片，其采用如上述图1所示的无上片胶固定的芯片背面裸露封装方法封装而成。
此处需要说明的是，无上片胶固定的芯片背面裸露封装方法中的各个步骤，其具体实施过程如上面步骤相同，此处不再累述。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种无上片胶固定的芯片背面裸露封装方法，其特征在于，包括：
在镂空基板背面贴装设有黏性胶的上片膜，在基板上形成单侧开口的空腔；
将芯片置入空腔内且通过上片膜的黏性胶固定；
将芯片正面的键合引脚与基板的引脚进行键合互联；
对键合互联后的芯片的正面及侧面进行塑封；
去除基板背面的上片膜及芯片背面的黏性胶，形成背面裸露的芯片。
2.如权利要求1所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，使用焊线机将芯片正面的键合引脚与基板的引脚进行键合互联。
3.如权利要求1所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，在塑封模具中对键合互联后的芯片进行塑封，使得塑封料填充到基板的空腔内，以完全包裹芯片的正面及侧面。
4.如权利要求1所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，所述塑封模具为单侧开口的模具。
5.如权利要求1所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，所述芯片背面裸露封装方法，还包括：
切割基板，形成单独塑封的芯片。
6.如权利要求1所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，所述芯片的背面裸露部分通过线路与外部其他元器件互联。
7.如权利要求1所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，镂空基板上的镂空区域数量至少为一个。
8.如权利要求7所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，在镂空基板背面贴装上片膜之后，在基板上形成与镂空区域数量相同的单侧开口的空腔。
9.如权利要求1所述的无上片胶固定的芯片背面裸露封装方法，其特征在于，利用设定浓度的有机溶剂清洗芯片背面的黏性胶。
10.一种芯片，其特征在于，采用如权利要求1-9中任一项所述的无上片胶固定的芯片背面裸露封装方法封装而成。
CN202110093508.0A 2021-01-22 2021-01-22 一种无上片胶固定的芯片背面裸露封装方法及芯片 Pending CN112908862A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110093508.0A CN112908862A (zh) 2021-01-22 2021-01-22 一种无上片胶固定的芯片背面裸露封装方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110093508.0A CN112908862A (zh) 2021-01-22 2021-01-22 一种无上片胶固定的芯片背面裸露封装方法及芯片

Publications (1)

Publication Number Publication Date
CN112908862A true CN112908862A (zh) 2021-06-04

Family

ID=76117106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110093508.0A Pending CN112908862A (zh) 2021-01-22 2021-01-22 一种无上片胶固定的芯片背面裸露封装方法及芯片

Country Status (1)

Country Link
CN (1) CN112908862A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113514298A (zh) * 2021-06-23 2021-10-19 闳康技术检测(上海)有限公司 裸露晶背的芯片检测样品的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489794A (zh) * 2013-09-29 2014-01-01 华进半导体封装先导技术研发中心有限公司 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN107912069A (zh) * 2015-05-04 2018-04-13 由普莱克斯有限公司 不具有裸片附接垫的引线载体结构和由此形成的封装
CN207845151U (zh) * 2016-07-15 2018-09-11 意法半导体公司 包含压力传感器电路的封装体和压力传感器封装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489794A (zh) * 2013-09-29 2014-01-01 华进半导体封装先导技术研发中心有限公司 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN107912069A (zh) * 2015-05-04 2018-04-13 由普莱克斯有限公司 不具有裸片附接垫的引线载体结构和由此形成的封装
CN207845151U (zh) * 2016-07-15 2018-09-11 意法半导体公司 包含压力传感器电路的封装体和压力传感器封装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113514298A (zh) * 2021-06-23 2021-10-19 闳康技术检测(上海)有限公司 裸露晶背的芯片检测样品的制备方法

Similar Documents

Publication Publication Date Title
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
US6918178B2 (en) Method of attaching a heat sink to an IC package
TWI469233B (zh) 具有中空封裝件之封裝系統
US20160049357A1 (en) Thin plastic leadless package with exposed metal die paddle
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
JP2001203310A (ja) リード付き成形パッケージ中のフリップ・チップおよびその製造方法
WO2003103038A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
CN112908862A (zh) 一种无上片胶固定的芯片背面裸露封装方法及芯片
JP3751496B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
CN209896054U (zh) 引线框、引线框阵列及封装结构
CN210156364U (zh) 一种大尺寸芯片的分层隔离封装结构
JP2010165777A (ja) 半導体装置及びその製造方法
JPH01270336A (ja) 半導体装置の製造方法
JP5420737B2 (ja) 半導体装置の製造方法
TWI294680B (zh)
JP3842241B2 (ja) 半導体装置
JP2003273309A (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JP4033780B2 (ja) 半導体装置とその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP2000049272A (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JPH05218262A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210604

RJ01 Rejection of invention patent application after publication