CN112823510A - 用于时间递色取样的cmos传感器架构 - Google Patents

用于时间递色取样的cmos传感器架构 Download PDF

Info

Publication number
CN112823510A
CN112823510A CN201980066775.XA CN201980066775A CN112823510A CN 112823510 A CN112823510 A CN 112823510A CN 201980066775 A CN201980066775 A CN 201980066775A CN 112823510 A CN112823510 A CN 112823510A
Authority
CN
China
Prior art keywords
pixel
circuit
sub
exposure
sites
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980066775.XA
Other languages
English (en)
Other versions
CN112823510B (zh
Inventor
J·S·麦克尔文
G·J·沃德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dolby Laboratories Licensing Corp
Original Assignee
Dolby Laboratories Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dolby Laboratories Licensing Corp filed Critical Dolby Laboratories Licensing Corp
Publication of CN112823510A publication Critical patent/CN112823510A/zh
Application granted granted Critical
Publication of CN112823510B publication Critical patent/CN112823510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开具有划分为像素群组的像素的成像方法及装置。呈现基于像素群组的全局快门及逐像素群组错开的长曝光及短曝光，其后接着每像素两个样本的读出。提供用于划分为n×n个像素的群组的拜耳彩色滤波器阵列的实例方法及装置。

Description

用于时间递色取样的CMOS传感器架构
相关申请案的交叉引用
本申请案主张2018年9月12日申请的第62/730,235号美国临时专利申请案及2018年9月12日申请的第18193941.4号欧洲专利申请案的优先权利，所述两个申请案的全部内容以引用的方式并入本文中。
本申请案可与2018年1月16日申请的标题为“图像去马赛克系统及方法(ImageDemosaicing System and Method)”的第62/617,709号美国临时申请案相关，所述申请案的全部内容以引用的方式并入本文中。
技术领域
本公开涉及互补式金氧半导体(CMOS)图像传感器，且更特定来说，涉及用于图像像素的时间递色取样的方法及设备。
背景技术
CMOS图像传感器的使用对于大多数消费型及专业相机系统来说是普遍存在的。如图1中展示，拜耳马赛克图案通常用于使红色、绿色及蓝色(R、G、B)色彩通道成像，且在捕获后使用去马赛克过程来估计全分辨率R、G、B图像。尤其对于消费型应用，通常使用滚动快门读出，这是因为其允许在运用每像素的最小晶体管计数的读出期间的曝光且维持低功耗。在此方法中，且每一扫描线地，每一像素电压被同时传送到传感器阵列下方的列缓冲器，且随后使用多路复用器连续地读出那些值。在传送到列缓冲器之后，所述列中的每一像素的光电二极管被复位以允许开始新的积分。针对后续列重复此过程，但在滚动快门方法中，特定行的光电二极管复位信号将相对于前一行稍微延迟(达行传送及读出时间)。沿垂直方向的此时间错开可能导致快速移动的场景对象的运动假影，最常见的是垂直或水平边缘的明显弯曲。
对于更高端的科学或专业相机，也使用全局快门技术。最常用的是图2A中展示的5晶体管(5T)像素结构，借此额外复位晶体管(RsSN)连接到光电二极管(PD)。此架构允许读取时积分(IWR)，借此将取样信号传送到浮动扩散(FD)区域且存储在此直到行的读出。归因于在读出前在FD上保持电荷时的杂散电容耦合，5T设计遭受较差的快门效率(当快门关闭时产生的非所要输出信号)。
图2B展示7T像素架构，其经由使用用于中间电荷存储的额外钉扎存储二极管(SD)来改进全局快门效率。利用此方法，在现有技术中示范双重曝光IWR机构，其允许在相同帧内依序捕获长及短曝光。相关双重取样(CDS)可用于长曝光，其能够显著降低来自所述曝光的复位噪声及固定图案(FP)噪声；双重取样(DS)被应用于短曝光，此可降低FP噪声而非复位噪声。然而，SD区域的隔离需要在CMOS传感器代工厂中并不常见的额外掺杂方法，从而使得此方法难以扩展到大量生产。
图2C展示用于帧内多快门的堆叠CMOS方法。在此方法中，顶部硅层(201)含有具有背侧照明光电二极管的4T像素阵列。使用每一光位点(photo-site)处的微凸块(202)接触，此顶层连接到含有DS/CDS电路及多曝光选择逻辑的下层阵列。像素间距为10μm，所述尺寸主要由每一单位单元中的下层电路(203)的相对复杂度确定。此堆叠设计可帮助实现改进光电二极管填充因子，这是鉴于所述设计在两个分开的层上实施。
如在2017年2月16日申请，在2017年2月16日公布，标题为“用于使用时间交织对标准帧速率视频中的高帧速率内容进行编码的设备及方法(Apparatus and Method forEncoding High Frame Rate Content in Standard Frame Rate Video Using TemporalInterlacing)”的第WO 2017/146972 A1号PCT申请案中所描述，所述申请案的完整内容以引用的方式并入本文中，以高帧速率捕获图像受带宽及噪声问题阻碍。经捕获图像的较大数量增加每秒沿管线发送的数据量，因此影响带宽，且更高的帧速率转化为更短的曝光时间，并增加与图像相关的噪声。然而，高帧速率视频允许减少运动假影，例如归因于运动的急动及过度模糊。上文并入的申请案公开可提供更高可感知帧速率而无带宽及显示技术的相关成本的方法及装置。换句话说，此类方法及装置提供一种实现高帧速率重建而不必增加帧数据传输速率的机制。
在上文并入的申请案中公开的方法及装置展示一种成像系统，其包括安置在衬底上的像素图像传感器阵列，所述像素图像传感器阵列包括多个像素。所述成像系统进一步包括耦合到所述像素图像传感器阵列用于触发所述多个像素的曝光的多级定时器，其中像素被分组为N个子集，且所述多级定时器经配置以针对N个子集中的每一者触发所述子集的像素的不同捕获持续时间的至少两次曝光的曝光序列，其中不同子集的曝光序列的开始时间在时间上偏移达预定偏移，且所述序列具有相同的总持续时间T且预定时间偏移Toffset小于所述总持续时间T。作为一个实例，不同捕获持续时间的两次曝光可为短曝光及长曝光。图3A到3B展示阐释此概念的另一实例，其中展示拜耳马赛克，且像素划分为3×3像素的群组且在每一单元中通过像素类型0到8予以标记。红色、蓝色及绿色在每一像素中用字母R、G、B指示。在此实例中，捕获帧速率为30fps(每秒帧)。对于每一像素类型，存在分别具有帧的1/9及8/9(即，基于30fps的帧速率的1/270及8/270秒)的持续时间的短曝光及长曝光。如图3B中展示，每一像素类型的短曝光及长曝光相对于前一像素类型错开达帧的1/9。换句话说，且继续相同实例，在接收器侧上，通过将像素分组为3×3＝9个像素的单元及使后续像素类型的短曝光及长曝光相对于前一像素类型错开达帧的1/9的持续时间而使以30fps的数据传输进行270fps的视频重建成为可能。
发明内容
鉴于上述内容，需要且非常期望高效、可扩展的CMOS传感器设计，其提供高填充因子且避免由于使用滚动快门方法而导致的运动假影。本公开中教示的方法及装置解决此需要。此外且如将详细描述，所公开的方法及装置也采用如在图3A到3B中说明的上文并入申请案中公开的概念。
根据本公开的第一方面，提供一种图像传感器，包括：被划分为N个像素位点的群组的多个像素位点，N为大于1的整数，其中：通过像素类型使用N个连续数字的序列来标记所述N个像素位点的像素位点；所述N个像素位点的所述像素位点经配置以经历曝光序列，所述曝光序列包括第一捕获持续时间的第一曝光，其后接着第二捕获持续时间的第二曝光，从而产生对应于所述第一曝光的第一像素信号及对应于所述第二曝光的第二像素信号；所述图像传感器经配置使得在所述第二曝光之后读出所述第一像素信号及所述第二像素信号；连续像素类型的像素位点的所述曝光序列的开始时间错开达设置偏移时间；且所述多个像素位点具有相等的帧时间，其中所述像素位点的帧时间被界定为所述第一捕获持续时间、所述第二捕获持续时间、读出时间及遮没时间的总和。
根据本公开的第二方面，提供一种包括像素位点布置及存储布置的电子电路，其中：所述像素位点布置包括N个像素位点，N为大于1的整数，及浮动扩散电路；所述N个像素位点的像素位点包括光电二极管、用于复位所述光电二极管的像素位点复位晶体管及像素位点传送晶体管，当所述像素位点传送晶体管被激活时，像素信号通过所述像素位点传送晶体管传送到所述浮动扩散电路；通过像素类型使用N个连续整数的序列来标记所述N个像素位点的所述像素位点；所述浮动扩散元件包括：i)浮动扩散元件，其用于存储来自归因于曝光而产生的像素信号的电荷；ii)浮动扩散复位晶体管，其连接到所述浮动扩散元件且用于复位浮动扩散电容器；及iii)浮动扩散传送晶体管，其布置在源极随耦器配置中且将所述浮动扩散元件连接到所述存储布置；所述浮动扩散元件在N个像素位点之间共享；所述N个像素位点的所述像素位点传送晶体管每次一个地被激活以每次将所述N个像素位点的一个像素位点与所述浮动扩散元件连接；所述像素位点布置及所述存储布置在分开的裸片或芯片上实施；且所述分开的裸片或芯片通过微凸块彼此连接。
根据本公开的第三方面，提供一种成像方法，其包括：提供多个像素位点；将所述多个像素位点划分为N个像素位点的群组，N为大于1的整数；通过像素类型使用N个连续整数的序列来标记所述N个像素位点的所述像素位点；将相同像素类型的像素位点曝光到第一捕获持续时间的第一曝光，从而产生第一像素信号；将所述相同像素类型的所述像素位点曝光到第二捕获持续时间的第二曝光，从而产生第二像素信号；读出所述第一像素信号及所述第二像素信号；及使连续像素类型的像素位点的所述第一曝光、所述第二曝光、所述读出及遮没时间错开达设置偏移时间。
根据本公开的第四方面，提供一种包括像素位点布置及存储布置的电子电路，其中：所述像素位点布置包括N个像素位点，N为大于1的整数，及浮动扩散电路；所述N个像素位点的像素位点包括光电二极管、用于复位所述光电二极管的像素位点复位晶体管、及像素位点传送晶体管，当所述像素位点传送晶体管被激活时，像素信号通过所述像素位点传送晶体管传送到所述浮动扩散电路；通过像素类型使用N个连续整数的序列来标记所述N个像素位点的所述像素位点；所述浮动扩散元件包括：i)浮动扩散元件，其用于存储来自归因于曝光而产生的像素信号的电荷；ii)浮动扩散复位晶体管，其连接到所述浮动扩散元件且用于复位浮动扩散电容器；及iii)浮动扩散传送晶体管，其布置在源极随耦器配置中且将所述浮动扩散元件连接到所述存储布置；所述浮动扩散元件在所述N个像素位点之间共享。
根据本公开的第五方面，一种包括像素位点布置及存储布置的电子电路，其中：所述像素位点布置包括N个像素位点，N为大于1的整数，及浮动扩散电路；所述N个像素位点的像素位点包括光电二极管、用于复位所述光电二极管的像素位点复位晶体管、及像素位点传送晶体管，当所述像素位点传送晶体管被激活时，像素信号通过所述像素位点传送晶体管传送到所述浮动扩散电路；浮动扩散元件包括：i)浮动扩散电容器，其用于存储来自归因于曝光而产生的像素信号的电荷；ii)浮动扩散复位晶体管，其连接到所述浮动扩散电容器且用于复位所述浮动扩散电容器；及iii)浮动扩散传送晶体管，其布置在源极随耦器配置中且将所述浮动扩散电容器连接到所述存储布置；所述浮动扩散元件在所述N个像素位点之间共享；所述像素位点布置及所述存储布置在分开的裸片或芯片上实施；所述分开的裸片或芯片通过微凸块彼此连接；所述N个像素位点的像素位点，其中N经配置以经历曝光序列，所述曝光序列包括第一捕获持续时间的第一曝光，其后接着第二捕获持续时间的第二曝光，从而产生对应于所述第一曝光的第一像素信号，其后接着对应于所述第二曝光的第二像素信号；所述电子电路经配置使得在所述第二曝光之后读出所述第一像素信号及所述第二像素信号；所述N个像素位点的连续像素位点的所述曝光序列的开始时间错开达设置偏移时间；所述N个像素位点的所述像素位点具有相等的帧时间，其中所述N个像素位点的所述像素位点的总帧时间被界定为所述第一捕获持续时间、所述第二捕获持续时间及读出时间的总和；所述N个像素位点的所有像素位点的所述第一捕获持续时间相等；所述N个像素位点的所有像素位点的第二捕获持续时间相等；所述N个像素位点的所有像素位点的所述读出时间相等；所述两个样本包括第一样本及第二样本，且其中：在通过激活所述浮动扩散复位晶体管而复位所述浮动扩散电容器之后，所述第一样本对应于跨所述浮动扩散电容器的电荷；且所述第二样本对应于归因于所述N个像素位点的对应像素位点的所述第一曝光而产生的电荷。
附图说明
图1展示拜耳马赛克结构单元。
图2A展示现有技术5晶体管(5T)像素结构。
图2B展示现有技术7晶体管(7T)像素结构。
图2C展示用于帧内多快门的现有技术堆叠CMOS方法。
图3A展示现有技术拜耳马赛克，其中像素划分为3×3像素的单元。
图3B展示图3A的拜耳马赛克的像素类型的现有技术错开的短曝光及长曝光。
图4A展示根据本公开的实施例的电子电路。
图4B展示根据本公开另一实施例的存储布置。
图5A到5B展示根据本公开的教示的图像传感器的全局时序及读出序列。
图6展示与图4B中展示的存储布置相关的各种信号的时序图。
具体实施方式
定义
贯穿本公开，术语“浮动扩散”将用于是指用于将由图像传感器的像素的光电二极管携载的电荷包转换为可在传感器输出处检测的电压变化的电荷感测电路。术语“像素样本”或“像素信号”用于描述基于此电压变化的信号。
贯穿本公开，术语“相关双重取样”将用于描述测量例如电压或电流的电气值的方法，其允许移除非所要偏移。其通常在测量传感器输出时使用。测量两次传感器的输出：一次处于已知条件，且一次处于未知条件。接着，从未知条件减去从已知条件测量的值，以产生与被测量物理量具有已知关系的值。当在图像传感器中使用时，相关双重取样为一种噪声减少技术，其中在每一曝光周期结束时，像素的参考电压(即，其被复位后的像素的电压)从像素的信号电压(即，像素的电压)移除。
贯穿本公开，术语“像素位点”将用于描述包括光电二极管及晶体管的电子电路。此电子电路在曝光到光时产生电荷，且可存储或复位此类电荷及/或将此类电荷传送到其它相邻电路，例如存储电路。
贯穿本公开，术语“快门”将用于描述允许光通过达经确定周期，从而将光敏数字传感器曝光到光以便捕获场景的永久图像的装置。
贯穿本公开，术语“全局快门”将用于描述一种类型的快门(使用图像传感器)，其同时曝光图像的整个区域。此与术语“滚动快门”形成对比，贯穿本公开，其将用于通常逐行地从图像的一侧到另一侧依序曝光图像的另一种类型的快门(在图像传感器中使用)。
描述
图4A展示根据本公开的实施例的电子电路(400A)。如先前提及，电子电路(400A)采用在上文并入的申请案中公开的概念，其中图像像素划分为N×M个像素的群组。如稍后将更详细描述，包括多个电子电路(400A)的图像传感器可经设计以基于像素类型并入全局快门且基于每像素两个样本的像素类型错开读出。
参考图3A，通过实例且非限制，考虑如图1中展示的拜耳马赛克像素，其中此类像素被分离为3×3像素的不同群组，其中通过像素类型0(含)到8(含)来标记此类群组内的像素。换句话说，由九个(每一群组内的像素数量)连续整数(0到8)的序列来表示像素类型。在操作期间，根据本公开的实施例，属于每一类型的像素的每一像素可能经历长曝光及短曝光。图5A到5B展示在操作时与图4A的电子电路(400A)相关联的示范性时序图(500A、500B)。时序图(500A、500B)表示与短曝光及长曝光相关的时序及像素类型0到8中的每一者的读出。具有垂直虚线的块表示长曝光时间，无图案的块表示短曝光时间，且具有条纹图案的块表示读出时间。如图5A中展示且继续与上述相同的实例，此类像素类型中的每一者的曝光及读出相对于先前类型错开达等于帧的1/9(9等于3×3，其通过像素类型0到8所标记的每一群组中的像素的数量)的设置偏移时间。例如，像素类型2的短曝光及/或长曝光的开始及结束以及读出将在像素类型1之后的帧的1/9出现。传感器像素的读出可能从像素类型0开始，其后接着像素类型1等。每一像素类型将含有总传感器像素的1/9，且在读出期间，每一像素将具有在输出处产生的短曝光及长曝光值。由于存在从传感器读取两倍多的样本，因此读出数据速率将为帧速率乘以像素数量的两倍。例如，对于以每秒30个帧的帧速率操作的传感器，输出数据速率将为30*Npix*2＝60*Npix，其中Npix等于传感器上的像素数量。重要的是注意，全局快门可能用于像素类型内的所有像素，此与消费型传感器中滚动快门的常见使用形成对比。此意味着可同时曝光相同像素类型内的像素，而不会触发来自其它像素类型的像素的曝光开始或结束。参考图5A到5B，所属领域的技术人员将理解，在不脱离本公开的精神及范围的情况下，可以任意顺序执行长曝光及短曝光(例如，先长曝光，然后短曝光，或先短曝光，其后接着长曝光)。
进一步参考上述实例，所属领域的技术人员将理解拜耳滤波器被用作实例来描述本发明。在不脱离本发明的精神及范围的情况下，可设计其它实施例，其中可使用除拜耳滤波器之外的彩色滤波器，例如CYYM(青色、黄色、黄色、品红色)、CYGM(青色、黄色、绿色、品红色)、RGBW(红色、绿色、蓝色、白色)或类似物，或者在灰度或3芯片相机布置的情况下滤光器可能为全局的。参考图5A到5B，帧时间等于短曝光及长曝光加上读出时间加上实现所要帧速率所需的任何遮没时间的总和。根据本公开的实施例，所有像素类型的帧时间是相同的。根据本公开的进一步实施例，连续像素类型之间的设置偏移时间可等于或小于每一帧的总持续时间(帧时间)除以每一群组中的像素数量(其对于上述实例为9)。还可设想根据本公开的实施例，其中偏移时间可大于帧时间除以每一群组中的像素数量，在此情况下，可使用更多存储元件来存储信号信息，同时错开连续像素类型的曝光及读出。根据本公开的进一步实施例，图像像素可被划分为N×M个像素的群组，其中N及M为大于1的整数。
参考图4A，电子电路(400A)包括像素位点布置(410)及存储布置(420)。像素位点布置(410)包括多个像素位点(415_0、...、415_N)，每一像素位点(415_i，i＝0、...、N)包括光电二极管(PDi)、经配置以接收来自复位线(RPDi)的对应光电二极管复位信号的复位晶体管Ti及传送晶体管(TXi)。由于群组内像素类型的时间错开，所述设计可利用共享浮动扩散架构。换句话说，多个像素位点的传送晶体管(TX1、...、TXN)共享浮动扩散元件(411)。因而且继续3×3像素群组的相同实例，且根据本公开的实施例，浮动扩散元件(411)无法一次由一个以上的像素寻址(在3×3像素的群组内)。浮动扩散元件(411)具有连接到浮动扩散晶体管(TFD)的相关联浮动扩散电容(CFD)。浮动扩散晶体管具有复位线(RPD)及为经连接的电路元件提供信号隔离及复制的源极随耦器晶体管(TSF)。存储布置(420)可用于存储在操作期间由像素位点布置(410)产生的像素信号。
图4B展示根据本公开的实施例的图4A的存储布置(420)的示范性实施方案。图4B中展示的存储布置(420)可实施用于第一子电路(421)及第二子电路(422)的相关双重取样(CDS)。此允许在同时读出其它像素信号期间，来自像素位点的像素信号存储(两个样本)。第三子电路(423)被设计用于存储短曝光信号，如以下段落中详细描述。还如图4B中展示，第一子电路(421)、第二子电路(422)及第三子电路(423)的组成部分分别用标记A，B及S予以标记。存储布置(420)进一步包括输入(460)，所述输入(460)可用于将存储布置(420)连接到像素位点布置(410)。
参考图4A到6的组合以说明针对每一像素的长曝光及短曝光及读出序列的持续时间，且更详细地描述图4A的电子电路(400A)的各种元件在操作期间的功能性。对于类型0像素，通过强制短复位信号到复位线(RPD0)来起始长曝光。此对于图像传感器上的所有0像素皆为全局的。换句话说，跨每一像素类型(即，相同类型的所有像素)全局地激活复位晶体管Ti(i＝1、2、...、N)(因此复位对应光电二极管)。接着在长曝光0完成之前，复位共同电容器(CFD)，因此产生第一像素信号(长曝光期间每像素位点的两个样本的第一样本)，所述第一像素信号可用于初始化第一子电路(421)的CDS。换句话说，且如图6中可见，复位线(RFD)被激活，接着被撤销激活；且信号线(SEL、SA、S1A、RA)皆被激活(见图6)。此后，将从长曝光产生的第二像素信号(在长曝光期间每像素位点的两个样本的第二样本)传送到浮动扩散元件(FD)，且随后传送到(C1A)。为了这么做点，且如图6中可见，复位线(RFD、RA)被撤销激活；且信号线(TX0、SEL、SA、S1A)皆被激活，接着被撤销激活。
在此领域中已知，在CMOS传感器中产生的噪声的大部分是来自浮动扩散元件的复位，且这是归因于此元件的相对大电容。所属领域的技术人员将理解，通过复位浮动扩散电容器(CFD)，产生第一像素样本(其等效于复位电压加上噪声的电压)，且因此电容器C2A将携载等效于噪声的电压。所属领域的技术人员还将理解，作为从长曝光传送第二像素信号的结果，跨电容器(C1A)有效地出现等效于信号加上浮动扩散噪声的电压。参考图4B，且在读出期间，信号读取基本上是跨电容(C1A)及(C2A)的电压之间的差，意味着归因于浮动扩散复位噪声的电压将凭借相关双重取样而减除。
进一步参考图4A到6，在长曝光从浮动扩散元件传送的后，将短复位信号发送到(RPD0)以开始短曝光。在短曝光结束时，来自光电二极管(PD0)的像素信号通过激活信号线(TX0、SEL、SS)且撤销激活两条信号线(SA、S1A)而被传送到电容器C1S。一旦对应于短曝光的像素信号被传送到存储器的第三子电路(423)，便保持(及隔离)类型0像素的短取样及长取样直到所述类型的读出。同时，对于类型1像素(参见图5B)，长曝光完成且可以与针对类型0像素描述的方式类似的方式被传送到存储布置(420)的第二子电路。
继续参考图4A到6，在激活信号(RSA)之后执行读出，从而将子电路(421)连接到行线(450)以传送长曝光像素信号。此外，通过激活且接着撤销激活信号(SELC1S、S1SA)，将读出短曝光像素信号且将其传送到行线(450)。在读出针对类型0像素完成后，群组1的短曝光结束，且所述电压可被传送到C1S。此过程针对类型2像素继续，且接着针对后续像素类型。所属领域的技术人员将理解，在不脱离本发明的精神及范围的情况下，还可设想实施例，其中也可以与上文关于子电路(421)描述的类似方式针对子电路(423)实施相关双重取样。
继续参考图4A，且根据本公开的进一步实施例，可通过采用堆叠CMOS传感器技术来设计电子电路400A(如先前关于图2C所描述)以在读出前存储像素信号。在此类实施例中，像素位点布置410及存储布置420可能在分开的硅层中实施，例如，如图4A中注明的顶部硅层及底部硅层。换句话说，像素位点布置410及存储布置420可能在分开裸片芯片上实施。此外，像素位点布置410及存储布置420可通过微型接触件430连接，所述微型接触件430可例如表示微凸块接触件。所属领域的技术人员将理解，凭借实施共享的浮动扩散区域411，可实现改进光电二极管填充因子。为了进一步阐明此点且继续3×3像素的像素群组的先前描述实例，像素位点布置410将含有21个晶体管(2×9+3＝21)，且因此，每群组的3×3像素将有效地具有每像素位点的21/9＝2.33个晶体管，此允许更小的像素及更大的光电二极管填充因子。
本公开中描述的方法及系统可能以硬件、软件、固件或其任何组合来实施。被描述为块、模块或组件的特征可能一起实施(例如，在例如集成逻辑装置的逻辑装置中)或分开实施(例如，作为分开的经连接逻辑装置)。本公开的方法的软件部分可包括计算机可读媒体，所述计算机可读媒体包括指令，所述指令在被执行时至少部分地执行所描述的方法。计算机可读媒体可包括例如随机存取存储器(RAM)及/或只读存储器(ROM)。指令可由处理器(例如，数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)、图形处理单元(GPU)或通用GPU)执行。
已描述本公开的许多实施例。然而，将理解，在不脱离本公开的精神及范围的情况下，可能进行各种修改。因此，其它实施例在所附权利要求书的范围内。
上文阐述的实例被提供给所属领域的一般技术人员作为如何制作且使用本公开的实施例的完整公开及描述，且不希望限制发明人/若干发明人视为其公开内容的内容的范围。
用于执行对于所属领域的技术人员来说显而易见的本文公开的方法及系统的上述模式的修改希望落入所附权利要求书的范围内。说明书中提及的所有专利及公开案指示本公开所属领域的技术人员的技能水平。本公开中引用的所有参考皆以引用的方式并入，其程度如同每一参考的完整内容已个别地以引用的方式并入。
应理解，本公开不限于当然可能变化的特定方法或系统。还应理解，本文使用的术语仅用于描述特定实施例的目的，且不希望为限制性的。如在此说明书及所附权利要求书中所使用，单数形式“一”、“一个”及“所述”包含复数参考物，除非内容另有明确指定。术语“多个”包含两个或两个以上参考物，除非内容另有明确指定。除非另外界定，否则本文使用的所有技术及科学术语具有与本公开所属领域的一般技术人员通常理解的含义相同的含义。
例举实例实施例
上文已经关于用于时间递色取样的方法及装置描述本发明的例举实例实施例(“EEE”)。因此，本发明的实施例可能涉及一或多个实例，例举如下：
(EEE1.)一种图像传感器，其包括划分为N个群组的多个像素位点，N为大于1的整数，其中：
所述N个群组的群组的一或多个像素位点经配置以经历曝光序列，所述曝光序列包括第一捕获持续时间的第一曝光，其后接着第二捕获持续时间的第二曝光，从而产生对应于所述第一曝光的第一像素信号及对应于所述第二曝光的第二像素信号；
所述图像传感器经配置使得在所述第二曝光之后读出所述第一像素信号及所述第二像素信号；
所述N个群组的连续群组的所述曝光序列的开始时间错开达设置偏移时间；
所述N个群组的所述群组具有相等的帧时间，其中所述N个群组的所述群组的所述帧时间被界定为所述第一捕获持续时间、所述第二捕获持续时间及读出时间的总和。
(EEE2.)根据例举实例实施例1引述的图像传感器，其中通过将彩色滤波器马赛克划分为M×M个像素的群组来形成所述N个群组的所述群组，其中N＝M2，且其中M为大于1的整数。
(EEE3.)根据例举实例实施例1或2引述的图像传感器，其中所述彩色滤波器马赛克为a)拜耳滤波器、b)CYYM滤波器、c)CYGM滤波器、或d)RGBW滤波器中的一者。
(EEE4.)根据任一先前例举实例实施例引述的图像传感器，其中所述第一捕获持续时间及所述第二捕获持续时间不同。
(EEE5.)根据任一先前例举实例实施例引述的图像传感器，其中所述设置偏移时间等于或小于所述N个群组的每一群组的帧时间除以N。
(EEE6.)根据例举实例实施例5引述的图像传感器，其中：
所述N个群组的所有群组的所述第一捕获持续时间相等；
所述N个群组的所有群组的所述第二捕获持续时间相等；及
所述N个群组的所有群组的所述读出时间相等。
(EEE7.)一种电子电路，其包括像素位点布置及存储布置，其中：
所述像素位点布置包括N个像素位点，N为大于1的整数，及浮动扩散电路；
所述N个像素位点的像素位点包括光电二极管、用于复位所述光电二极管的像素位点复位晶体管及像素位点传送晶体管，当所述像素位点传送晶体管被激活时，像素信号通过所述像素位点传送晶体管传送到所述浮动扩散电路；
所述浮动扩散元件包括：
i)浮动扩散电容器，其用于存储来自归因于曝光而产生的像素信号的电荷；
ii)浮动扩散复位晶体管，其连接到所述浮动扩散电容器且用于复位所述浮动扩散电容器；及
iii)浮动扩散传送晶体管，其布置在源极随耦器配置且将所述浮动扩散电容器连接到所述存储布置；及
所述浮动扩散元件在所述N个像素位点之间共享。
(EEE8.)根据例举实例实施例7引述的电子电路，其中所述N个像素位点的所述像素位点传送晶体管每次一个地被激活以每次将所述N个像素位点的一个像素位点与所述浮动扩散元件连接。
(EEE9.)根据例举实例实施例7或8引述的电子电路，其中所述像素位点布置及所述存储布置在分开的裸片或芯片上实施。
(EEE10.)根据例举实例实施例9引述的电子电路，其中所述分开的裸片或芯片通过微凸块彼此连接。
(EEE11.)根据例举实例实施例8、9或10引述的电子电路，其中：
所述N个像素位点的像素位点，其中N经配置以经历曝光序列，所述曝光序列包括第一捕获持续时间的第一曝光，其后接着第二捕获持续时间的第二曝光，从而产生对应于所述第一曝光的第一像素信号，其后接着对应于所述第二曝光的第二像素信号；及
所述电子电路经配置使得在所述第二曝光之后读出所述第一像素信号及所述第二像素信号；
所述N个像素位点的连续像素位点的曝光序列的开始时间错开达设置偏移时间；及
所述N个像素位点的所述像素位点具有相等的帧时间，其中所述N个像素位点的所述像素位点的总帧时间被界定为所述第一捕获持续时间、所述第二捕获持续时间及读出时间的总和。
(EEE12.)根据例举实例实施例7到11中任一例举实例实施例引述的电子电路，其中：
所述N个像素位点的所有像素位点的所述第一捕获持续时间相等；
所述N个像素位点的所有像素位点的所述第二捕获持续时间相等；及
所述N个像素位点的所有像素位点的所述读出时间相等。
(EEE13.)根据例举实例实施例10引述的电子电路，其中所述存储电路包括彼此连接的第一子电路、第二子电路及第三子电路，且其中：
所述第一子电路经配置以存储所述N个像素位点的第一像素位点的第一像素信号；
所述第三子电路经配置以存储所述N个像素位点的所述第一像素位点的第二像素信号，且随后经重新配置以存储所述N个像素位点的第二像素位点的第二像素信号；
所述第二子电路经配置以存储所述第二像素位点的所述第一像素信号；
所述N个像素位点的所述第一像素位点及所述第二像素位点为连续像素位点。
(EEE14.)根据例举实例实施例11引述的电子电路，其中所述第一像素信号包括每像素位点的两个样本。
(EEE15.)根据例举实例实施例12引述的电子电路，其中所述两个样本包括第一样本及第二样本且其中：
在通过激活所述浮动扩散复位晶体管而复位所述浮动扩散电容器之后，所述第一样本对应于跨所述浮动扩散电容器的电荷；及
所述第二样本对应于归因于所述N个像素位点的对应像素位点的所述第一曝光而产生的电荷。
(EEE16.)根据例举实例实施例13到15中任一例举实例实施例引述的电子电路，其中所述第二像素信号对应于归因于所述N个像素位点的所述对应像素位点的所述第二曝光而产生的电荷。
(EEE17.)根据例举实例实施例14引述的电子电路，其中：
所述第一子电路包括第一电容器、第二电容器、及与所述第一电容器及/或所述第二电容器连接的多个第一子电路晶体管；
所述第二子电路包括第三电容器、第四电容器、及与所述第三电容器及/或所述第四电容器连接的多个第二子电路晶体管；
所述第三子电路包括第五电容器、及与所述第五电容器连接的多个第三子电路晶体管；
对应于所述第一像素位点的所述第一样本的所述电荷跨所述第一电容器予以存储且保持，直到所述第一子电路的读出；
对应于所述第一像素位点的所述第二样本的所述电荷跨所述第二电容器予以存储且保持，直到所述第一子电路的所述读出；
对应于所述第二像素位点的所述第一样本的所述电荷跨所述第三电容器予以存储且保持，直到所述第二子电路的读出；
对应于所述第二像素位点的所述第二样本的所述电荷跨所述第四电容器予以存储且保持，直到所述第二子电路的所述读出；
对应于所述第一像素位点的所述第二像素信号的所述电荷跨所述第五电容器予以存储且保持，直到所述第一子电路的所述读出；
在所述第一子电路的所述读出之后，对应于所述第二像素位点的所述第二像素信号的所述电荷跨所述第五电容器予以存储，且跨所述第五电容器予以保持，直到所述第二子电路的所述读出；
所述第一子电路、所述第二子电路及所述第三子电路的子电路包括第一组晶体管及第二组晶体管，其中：
在所述子电路中的电荷存储期间，所述第一组晶体管被激活且所述第二晶体管组被撤销激活；及
在所述子电路的读出期间，所述第一组晶体管被撤销激活且所述第二组晶体管被激活。
(EEE18.)一种图像传感器，包括如例举实例实施例11到17中任一例举实例实施例引述的多个电子电路，其中：
像素位点划分为N个像素群组，N为大于1的整数，且其中所述N个像素群组的每一像素群组包括所述多个电子电路的对应像素位点；及
所述像素位点复位晶体管跨所述N个像素群组的每一像素群组被全局激活。
(EEE19.)一种成像方法，其包括：
提供多个像素位点；
将多个像素位点划分为N个群组，N为大于1的整数；
将所述N个群组的群组的像素位点曝光到第一捕获持续时间的第一曝光，从而产生第一像素信号；
将所述N个群组的所述群组的所述像素位点曝光到第二捕获持续时间的第二曝光，从而产生第二像素信号；
读出所述第一像素信号及所述第二像素信号；及
使所述第一曝光、所述第二曝光及连续像素位点的所述读出错开达设置偏移时间。
(EEE20.)根据例举实例实施例19引述的方法，其中通过将彩色滤波器马赛克划分为M×M个像素的群组来形成所述N个群组的所述群组，其中N＝M2且其中M为大于1的整数。
(EEE21.)根据例举实例实施例19或20引述的成像方法，其中所述彩色滤波器马赛克为a)拜耳滤波器、b)CYYM滤波器、c)CYGM滤波器、或d)RGBW滤波器中的一者。
(EEE22.)根据例举实例实施例19、20或21引述的成像方法，其中所述第一捕获持续时间及所述第二捕获持续时间不同。
(EEE23.)根据例举实例实施例20、21或22引述的成像方法，其中所述设置偏移时间等于或小于所述N个群组的每一群组的帧时间除以N。
(EEE24.)根据例举实例实施例21、22或23引述的成像方法，其中：
所述N个群组的所有群组的所述第一捕获持续时间相等；
所述N个群组的所有群组的所述第二捕获持续时间相等；及
所述N个群组的所有群组的读出时间相等。

Claims (17)

1.一种电子电路，其包括像素位点布置及存储布置，所述像素位点布置包括N个像素位点，N为大于1的整数，其中：
通过像素类型使用N个连续数字的序列来标记所述N个像素位点的像素位点；
所述N个像素位点的每一像素位点经配置以经历曝光序列，所述曝光序列包括第一捕获持续时间的第一曝光，其后接着第二捕获持续时间的第二曝光，从而产生对应于所述第一曝光的第一像素信号及对应于所述第二曝光的第二像素信号；
所述电子电路经配置用于在所述第一曝光之后将所述第一信号存储在所述存储布置的子电路中，且用于在所述第二曝光之后将所述第二信号存储在所述存储布置的子电路中；
所述电子电路经配置用于在将所述第二像素信号存储在所述存储布置的子电路中之后，读出存储所述第一像素信号的所述存储布置的子电路及存储所述第二像素信号的所述存储布置的子电路；
连续像素类型的像素位点的所述曝光序列的开始时间错开达设置偏移时间；及
所述多个像素位点具有相等的帧时间，其中所述像素位点的所述帧时间被界定为所述第一捕获持续时间、所述第二捕获持续时间、读出时间及遮没时间的总和。
2.根据权利要求1所述的电子电路，其中通过将彩色滤波器马赛克划分为M×M个像素的群组来形成所述N个像素位点的群组，其中N＝M2，且其中M为大于1的整数。
3.根据权利要求2所述的电子电路，其中所述彩色滤波器马赛克为a)拜耳滤波器、b)CYYM滤波器、c)CYGM滤波器、或d)RGBW滤波器中的一者。
4.根据前述权利要求中任一权利要求所述的电子电路，其中所述第一捕获持续时间及所述第二捕获持续时间不同。
5.根据前述权利要求中任一权利要求所述的电子电路，其中所述设置偏移时间等于或小于所述N个群组的每一群组的所述帧时间除以N。
6.根据前述权利要求中任一权利要求所述的电子电路，其中：
所有所述像素位点的所述第一捕获持续时间相等；
所有所述像素位点的所述第二捕获持续时间相等；及
所有所述像素位点的所述读出时间相等。
7.根据前述权利要求中任一权利要求所述的电子电路，其中：
所述像素位点布置包括浮动扩散电路；
所述N个像素位点的像素位点包括光电二极管、用于复位所述光电二极管的像素位点复位晶体管及像素位点传送晶体管，当所述像素位点传送晶体管被激活时，像素信号通过所述像素位点传送晶体管传送到所述浮动扩散电路；
所述浮动扩散电路包括：
i)浮动扩散元件，其用于存储来自归因于曝光而产生的像素信号的电荷；
ii)浮动扩散复位晶体管，其连接到所述浮动扩散元件且用于复位所述浮动扩散元件；及
iii)浮动扩散传送晶体管，其将所述浮动扩散元件连接到所述存储布置；
所述浮动扩散元件在所述N个像素位点之间共享。
8.根据权利要求7所述的电子电路，其中所述N个像素位点的所述像素位点传送晶体管经配置以每次一个地被激活以每次将所述N个像素位点的一个像素位点与所述浮动扩散元件连接。
9.根据前述权利要求中任一权利要求所述的电子电路，其中所述像素位点布置及所述存储布置在分开的裸片或芯片上实施。
10.根据权利要求9所述的电子电路，其中所述分开的裸片或芯片通过微凸块彼此连接。
11.根据前述权利要求中任一权利要求所述的电子电路，其中所述存储布置包括第一、第二及第三子电路，且其中：
所述第一子电路经配置以存储所述N个像素位点的第一像素位点的所述第一像素信号；
所述第三子电路经配置以存储所述N个像素位点的所述第一像素位点的所述第二像素信号，且随后经重新配置以存储所述N个像素位点的第二像素位点的所述第二像素信号；
所述第二子电路经配置以存储所述第二像素位点的所述第一像素信号；
所述N个像素位点的所述第一像素位点及所述第二像素位点为连续像素类型。
12.根据权利要求7到11中任一权利要求所述的电子电路，其中所述第一像素信号包括第一样本及第二样本，且其中：
在通过激活所述浮动扩散复位晶体管而复位所述浮动扩散元件之后，所述第一样本对应于跨所述浮动扩散元件的电荷；
所述第二样本对应于归因于所述N个像素位点的对应像素位点的所述第一曝光而产生的电荷。
13.根据前述权利要求中任一权利要求所述的电子电路，其中所述第二像素信号对应于归因于所述N个像素位点的所述对应像素位点的所述第二曝光而产生的电荷。
14.根据权利要求11到13中任一权利要求所述的电子电路，其中所述第一子电路包括第一电容器、第二电容器、及与所述第一电容器及/或所述第二电容器连接的多个第一子电路晶体管；
所述第二子电路包括第三电容器、第四电容器、及与所述第三电容器及/或所述第四电容器连接的多个第二子电路晶体管；
所述第三子电路包括第五电容器、及与所述第五电容器连接的多个第三子电路晶体管；
对应于所述第一像素位点的所述第一样本的所述电荷跨所述第一电容器予以存储且保持，直到所述第一子电路的读出；
对应于所述第一像素位点的所述第二样本的所述电荷跨所述第二电容器予以存储且保持，直到所述第一子电路的所述读出；
对应于所述第二像素位点的所述第一样本的所述电荷跨所述第三电容器予以存储且保持，直到所述第二子电路的读出；
对应于所述第二像素位点的所述第二样本的所述电荷跨所述第四电容器予以存储且保持，直到所述第二子电路的所述读出；
对应于所述第一像素位点的所述第二像素信号的所述电荷跨所述第五电容器予以存储且保持，直到所述第一子电路的所述读出；
在所述第一子电路的所述读出之后，对应于所述第二像素位点的所述第二像素信号的所述电荷跨所述第五电容器予以存储，且跨所述第五电容器予以保持，直到所述第二子电路的所述读出；
所述第一子电路、所述第二子电路及所述第三子电路的子电路包括第一组晶体管及第二组晶体管，其中：
在所述子电路中的电荷存储期间，所述第一组晶体管被激活且所述第二晶体管组被撤销激活；及
在所述子电路的读出期间，所述第一组晶体管被撤销激活且所述第二组晶体管被激活。
15.一种图像传感器，其包括多个根据权利要求7到14中任一权利要求所述的电子电路，其中：
所述电子电路的所述像素位点复位晶体管跨相同像素类型的像素位点全局激活。
16.一种成像方法，其包括：
提供包括N个像素位点的像素位点布置，N为大于1的整数，及存储布置；
通过像素类型使用N个连续整数的序列来标记所述N个像素位点的所述像素位点；
将所述N个像素位点的每一像素位点曝光到曝光序列，所述曝光序列包括第一捕获持续时间的第一曝光，其后接着第二捕获持续时间的第二曝光，从而产生对应于所述第一曝光的第一像素信号及对应于所述第二曝光的第二像素信号；
在所述第一曝光之后将所述第一信号存储在所述存储布置的子电路中，且在所述第二曝光之后将所述第二信号存储在所述存储布置的子电路中；
在将所述第二像素信号存储在所述存储布置的子电路中之后，读出存储所述第一像素信号的所述存储布置的子电路及存储所述第二像素信号的所述存储布置的子电路；及
使连续像素类型的像素位点的所述第一曝光、所述第二曝光、所述读出及遮没时间错开达设置偏移时间。
17.根据权利要求16所述的方法，其中通过将彩色滤波器马赛克划分为M×M个像素的群组来形成所述N个像素位点的群组，其中N＝M2，且其中M为大于1的整数。
CN201980066775.XA 2018-09-12 2019-09-10 用于时间递色取样的cmos传感器架构 Active CN112823510B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862730235P 2018-09-12 2018-09-12
EP18193941.4 2018-09-12
EP18193941 2018-09-12
US62/730,235 2018-09-12
PCT/US2019/050466 WO2020055907A1 (en) 2018-09-12 2019-09-10 Cmos sensor architecture for temporal dithered sampling

Publications (2)

Publication Number Publication Date
CN112823510A true CN112823510A (zh) 2021-05-18
CN112823510B CN112823510B (zh) 2022-02-18

Family

ID=67997717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980066775.XA Active CN112823510B (zh) 2018-09-12 2019-09-10 用于时间递色取样的cmos传感器架构

Country Status (7)

Country Link
US (1) US11323643B2 (zh)
EP (1) EP3756342B1 (zh)
JP (1) JP7037701B2 (zh)
KR (1) KR102294322B1 (zh)
CN (1) CN112823510B (zh)
TW (1) TWI722565B (zh)
WO (1) WO2020055907A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113170158B (zh) 2018-11-19 2023-07-11 杜比实验室特许公司 视频编码器和编码方法
JP6824363B1 (ja) * 2019-10-30 2021-02-03 浜松ホトニクス株式会社 イメージセンサ、及びイメージセンサの制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102917183A (zh) * 2011-08-04 2013-02-06 索尼公司 成像装置、图像处理方法和程序
CN102984464A (zh) * 2011-09-06 2013-03-20 奥林巴斯映像株式会社 摄像装置
WO2017146972A1 (en) * 2016-02-22 2017-08-31 Dolby Laboratories Licensing Corporation Apparatus and method for encoding high frame rate content in standard frame rate video using temporal interlacing
US20170366766A1 (en) * 2016-06-16 2017-12-21 Semiconductor Components Industries, Llc Image sensors having high dynamic range functionalities
CN108305884A (zh) * 2017-02-03 2018-07-20 思特威电子科技（美国）有限公司 像素单元和形成像素单元的方法及数字相机成像系统组件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332786B2 (en) 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
KR100657863B1 (ko) 2005-02-07 2006-12-14 삼성전자주식회사 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
KR100598015B1 (ko) 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
US7804117B2 (en) 2005-08-24 2010-09-28 Aptina Imaging Corporation Capacitor over red pixel
KR100818724B1 (ko) 2006-07-19 2008-04-01 삼성전자주식회사 Ｃｍｏｓ 이미지 센서와 이를 이용한 이미지 센싱 방법
JP4952601B2 (ja) 2008-02-04 2012-06-13 日本テキサス・インスツルメンツ株式会社 固体撮像装置
US7781716B2 (en) 2008-03-17 2010-08-24 Eastman Kodak Company Stacked image sensor with shared diffusion regions in respective dropped pixel positions of a pixel array
JP5471117B2 (ja) 2009-07-24 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法並びにカメラ
US8405751B2 (en) 2009-08-03 2013-03-26 International Business Machines Corporation Image sensor pixel structure employing a shared floating diffusion
KR101824672B1 (ko) 2010-05-12 2018-02-05 포토네이션 케이맨 리미티드 이미저 어레이 구조 및 어레이 카메라
US8847136B2 (en) 2011-01-02 2014-09-30 Pixim, Inc. Conversion gain modulation using charge sharing pixel
US8953075B2 (en) 2012-03-30 2015-02-10 Pixim, Inc. CMOS image sensors implementing full frame digital correlated double sampling with global shutter
KR102118310B1 (ko) * 2012-07-26 2020-06-04 디퍼이 신테스 프로덕츠, 인코포레이티드 단색 센서를 사용한 넓은 동적범위
US9160956B2 (en) 2013-02-11 2015-10-13 Tower Semiconductor Ltd. Shared readout low noise global shutter image sensor
US9894304B1 (en) * 2014-08-18 2018-02-13 Rambus Inc. Line-interleaved image sensors
US9774801B2 (en) 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
JP6514076B2 (ja) * 2015-09-11 2019-05-15 株式会社東芝 固体撮像装置
US10991281B2 (en) 2016-02-22 2021-04-27 Dolby Laboratories Licensing Corporation Apparatus and method for encoding high frame rate content in standard frame rate video using temporal interlacing
EP3605606B1 (en) * 2018-08-03 2022-06-15 ams Sensors Belgium BVBA Imaging system comprising an infrared light source and an image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102917183A (zh) * 2011-08-04 2013-02-06 索尼公司 成像装置、图像处理方法和程序
CN102984464A (zh) * 2011-09-06 2013-03-20 奥林巴斯映像株式会社 摄像装置
WO2017146972A1 (en) * 2016-02-22 2017-08-31 Dolby Laboratories Licensing Corporation Apparatus and method for encoding high frame rate content in standard frame rate video using temporal interlacing
US20170366766A1 (en) * 2016-06-16 2017-12-21 Semiconductor Components Industries, Llc Image sensors having high dynamic range functionalities
CN108305884A (zh) * 2017-02-03 2018-07-20 思特威电子科技（美国）有限公司 像素单元和形成像素单元的方法及数字相机成像系统组件

Also Published As

Publication number Publication date
TW202020848A (zh) 2020-06-01
US20220046195A1 (en) 2022-02-10
JP2021528026A (ja) 2021-10-14
KR20210052549A (ko) 2021-05-10
EP3756342B1 (en) 2022-06-29
EP3756342A1 (en) 2020-12-30
KR102294322B1 (ko) 2021-08-26
TWI722565B (zh) 2021-03-21
US11323643B2 (en) 2022-05-03
CN112823510B (zh) 2022-02-18
JP7037701B2 (ja) 2022-03-16
WO2020055907A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
EP3092792B1 (en) System and method for capturing digital images using multiple short exposures
US9615033B2 (en) Image sensor with transfer gate control signal lines
US11019287B2 (en) Semi-global shutter imager
CN101854488B (zh) 固体摄像装置、固体摄像装置的信号处理方法以及摄像装置
TWI387334B (zh) 具有延伸動態範圍之影像感測器及影像捕捉系統
US8988571B2 (en) Solid-state image sensor
US20150189249A1 (en) Solid state imaging apparatus and imaging system using the same
EP2478558A1 (en) Image sensor with wide dynamic range
JP2009044593A (ja) 撮像装置及び固体撮像素子の駆動方法
CN112823510B (zh) 用于时间递色取样的cmos传感器架构
JP2006020037A (ja) 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
JP2010098624A (ja) 固体撮像素子及びその駆動方法、並びに撮像装置
JP2012227769A (ja) 固体撮像素子の駆動方法
JP2008118371A (ja) 撮像素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant