JP2012227769A - 固体撮像素子の駆動方法 - Google Patents
固体撮像素子の駆動方法 Download PDFInfo
- Publication number
- JP2012227769A JP2012227769A JP2011094141A JP2011094141A JP2012227769A JP 2012227769 A JP2012227769 A JP 2012227769A JP 2011094141 A JP2011094141 A JP 2011094141A JP 2011094141 A JP2011094141 A JP 2011094141A JP 2012227769 A JP2012227769 A JP 2012227769A
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- solid
- state imaging
- signal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】端子数の増加を伴わずに、スミアなどノイズ成分に起因する画素信号のS/Nの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することが可能な固体撮像素子の駆動方法を提供する。
【解決手段】所定の繰り返し単位で色が配列されたカラーフィルタを搭載した固体撮像素子の駆動方法において、複数の受光部から垂直転送部へ信号電荷を読み出す際に、同じ色のカラーフィルタの下にある受光部から読み出された信号電荷同士を混合させる同色加算ステップと、異なる色のカラーフィルタの下にある受光部から読み出された信号電荷同士を混合させる異色混合ステップと、同色加算ステップで混合させて得た同色加算信号(1,3ライン目)を水平転送部120から出力する一方、異色混合ステップで混合させて得た異色混合信号(2,4ライン目)をドレインから掃き捨てるステップとを有する。
【選択図】図7
【解決手段】所定の繰り返し単位で色が配列されたカラーフィルタを搭載した固体撮像素子の駆動方法において、複数の受光部から垂直転送部へ信号電荷を読み出す際に、同じ色のカラーフィルタの下にある受光部から読み出された信号電荷同士を混合させる同色加算ステップと、異なる色のカラーフィルタの下にある受光部から読み出された信号電荷同士を混合させる異色混合ステップと、同色加算ステップで混合させて得た同色加算信号(1,3ライン目)を水平転送部120から出力する一方、異色混合ステップで混合させて得た異色混合信号(2,4ライン目)をドレインから掃き捨てるステップとを有する。
【選択図】図7
Description
本発明は、画素間引きおよび画素加算により画素情報を圧縮する固体撮像素子の駆動方法に関するものである。
近年、CCDイメージセンサやCMOSイメージセンサに代表される固体撮像素子は、高度に多画素化し、得られる静止画像データの高精細化が進んでいる。例えば、デジタルスチルカメラ(以後、DSCと呼ぶ)においては、プロフェッショナル用途では2000万画素、入門用途でも1000万画素を超える商品が市販されている。そして、これらのDSCに搭載される固体撮像素子は、静止画だけでなく動画の撮影にも併用されることが一般的である。ここで、多くの動画フォーマットは10万〜200万画素程度の画素数であり、フレームレートは24〜60fpsとなっている。そのため、静止画用に膨大な画素を擁する固体撮像素子を用いて、画素数の少ない高フレームレートの動画を撮影する機能の重要度が増している。すなわち、高圧縮率の画素信号を出力することが求められている。以下の従来例では、CCD撮像素子の画素信号電荷を圧縮する方法である画素間引きおよび画素加算について説明する。
<従来例>
図19は、従来の固体撮像素子における画素の構成例を示す図である。図19は、2次元状に配置された複数のフォトダイオード300の上方に、RGBベイヤ配列で色が配列されているカラーフィルタ304が設けられた例を示している。図19において、Rは上方に赤色のカラーフィルタ304が設けられたフォトダイオード300を示しており、GrおよびGbは緑色のカラーフィルタ304が設けられたフォトダイオード300を、Bは青色のカラーフィルタ304が設けられたフォトダイオード300をそれぞれ示している。
図19は、従来の固体撮像素子における画素の構成例を示す図である。図19は、2次元状に配置された複数のフォトダイオード300の上方に、RGBベイヤ配列で色が配列されているカラーフィルタ304が設けられた例を示している。図19において、Rは上方に赤色のカラーフィルタ304が設けられたフォトダイオード300を示しており、GrおよびGbは緑色のカラーフィルタ304が設けられたフォトダイオード300を、Bは青色のカラーフィルタ304が設けられたフォトダイオード300をそれぞれ示している。
本従来例では、固体撮像素子の垂直方向の32画素空間(2色がそれぞれ16画素を有する空間)において、それぞれの色から14画素を間引き、残る2画素の信号電荷を加算して2倍感度にする固体撮像素子の駆動方法について説明する。
垂直CCD302は、8種類の独立な転送パルスφV1〜φV8の供給を受ける8相駆動に対応しており、それぞれのフォトダイオード300に対応して設けられた垂直CCDゲート303が、各フォトダイオード300に隣接して設けられている。そして、垂直CCDゲート303は、それぞれの対応するフォトダイオード300で光電変換された信号電荷を垂直CCD302に読み出す読み出し機能、および読み出された信号電荷を垂直CCD302の垂直方向に転送する転送機能を有する。
ここで、垂直CCDゲート303には、印加される転送パルスφV1〜φV8に応じて記号を付している。なお、転送パルスφV1,φV2については、信号電荷の読み出しに組み合わせて間引きや加算を実施するため、それぞれ「A」、「B」および「C」を付した転送パルスφV1A,φV1B,φV1C,φV2A,φV2B,φV2Cに対応した垂直CCDゲート303が配置されている。
そして、同じ記号φV1A/B/C,φV2A/B/C,φV3〜φV8を付した垂直CCDゲート303同士は、それぞれ同一の配線に接続され、固体撮像素子の外部から異なった3種類の電圧レベルの転送パルスφV1A/B/C,φV2A/B/C,φV3〜φV8が印加される。具体的には、垂直CCD302内に信号電荷を保持・蓄積する際に印加するMiddleレベル(以降VMとする)、垂直CCD302内で信号電荷を蓄積する際に信号電荷同士を区切るバリアを形成する際に印加するLowレベル(以降VLとする)、およびフォトダイオード300から垂直CCD302への信号電荷の読み出しの際に印加するHighレベル(以降VHとする)の3種類の電圧レベルの転送パルスφV1A/B/C,φV2A/B/C,φV3〜φV8が印加される。
図20はフォトダイオード300から垂直CCD302への信号電荷の読み出しのタイミングチャートであり、図21は信号電荷の転送およびドレイン掃き捨てのタイミングチャートである。また、図22は各時刻における垂直CCD302の動作を示す図である。例えば、図22(a)は図20の時刻t90における垂直CCD302の動作を示す図であり、この時点では垂直CCD302への信号電荷の読み出しは行われていないので、全てのパケットは、「空」の状態となっている(パケットの詳細は後述する)。なお、図22では、図20のタイミングチャートの工程において、読み出しに使用しないフォトダイオード300は図示していない。
図20の時刻t90から時刻t91の期間において、垂直CCDゲートφV1A,φV2AにVH電圧を印加し、垂直CCDゲートφV1A,φV2Aに対応する垂直CCD302の部位に信号電荷を読み出している(図22(b))。このとき、φV3〜φV8には読み出しパルスは印加されない。そして、時刻t91から時刻t92の期間において、8ゲート分の信号電荷の垂直方向転送を行った後、垂直CCDゲートφV1C,φV2Cに対応する垂直CCD302の部位に信号電荷を読み出している(図22(c))。
ここで、図21の時刻t93において、図20の工程で生成された同色加算信号が蓄積されているとする。すると、図21の時刻t93から時刻t94の期間において、ドレインゲートφDGにVL電圧が印加され、垂直CCDゲートφVS1に対応する垂直CCD302の部位の信号電荷(同色加算信号)が水平CCD320に転送される。そして、t94から時刻t96の期間において、ドレインゲートφDGにVD電圧が印加され、「空」パケットがドレインに掃き捨てられている(ドレインゲートおよびドレイン掃き捨ての詳細は後述する)。そして、同じ色のカラーフィルタの下にあるフォトダイオード300から読み出された同色加算信号を受け取れるように、垂直CCDゲートφVS1には、再びVM電圧が印加される。図20および図21の動作を繰り返すことにより、従来例では画素間引きおよび画素加算を行っている。
以上のように、従来例では同色16画素の中から2画素を選択的に読み出して加算し、1/16の画素圧縮率で2倍感度の信号電荷を得ている。また、連続する「空」パケットをドレインに掃き捨てることにより、掃き捨てない場合と比較してスミアを含むノイズ成分の75%(=−12dB)を削減できる。一方で、同色16画素のうち2画素の信号電荷を加算して2倍感度の画像を得るためには、駆動パルス(転送パルス)φV1,φV2の系統に関しては、「A」、「B」、および「C」の各3種類、合計6種類の端子が必要となる。
上記の従来例の構成を用いれば、例えば1/16のように垂直方向において高い圧縮率の画像を得るとともに、スミアに代表されるようなノイズ成分をドレインへ掃き捨てることができ、画素信号のS/Nを改善することが可能である。一方で、垂直方向の32画素空間(2色がそれぞれ16画素を有する空間)において、それぞれの色から14画素を間引き、残る2画素の信号電荷を加算して2倍感度にする固体撮像素子の駆動において、最低限必要な端子構成は、φV1,φV2の系統に関しては、「A」、「B」の各2種類、合計4種類である。したがって、最低限必要な端子構成と比較すると2端子増加するという課題がある。さらに、端子数の増加に伴い、ゲート配線も複雑化する。
また、高度な多画素化と映像フォーマットの高フレームレート化は、普及型のデジタルカメラやビデオカメラにおいても進んでおり、技術障壁が低く、かつ簡便な構成で高圧縮率の画素信号を出力することが求められている。
本発明は、上記の点に鑑み、端子数の増加を伴わず、スミアなどのノイズ成分に起因する画素信号のS/Nの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することが可能な固体撮像素子の駆動方法を提供することを目的とする。
本発明の一態様は、固体撮像素子の駆動方法であって、前記固体撮像素子は、2次元状に配列された複数の受光部と、前記複数の受光部の上方に設けられ、所定の繰り返し単位で色が配列されたカラーフィルタと、それぞれが前記複数の受光部の列に対応して設けられ、当該列に対応した前記受光部のうち、選択した受光部から信号電荷を読み出して垂直方向に転送する複数の垂直転送部と、前記各垂直転送部によって転送された前記信号電荷を、水平方向に転送する水平転送部と、前記信号電荷を選択的に掃き捨てる機能を有するドレインとを備えている。そして、前記複数の受光部から前記垂直転送部へ前記信号電荷を読み出す際に、同じ色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる同色加算ステップと、異なる色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる異色混合ステップと、前記同色加算ステップで混合させて得た同色加算信号を前記水平転送部から出力する一方、前記異色混合ステップで混合させて得た異色混合信号を前記ドレインから掃き捨てるステップとを有する。
この態様によると、同じ色に対応する信号電荷同士を混合させる同色加算ステップとともに、異なる色に対応する信号電荷同士を混合させる異色混合ステップを有し、異色混合ステップで混合させて得た異色混合信号をドレインから掃き捨てるステップにおいて、異色混合ステップで読み出した信号電荷を掃き捨てる。これにより、同色加算信号のみを水平転送部から出力することができる。これにより、端子数の増加を伴わずに、スミアなどのノイズ成分に起因する画素信号のS/Nの悪化を抑制しつつ、高圧縮率の画素信号を出力することができる。また、画素信号重心の均等化により、解像度や輪郭の画質劣化を軽減することができる。
そして、前記態様の固体撮像素子の前記垂直転送部は、前記信号電荷の読み出しの際に選択した前記受光部からの前記信号電荷とともに、選択しなかった前記受光部に隣接した部分に蓄積されている非読み出し電荷を転送するのが好ましい。そして、前記固体撮像素子は、前記非読み出し電荷のうち、一部の非読み出し電荷を前記水平転送部から出力する一方、残部の非読み出し電荷を前記ドレインから掃き捨てるのが好ましい。これにより、同色加算信号が後続のパケットに取り残されてしまう場合に、例えば、上記の一部の非読み出し電荷として、非読み出し電荷のうちこの同色加算信号の後続パケットを選択し、水平転送部から出力する。すると、後続のパケットに取り残された信号電荷を取り戻すことが可能となる。これにより、垂直CCDの転送の不全などに起因する転送効率不良による画質劣化を軽減することができる。
本発明によれば、端子数の増加を伴わず、スミアなどのノイズ成分に起因する画素信号のS/Nの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
<第1の実施形態>
図1は第1の実施形態に係る固体撮像素子の構成例を示す図である。図1の固体撮像素子1は、画素部10、転送制御部110、水平CCD120、および信号出力部121を備えている。また、画素部10と転送制御部110との両方の領域にまたがって配置されている垂直CCD102を備えている。
図1は第1の実施形態に係る固体撮像素子の構成例を示す図である。図1の固体撮像素子1は、画素部10、転送制御部110、水平CCD120、および信号出力部121を備えている。また、画素部10と転送制御部110との両方の領域にまたがって配置されている垂直CCD102を備えている。
画素部10は、2次元状に配列された複数のフォトダイオード100、および各フォトダイオード100と垂直CCD102との間に配置された複数の読み出し部101を備えている。なお、受光部はフォトダイオード100に限定されず、他の受光素子を用いても良い。
垂直CCD102は、フォトダイオード100の各列に対応して設けられており、選択したフォトダイオード100から信号電荷を読み出して、画素部10から転送制御部110を介して水平CCD120へと信号電荷を転送する(垂直方向)。垂直CCD102は、垂直CCDゲート電極を有しており、例えばシフトレジスタで構成される。
水平CCD120は、それぞれの垂直CCD102から転送された信号電荷を受け取り、信号電荷を水平方向に転送する。転送された信号電荷は、信号出力部121において電圧信号に変換され出力される。水平CCD120は、水平CCDゲート電極を有しており、例えばシフトレジスタで構成される。
転送制御部110は、垂直CCD102によって転送された信号電荷の一部を後述のドレインへ選択的に掃き捨てる機能を有し、掃き捨てない信号電荷を選択的に水平CCD120に転送する。転送制御部110は、転送制御電極を有する。
図2は固体撮像素子1における画素部10の構成を示す図である。図2は、2次元状に配置された複数のフォトダイオード100の上方に、RGBベイヤ配列で色が配列されているカラーフィルタ104が設けられた固体撮像素子1(カラーイメージセンサ)の画素部10の構成例を示している。図2において、Rは上方に赤色のカラーフィルタ104が設けられたフォトダイオード100を、GrおよびGbは上方に緑色のカラーフィルタ104が設けられたフォトダイオード100を、Bは上方に青色のカラーフィルタ104が設けられたフォトダイオード100をそれぞれ示している。
以下の各実施形態では、固体撮像素子1について垂直方向の32画素空間(2色がそれぞれ16画素を有する空間)においてそれぞれの色から14画素を間引き、残る2画素の信号電荷を加算して2倍感度にする駆動方法について説明する。
垂直CCD102は、8種類の独立な転送パルスφV1〜φV8の供給を受ける8相駆動に対応しており、それぞれのフォトダイオード100に対応して設けられた垂直CCDゲート103が、各フォトダイオード100に隣接して設けられている。そして、垂直CCDゲート103は、それぞれの対応するフォトダイオード100で光電変換された信号電荷を垂直CCD102に読み出す読み出し機能、および読み出された信号電荷を垂直CCD102の垂直方向に転送する転送機能を有する。
ここで、垂直CCDゲート103には、印加される転送パルスφV1〜φV8に応じて記号を付している。なお、転送パルスφV1,φV2においては、信号電荷の読み出しに組み合わせて間引きや加算を実施するために、それぞれ「A」および「B」を付した転送パルスφV1A,φV1B,φV2A,φV2Bが印加され、その印加される転送パルスφV1A/B,φV2A/Bに応じた符号を垂直CCDゲート103に付している。なお、本実施形態では、φV1および,φV2において「A」および「B」を付したゲートを配置しているが、φV1および,φV2の代わりに、他のゲートφV3〜φV8に対して「A」および「B」を付したゲートを設けてもかまわない。
そして、同じ記号φV1A/B,φV2A/B,φV3〜φV8を付した垂直CCDゲート103同士はそれぞれ同一の配線に接続され、固体撮像素子1の外装部に配置された端子と接続される。そして、外部回路からこの端子を介して垂直CCDゲート103に異なった3種類の電圧レベルの駆動パルス(転送パルス)φV1A/B,φV2A/B,φV3〜φV8が印加される。すると、同じ名称の垂直CCDゲート103には、同期したパルス電圧が反映される。具体的には、垂直CCD102内に信号電荷を保持・蓄積する際に印加する、例えば0V前後の電位であるMiddleレベル(以降VMとする)、垂直CCD102内で信号電荷を蓄積する際に信号電荷同士を区切るバリアを形成する際に印加する、例えば−6〜−8V前後の電位であるLowレベル(以降VLとする)、およびフォトダイオード100から垂直CCD102への信号電荷の読み出しの際に印加する、例えば10〜15V前後の電位であるHighレベル(以降VHとする)の3種類の電圧レベルの駆動パルス(転送パルス)φV1A/B,φV2A/B,φV3〜φV8が印加される。
垂直CCDゲート103は、信号電荷を転送する方向に応じて、例えば図2のように配置され、VM電圧およびVL電圧で構成される8ゲート単位の転送パルスが順次印加されることにより信号電荷を転送する。一方で、読み出し工程は、画素信号の読み出しと併せて間引きや加算による画素圧縮を行うため、8ゲートより広い範囲を単位とした繰り返しのゲート構成となっており、例えば垂直CCDゲートφV1,φV2に関しては32ゲート単位で垂直CCDゲートφV1は「φV1A,φV1A,φV1B,φV1B」、垂直CCDゲートφV2は「φV2B,φV2B,φV2A,φV2A」が繰り返し配置されており、それぞれの記号φV1A/B,φV2A/Bを付した垂直CCDゲートφV1A/B,φV2A/Bにそれぞれ異なったVH電圧パルス(読み出しパルス)が印加される。
図3は固体撮像素子における転送制御部110の構成例を示す図である。転送制御部110は、転送制御専用に用いる転送パルスφVS1〜φVS3が印加される転送制御部専用の垂直CCDゲート103、ドレイン112、およびドレイン制御用ゲート111(以降、ドレインゲートまたはφDGゲートとする)を備えている。なお、図3においても、図2と同様に転送制御部専用の垂直CCDゲート103には、印加される転送パルスφVS1〜φVS3に応じた記号を付している。そして、φVS1〜φVS3の記号を付した垂直CCDゲートφVS1〜φVS3は、図2に示した垂直CCDゲートφV1A/B,φV2A/B,φV3〜φV8と同様に、VM電圧とVL電圧とが印加されることにより信号電荷を転送する。ドレイン112には、例えば10〜15Vの固定電圧が印加される。また、ドレインゲート111には、VL電圧またはドレイン有効電圧(以降VDとする)が印加され、例えば0V前後および15V前後の電圧が印加される。具体的には、ドレインゲート111にVL電圧が印加された場合、ドレインゲート111は、転送パルスφVS2とドレイン112との間に電位障壁を形成するため、垂直CCDゲートφVS1にある電荷は、垂直CCDゲートφVS2を通過して垂直CCDゲートφVS3へと転送される。一方、ドレインゲート111にVD電圧が印加された場合、垂直CCDゲートφVS2とドレイン112との間は導通状態となり、垂直CCDゲートφVS1から垂直CCDゲートφVS2に転送された信号電荷は、ドレイン112に掃き捨てられる。
図4は固体撮像素子1において、1フレームの画素信号を出力するための垂直転送期間(垂直期間)の駆動パルスの構成例を示す図である。図中において「×」と記した部分は、読み出しパルス、転送パルスなどの何らかの駆動パルスが印加されている期間であることを示している。読み出し期間t101である時刻t10と時刻t11との間では、垂直CCDゲートφV1A/B,φV2A/Bに読み出しパルスが印加され、フォトダイオード100から垂直CCD102へ信号電荷が読み出される。時刻t11から時刻t12の期間は、出力する画像のライン数に対応して通常転送期間t102が繰り返される。具体的には、時刻t11から時刻t12の期間では、読み出された信号電荷は、垂直CCD102から水平CCD120を経由して信号出力部121に転送され、電圧信号として出力される。ここで、時刻t10から時刻t12の期間が1フレームの垂直転送期間(垂直期間)となる。
図5および図6は、固体撮像素子1において、フォトダイオード100から垂直CCD102へ信号電荷を読み出す期間の駆動パルスφV1A/B,φV2A/B,φV3〜φV8の一例を示すタイミングチャートおよび各時刻における画素部10の動作を示す図である。図5では、8相駆動に対応した垂直CCD102を4相の駆動パルスによって駆動する例について図示している。具体的には、駆動パルスφV1A/Bと駆動パルスφV5、駆動パルスφV2A/Bと駆動パルスφV6、駆動パルスφV3と駆動パルスφV7、および駆動パルスφV4と駆動パルスφV8にそれぞれ同相の駆動パルスが印加された4相の駆動パルスによって駆動する。なお、垂直CCD102は、8相で駆動してもかまわない。
また、図6において、垂直CCDゲート103にVL電圧が印加され、隣接する垂直CCDゲートφV1A/B,φV2A/B,φV3〜φV8に対応する垂直CCD102の部位との間でバリアを形成している垂直CCD102の部位については黒く塗りつぶしている。一方、VM電圧が印加されている垂直CCD102の部位において、蓄積状態となっている垂直CCD102の部位には、列の左側に蓄積されている信号電荷に対応する色R,Gr,Gb,Bを記載しており、信号電荷の無い領域に関しては「空」と記載している。また、図内左側の列に蓄積された信号電荷に対応する色を左部(図6(b))または上部(図6(c))に記載し、図内右側の列の信号電荷に対応する色を右部(図6(b))または下部(図6(c))に記載している。また、同色で2画素の信号電荷同士を混合した同色混合信号を「×2」と記載し、異色で2画素の信号電荷同士を混合した異色混合信号を「+」によって2色を接続して記載している。そして、バリアを形成している垂直CCD102の部位同士に挟まれた信号電荷が蓄積状態となっている垂直CCD102の部位のうち、それぞれが信号電荷(ノイズなどの電荷も含む)をひとかたまりとして扱える状態になっているものを、以後パケットと呼ぶ。本実施形態では、パケットは3つの垂直CCD102の部位を一単位として形成されている。また、図6では、図5のタイミングチャートの工程において、読み出しに使用しないフォトダイオード100は図示していない。
図5において、時刻t20は電荷読み出し前の状態である。このとき、垂直CCDゲートφV1A/B〜φV3,φV5〜φV7にはVM電圧が印加されており、垂直CCDゲートφV4,φV8にはVL電圧が印加されている。そのため、垂直CCDゲートφV4,φV8に対応する垂直CCD102の部位は隣接する部位との間のバリアとなり、パケットは垂直CCDゲートφV1A/B〜φV3の区間、および垂直CCDゲートφV5〜φV7の区間に対応する垂直CCD102の部位において形成されている。そして、このとき垂直CCD102への信号電荷の読み出しは行われていないため、各パケットは「空」の状態となっている(図6(a))。
次に、時刻t20から時刻t21の期間において、垂直CCDゲートφV1A、φV2Aに読み出しパルス(VH電圧パルス)が印加され、垂直CCD102に信号電荷が読み出される。このとき、φV3〜φV8には読み出しパルスは印加されない。具体的には、垂直CCDゲートφV1Aに読み出しパルスが印加されることで、左側の列では垂直CCD102の垂直CCDゲートφV1Aに対応する部位に緑色Gbに対応した信号電荷(以降信号電荷Gbとする)が読み出され、右側の列では青色Bに対応する信号電荷(以降信号電荷Bとする)が読み出される。同様に、垂直CCDゲートφV2Aに読み出しパルスが印加されることで、左側の列では垂直CCD102の垂直CCDゲートφV2Aに対応する部位に赤色Rに対応する信号電荷(以降信号電荷Rとする)が読み出され、右側の列では緑色Grに対応する信号電荷(以降信号電荷Grとする)が読み出される。そして、2パケットに1パケットの単位でいずれかの信号電荷R,Gr,Gb,Bが存在する状態となる(図6(b))。
次に、時刻t21から時刻t22の期間において、8ゲート分(2パケット分)だけ信号電荷を垂直方向に転送させ、その状態において、垂直CCDゲートφV1B、φV2Bに読み出しパルスが印加され、垂直CCD102に信号電荷が読み出される。具体的には、垂直CCDゲートφV1Bに読み出しパルスが印加されることで、左側の列では垂直CCD102の垂直CCDゲートφV1Bに対応する部位に信号電荷Gbが読み出され、信号電荷Gb同士を混合させた同色加算信号(以降Gb×2とする)および信号電荷Rと信号電荷Gbとを混合させた異色混合信号(以降Gb+Rとする)が得られる。同様に、右側の列では信号電荷Bが読み出され、信号電荷B同士を混合させた同色加算信号(以降B×2とする)および信号電荷Grと信号電荷Bとを混合させた異色混合信号(以降B+Grとする)が得られる。また、垂直CCDゲートφV2Bに読み出しパルスが印加されることで、左側の列では垂直CCD102の垂直CCDゲートφV2Bに対応する部位に信号電荷Rが読み出され、信号電荷R同士を混合させた同色加算信号(以降R×2とする)および信号電荷Gbと信号電荷Rとを混合させた異色混合信号(以降R+Gbとする)が得られる。同様に、右側の列では信号電荷Grが読み出され、信号電荷Gr同士を混合させた同色加算信号(以降Gr×2とする)および信号電荷Bと信号電荷Grとを混合させた異色混合信号(以降Gr+Bとする)が得られる。すなわち、同じ色のカラーフィルタ104が上方に配置されたフォトダイオード100の信号電荷を2画素分混合させた同色加算信号と、異なる色のカラーフィルタ104が上方に配置されたフォトダイオード100の信号電荷を混合させた異色混合信号とがそれぞれ4パケットに1パケットの繰り返し周期で存在する状態となる(図6(c))。
図7(a)は時刻t22における垂直CCD102に存在する信号電荷パケットの2次元状の配列を示したものである。図7(a)では、画素の加算数である「×2」という表記を省略しており、異色混合信号内の緑色Gr,Gbの記載について、同じ「G」の符号を付している。また、4行の単位を1HDと呼ぶものとし、全てのHDは同じ駆動パルスに基づいて駆動される。
図7(a)において、垂直CCD102内に蓄積されている信号電荷は、図5の駆動パルスφV1A/B〜φV8によって、読み出し、および画素混合が行われている。そして、パケット間のバリアを「_」(下線、アンダーバー)で表記した場合、左から一番目の列に着目すると、水平CCD120に近い行から、「R×2_空_Gb+R_空_Gb×2_空_R+Gb_空」と配列されている。すなわち、1行おきに「空」のパケットを有するものの、「R×2」を含む行(以降Rライン)と「Gb×2」を含む行(以降Bライン)とが8行周期で繰り返されている。また、異色混合信号である「R+Gb」および「Gb+R」を含む行(以降異色混合ライン)もそれぞれが8行周期で繰り返されている。同様に、左から二番目の列に着目すると、1行おきに「空」のパケットを有するものの、「Gr×2」を含む行(以降Rライン)と「B×2」を含む行(以降Bライン)とが8行周期で繰り返されており、「B+Gr」および「Gr+B」を含む行(以降異色混合ライン)もそれぞれが8行周期で繰り返されている。すなわち、信号出力部121から出力させる画素情報である「Rライン」、「Bライン」をライン状に均等に保持している。ここで、図5の時刻t22の時点では、「Rライン」と「Bライン」との間に「異色混合ライン」が挟まれているため、この「異色混合ライン」を除去する必要がある。
図8は垂直CCD102による垂直方向への転送に加えて、ドレイン112による掃き捨て動作(間引き動作)、および水平CCD120による水平方向への転送の一例を示すタイミングチャートである。図8において、信号電荷のパケットは、垂直CCD102(画素部10および転送制御部110)から水平CCD120に転送される。そして、1ラインずつ水平CCD120を転送され、信号出力部121において、電圧信号に変換され、出力される。なお、以下では図6の左側の列に着目して説明するものとし、時刻t30において、垂直CCDゲートφVS1には、画素部10で混合された同色加算信号「R×2」または同色加算信号「Gb×2」が既に転送され、蓄積されているものとする。
まず、時刻t30からt31の期間において、垂直CCDゲートφVS1に対応する垂直CCD102の部位の信号電荷(同色加算信号)を転送するために、垂直CCDゲートφVS2,φVS3に順次VM電圧が印加される。そして、時刻t31からt32の期間において、垂直CCDゲートφVS1〜φVS3に順次VL電圧が印加され、信号電荷(同色加算信号)は水平CCD120に転送される。このとき、ドレインゲートφDGには、VL電圧が印加されているため、転送パルスφVS2とドレイン112との間に電位障壁が形成され、ドレイン112からの掃き捨ては行われない。また、画素部10においては、垂直CCD120に読み出された信号電荷の転送が順次行われる。従って、信号電荷(同色加算信号)を転送するためにVL電圧が印加された垂直CCDゲートφVS1は、水平CCD120への信号電荷(同色加算信号)転送が終了すると、再びVM電圧が印加される。
次に、時刻t32からt33の期間において、垂直CCDゲートφVS2およびドレインゲートφDGにそれぞれ順次VM電圧およびVD電圧が印加される。そして、同色加算信号に続いて転送される「空」パケットおよび異色混合信号は、垂直CCDゲートφVS1,φVS2に対応する垂直CCD102の部位に蓄積される。そして、「空」パケットおよび異色混合信号の垂直CCDゲートφVS1,φVS2に対応する垂直CCD102の部位への転送が終了すると、垂直CCDゲートφVS1,φVS2に順次VL電圧が印加され、この「空」パケットおよび異色混合信号に係る信号電荷は全てドレイン112へ掃き捨てられる。従って、ここまでの工程によって、図6(c)における「空」パケットおよび「Gb+R」または「R+Gb」は全てドレイン112に掃き捨てられ、間引かれたこととなる。
次に、時刻t33からt34の期間において、垂直CCDゲートφVS1には、図8内の4つ目のパケットである同色加算信号を受けるために、VM電圧が印加される。そして、同色加算信号「R×2」または同色加算信号「Gb×2」のパケットを受け取る。そして、以後出力する画像のライン数に応じて、時刻t30〜t34の動作を繰り返す。なお、図8で説明した4つのパケットは、図5のタイミングチャートに係る工程において読み出し、および混合させた「R×2_空_Gb+R_空」、または「Gb×2_空_R+Gb_空」に対応している。これにより、1/16の画素圧縮率であり、かつ2倍感度の信号電荷を得ることができる。また、「空」パケットおよび異色混合信号をドレイン112へ掃き捨てることにより、ドレイン112への掃き捨てを行わない場合と比較して、スミアを含むノイズ成分の75%(=−12dB)削減できる。さらに、前記従来例のように垂直CCDゲートφV1,φV2に対して、「A」、「B」および「C」を付した3種類の転送パルスφV1A/B/C,φV2A/B/Cは必要とせず、同色16画素のうち2画素の信号電荷を加算して2倍感度の画像を得るための最低限の垂直CCDゲート数である「A」および「B」を付した2種類の転送パルスφV1A/B,φV2A/Bを用いればよい。すなわち、端子数の増加を伴わず、画質劣化を抑制しつつ、高圧縮率の画素信号を出力することができる。
図7(b)は図8の工程において、信号出力部121から出力される信号を、図5の時刻t22まで遡って垂直CCD102に2次元状に配列させた図である。図7(a)と比較すると、「R+G」および「R+B」と表記された異色混合信号が間引かれて、同色加算信号である「Rライン」、「Bライン」の信号のみが信号出力部121より出力され、さらに「Rライン」および「Bライン」は、4行(4パケット)間隔で均等な配列となっている。
図9(a)は本実施形態の撮像素子1において、垂直方向の同色1/8の画素圧縮率の画像を得るように読み出された信号電荷パケットの2次元状配列を示している。図9(b)は図9(a)の信号配列に対して、転送制御部110およびドレイン112において上記の図5および図8と同様の読み出しおよびライン間引きを行い、垂直方向の同色1/16画素圧縮率にした信号電荷の配列を示した図である。
具体的な動作を、図10〜図13を用いて説明する。
図10は図9(a)に対応した画素部10の構成例を示す図であり、図2とは垂直CCDゲートφV1A/B,φV2A/Bの配列の面で異なっている。図11はフォトダイオード100から垂直CCD102への信号電荷の読み出しのタイミングチャートである。また、図12および図13は、信号電荷の転送およびドレイン掃き捨てのタイミングチャートである。図11の時刻t40から時刻t42の期間において、垂直CCDゲートφV1A,φV2Aおよび垂直CCDゲートφV1B,φV2Bの信号読み出しを、8ゲート分の信号電荷の垂直方向転送を間に介して実施している。また、図12の時刻t50から時刻t52の期間において、ドレインゲートφDGにVL電圧が印加され、1ライン目の信号電荷が水平CCD120に転送されている。そして、t52から時刻t54の期間において、ドレインゲートφDGにVD電圧が印加され、「空」パケットがドレイン112に掃き捨てられている。同様に、図13の時刻t60から時刻t62の期間において、2ライン目の信号電荷が水平CCD120に転送されている。そして、t62から時刻t63の期間において、ドレインゲートφDGにVD電圧が印加され、「空」パケット、3ライン目、および4ライン目がドレイン112に掃き捨てられている。そして、t63から時刻t64の期間において、垂直CCDゲートφVS1には、再びVM電圧が印加される。この図11〜図13の動作を繰り返すことで、図9(b)の間引き結果が得られる。図9(b)に示すように、同色1/8の画素圧縮率の画像を得るように読み出された信号電荷を「Rライン」と「Bライン」が交互に出力されるように間引くとすると、間引き後の画素重心は不均等な間隔となる。
図7(b)と図9(b)とを比較すると、上記本実施形態において説明した異色混合信号を読み出し、ドレインにて間引く構成を用いる(図7(b))ことで、同色1/8の画素圧縮率の画像を用い、同色加算信号と「空」パケットとからなる構成からドレインにて間引く場合(図9(b))と比較して、信号電荷配列(画素重心)の不均等間隔が改善されていることがわかる。
以上のように、本実施形態では、端子数の増加を伴わずに、スミアなどのノイズ成分に起因する画素信号のS/Nの悪化を抑制しつつ、高圧縮率の画素信号を出力することができる。また、画素信号重心の均等化により、解像度や輪郭の画質劣化を軽減することができる。
<第2の実施形態>
図14は第2の実施形態に係る固体撮像素子の構成例を示す図である。図14において図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。
図14は第2の実施形態に係る固体撮像素子の構成例を示す図である。図14において図1と共通の構成要素には図1と同一の符号を付しており、ここではその詳細な説明を省略する。
図14の固体撮像素子1Aにおいて、図1と異なるのは、ドレインゲート111Aおよびドレイン112Aが水平CCD120Aに隣接して配置されている点である。
図15は固体撮像素子1Aの転送制御部110Aの構成例を示す図である。ドレインゲート111Aおよびドレイン112Aが水平CCD120Aに隣接して配置されているため、転送制御部110Aはドレインゲートおよびドレインを必要としない。
図16は第1の実施形態と同様に図5のタイミングチャートに従った工程によって、固体撮像素子1Aの垂直CCD102に読み出された信号電荷を、垂直CCD102から水平CCD120Aに転送する工程を示すタイミングチャートである。ここで、ドレインゲート111A(φDG)にVD電圧が印加されると、水平CCDゲートに印加される電圧に関わらず水平CCD120Aに蓄積されている信号電荷はドレイン112Aに掃き捨てられる。したがって、図16の時刻t70から時刻t71の期間において、「空」パケット、異色混合信号および「空」パケットの順で信号電荷が垂直CCDドレインφVSを通過して水平CCD120Aに転送されるが、ドレインゲート111A(φDG)にVD電圧が印加されるため、「空」パケットおよび異色混合信号は、ドレイン112Aに掃き捨てられる。そして、時刻t71から時刻t72の期間において、同色加算信号が垂直CCDドレインφVSを通過して水平CCD120Aに転送され、このときドレインゲート111A(φDG)にVL電圧が印加されるため、時刻t72以降において同色加算信号は、信号出力部121へ転送され、電圧信号に変換されて出力される。すなわち、同色加算信号のみが出力されることなり、第1の実施形態(図7)と同様の効果が得られる。これにより、ドレインの配置する位置を水平CCD120Aに隣接させたとしても、第1の実施形態と同様の効果が得られる。
なお、図14および図15において、ドレインゲート111Aおよびドレイン112Aは水平CCD120Aの全領域にわたって配置されているが、これに限定されない。例えば、ある領域に特定して配置し、その領域を通過する信号電荷のうち選択した信号電荷を掃き捨てる構成としてもよい。
<第3の実施形態>
図17は図1の固体撮像素子1において、垂直CCD102から水平CCD120へ信号電荷を転送する工程を示すタイミングチャートである。図17において、図8(第1の実施形態)と異なっている点は、垂直CCDゲートφVS1,φVS2に印加される転送パルスφVS1,φVS2のパルス印加のタイミング、および垂直CCDゲートφVS1に隣接する垂直CCDゲートφV8に蓄積されている信号電荷の順序である。ここで、図5のタイミングチャートにおいてフォトダイオード100から垂直CCD102に読み出された信号電荷が、図17に示されるタイミングチャートに従って垂直CCD102から水平CCD120へと転送されるものとして説明する。
図17は図1の固体撮像素子1において、垂直CCD102から水平CCD120へ信号電荷を転送する工程を示すタイミングチャートである。図17において、図8(第1の実施形態)と異なっている点は、垂直CCDゲートφVS1,φVS2に印加される転送パルスφVS1,φVS2のパルス印加のタイミング、および垂直CCDゲートφVS1に隣接する垂直CCDゲートφV8に蓄積されている信号電荷の順序である。ここで、図5のタイミングチャートにおいてフォトダイオード100から垂直CCD102に読み出された信号電荷が、図17に示されるタイミングチャートに従って垂直CCD102から水平CCD120へと転送されるものとして説明する。
図17の時刻t82から時刻t83の期間において、異色混合信号と「空」パケットはドレイン112に掃き捨てられる。一方、時刻t83から時刻t84の期間において、垂直CCDゲートφVS1に対応する垂直CCD102の部位において、同色加算信号と後続する「空」パケットは混合される。そして、その後に、例えば時刻t80から時刻t82の期間のような、ドレインゲートφDGにVL電圧が印加された状態において、印加垂直CCDゲートφVS1〜φVS3の転送工程が実施されるときに、水平CCD120に同色加算信号と後続する「空」パケットを混合した信号が転送される。
以上のように、本実施形態では、同色加算信号パケットに「空」パケットの電荷を混合することでスミアなどのノイズ成分の低減効果は第1の実施形態と比較して低下するが、垂直CCD102の転送の不全に起因して、同色加算信号が後続のパケットに取り残されてしまう場合に、後続の「空」パケットに取り残された信号電荷を同色加算信号パケットに取り戻すことが可能となる。すなわち、転送効率不良による画質劣化を軽減することができる。
なお、本実施形態では、4パケット周期の構成において、同色加算信号パケットに後続する「空」パケット1つを混合する例を示したが、これに限定されない。例えば、パケットの繰り返し周期、または垂直CCD102の転送性能などに応じて、信号電荷を混合するパケット数や掃き捨てするパケット数を、駆動パルスφV1A/B〜φV8,φVS1〜φVS3を用いて適宜変更してもよい。
<第4の実施形態>
図18は第4の実施形態に係る固体撮像素子1(1A)を実装したカメラ20の構成例を示す図である。
図18は第4の実施形態に係る固体撮像素子1(1A)を実装したカメラ20の構成例を示す図である。
カメラ20は、被写体撮影で光を結像するためのレンズ、光を光電変換して電圧信号に変換する固体撮像素子1(1A)、固体撮像素子1(1A)により発生した電気信号(アナログ信号)をデジタル信号に変換するためのAD変換機能と固体撮像素子1の駆動パルスの一部を生成する機能とを有するアナログフロントエンド(以降AFEとする)、AFEによってデジタル化された信号の信号処理を行うDSP(Digital Signal Processor)、固体撮像素子1(1A)の駆動タイミングを生成するタイミングジェネレータ(以降TGとする)、およびTGで生成された駆動タイミングパルスの電流能力および電圧を調整し固体撮像素子1(1A)へ供給するドライバを備えている。そして、TG、AFE、およびドライバはそれぞれDSPから制御信号を受け取って制御される。
固体撮像素子1(1A)において、垂直CCDの信号電荷転送性能に起因する転送劣化による画質不良が生じる場合がある。また、第1〜第3の実施形態にて例示した異色混合信号パケットおよび「空」パケットのような不要な信号電荷パケットをドレイン112(112A)で掃き捨てる駆動方法を用いる場合には、ドレイン112(112A)で不要な信号電荷パケットを掃き捨てない場合と比較して、転送劣化がより顕著に現れる傾向がある。これは、不要信号電荷パケットをドレイン112(112A)に掃き捨てる際に、転送劣化による取りこぼし電荷も掃き捨てられてしまうことによるものである。ドレイン112(112A)による掃き捨て工程を有しない駆動方法では、転送劣化による取りこぼし電荷は異色混合信号パケットに混合する。したがって、全体の総電化量は変化せず、混色による画質不良が生じる。これに対して、ドレイン112(112A)による掃き捨て工程を有する駆動方法では、混色による画質不良は生じないが、取りこぼし電荷をドレイン112(112A)に掃き捨てることとなり、総電荷量が減少するため、輝度レベルのずれとして画質不良が生じる。そこで、本実施形態は、このような不要電荷パケットをドレイン112(112A)へ掃き捨てることに起因する画質不良への対策のために、第1〜第3の実施形態の駆動方法を明るい被写体環境に限定して使用するものである。
具体的には、固体撮像素子1(1A)において、得られる信号電荷量は被写体の明暗に比例して増減する。一般的に、被写体環境が暗い場合には、少量の信号電荷から適切な明るさの画像を得るために増幅(ゲインアップ)する。しかし、このゲインアップにより、転送劣化による画質不良も信号電荷と同様に増幅されてしまい画質不良が生じる。そこで、例えば、信号増幅が必要な状況(明るい被写体環境)に限定して、第1〜第3の実施形態に記載した駆動方法で固体撮像素子1(1A)を駆動する方法が考えられる。なお、増幅を行う状況においては、転送効率による画質不良を軽減できる駆動方法に切り替える制御を行うことにより、カメラ20としての画質劣化を抑制することができる。
また、例えば、DSC(カメラ20)では、固体撮像素子1(1A)において得られた画像信号はAFEへ送られ、デジタル化された情報がDSPによって処理される。そこで、DSPにおいて、信号出力レベルから信号の増幅の必要性を判定するとともに、その判定動作と連動して固体撮像素子1(1A)の最適な駆動方法を判定し、TGおよびAFEに対して駆動方法を伝達して、固体撮像素子1(1A)を駆動する制御方法なども考えられる。
以上のように、本実施形態では、第1〜第3の実施形態の駆動方法の主目的であるスミアなどのノイズ成分を削減する効果を優先することが重要ではない場合に、異色混合ステップおよびドレイン112(112A)への掃き捨てを行わないことにより、不要電荷パケットをドレイン112(112A)へ掃き捨てることに起因する画質不良を防ぐことができる。
本発明に係る固体撮像素子の駆動方法は、端子数の増加を伴わずに、スミアなどのノイズ成分に起因する画素信号のS/Nの悪化、並びに解像度および輪郭の画質劣化を抑制しつつ、高圧縮率の画素信号を出力することができるため、高度に多画素化および微細化された固体撮像素子の駆動方法およびカメラの制御方法等として有用である。
1,1A 固体撮像素子
100 フォトダイオード(受光部)
102 垂直CCD(垂直転送部)
104 カラーフィルタ
112,112A ドレイン
120,120A 水平CCD(水平転送部)
100 フォトダイオード(受光部)
102 垂直CCD(垂直転送部)
104 カラーフィルタ
112,112A ドレイン
120,120A 水平CCD(水平転送部)
Claims (9)
- 固体撮像素子の駆動方法であって、
前記固体撮像素子は、
2次元状に配列された複数の受光部と、
前記複数の受光部の上方に設けられ、所定の繰り返し単位で色が配列されたカラーフィルタと、
それぞれが前記複数の受光部の列に対応して設けられ、当該列に対応した前記受光部のうち、選択した受光部から信号電荷を読み出して垂直方向に転送する複数の垂直転送部と、
前記各垂直転送部によって転送された前記信号電荷を、水平方向に転送する水平転送部と、
前記信号電荷を選択的に掃き捨てる機能を有するドレインとを備えており、
前記複数の受光部から前記垂直転送部へ前記信号電荷を読み出す際に、
同じ色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる同色加算ステップと、
異なる色の前記カラーフィルタの下にある前記受光部から読み出された前記信号電荷同士を混合させる異色混合ステップと、
前記同色加算ステップで混合させて得た同色加算信号を前記水平転送部から出力する一方、前記異色混合ステップで混合させて得た異色混合信号を前記ドレインから掃き捨てるステップとを有する
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1記載の固体撮像素子の駆動方法において、
前記カラーフィルタは、2画素×2画素の配列単位で色が配列されている
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1記載の固体撮像素子の駆動方法において、
前記カラーフィルタは、ベイヤ配列で色が配列されている
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1記載の固体撮像素子の駆動方法において、
前記ドレインは、前記垂直転送部に隣接して配置されている
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1または請求項4記載の固体撮像素子の駆動方法において、
前記ドレインと前記垂直転送部との間における導通状態と障壁状態とを専用のゲートで制御する
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1記載の固体撮像素子の駆動方法において、
前記ドレインは、前記水平転送部に隣接して配置されている
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1または請求項6記載の固体撮像素子の駆動方法において、
前記ドレインと前記水平転送部との間における導通状態と障壁状態とを専用のゲートで制御する
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1記載の固体撮像素子の駆動方法において、
前記垂直転送部は、前記信号電荷の読み出しの際に選択した前記受光部からの前記信号電荷とともに、選択しなかった前記受光部に隣接した部分に蓄積されている非読み出し電荷を転送するものであり、
前記固体撮像素子は、前記非読み出し電荷のうち、一部の非読み出し電荷を前記水平転送部から出力する一方、残部の非読み出し電荷を前記ドレインから掃き捨てる
ことを特徴とする固体撮像素子の駆動方法。 - 請求項1記載の固体撮像素子の駆動方法において、
前記固体撮像素子の外部から検出される被写体の照度に応じて、前記異色混合ステップを行うか否かを切り替える
ことを特徴とする固体撮像素子の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011094141A JP2012227769A (ja) | 2011-04-20 | 2011-04-20 | 固体撮像素子の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011094141A JP2012227769A (ja) | 2011-04-20 | 2011-04-20 | 固体撮像素子の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012227769A true JP2012227769A (ja) | 2012-11-15 |
Family
ID=47277469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011094141A Withdrawn JP2012227769A (ja) | 2011-04-20 | 2011-04-20 | 固体撮像素子の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012227769A (ja) |
-
2011
- 2011-04-20 JP JP2011094141A patent/JP2012227769A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4524609B2 (ja) | 固体撮像素子、固体撮像素子の駆動方法および撮像装置 | |
JP4582198B2 (ja) | 固体撮像装置、撮像装置、固体撮像装置の駆動方法 | |
JP4951440B2 (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
US8508641B2 (en) | Solid-state image sensor and imaging apparatus | |
US7683956B2 (en) | Solid-state imaging device, driving method thereof, and camera that separate image component signal and non-image component signal | |
US20110216228A1 (en) | Solid-state image sensing element, method for driving solid-state image sensing element and image pickup device | |
JP3854662B2 (ja) | 撮像装置 | |
JP5553121B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
JP2012227769A (ja) | 固体撮像素子の駆動方法 | |
JP4321620B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP4095645B2 (ja) | 撮像装置 | |
US20090002534A1 (en) | Solid-state image capturing device, driving method of solid state image capturing device and electronic information device | |
JP2006262086A (ja) | 撮像装置の駆動方法 | |
JP4333144B2 (ja) | 固体撮像素子の駆動方法 | |
JP2005191943A (ja) | 固体撮像装置およびこれを備えたカメラ | |
JP2001145025A (ja) | 固体撮像装置およびその駆動方法 | |
JP2008244886A (ja) | 固体撮像素子および固体撮像素子の駆動方法、並びにカメラシステム | |
JP2017152921A (ja) | 撮像素子及びその駆動制御回路 | |
WO2019216029A1 (ja) | 撮像装置、電子機器および駆動方法 | |
JP2015173387A (ja) | 撮像素子、その駆動方法、およびプログラム | |
JP3698604B2 (ja) | 撮像素子及び撮像装置 | |
JP2010098624A (ja) | 固体撮像素子及びその駆動方法、並びに撮像装置 | |
JP2009044620A (ja) | 固体撮像素子の画素混合読出方法及び撮像装置 | |
JP2007201711A (ja) | 撮像装置及びccd型固体撮像素子の電荷転送方法 | |
JP2011071890A (ja) | Ccd型固体撮像素子の駆動方法及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |