TW202020848A - 用於時間遞色取樣之互補式金氧半導體感測器架構 - Google Patents

Abstract

本發明揭示具有劃分成像素群組之像素之成像方法及裝置。呈現一基於像素群組之全域快門及逐像素群組錯開的長曝光及短曝光，其後接著每像素兩個樣本之讀出。提供用於劃分成n×n個像素之群組之一拜耳彩色濾波器陣列的實例性方法及裝置。

Description

用於時間遞色取樣之互補式金氧半導體感測器架構

本發明係關於互補式金氧半導體(CMOS)影像感測器，且更特定言之係關於用於影像像素之時間遞色取樣之方法及裝置。

CMOS影像感測器之使用對於大多數消費型及專業相機系統而言係普遍存在的。如圖1中展示，拜耳馬賽克圖案通常用於使紅色、綠色及藍色(R、G、B)色彩通道成像，且在擷取後使用去馬賽克程序來估計全解析度R、G、B影像。尤其對於消費型應用，通常使用滾動快門讀出，此係因為其允許在運用每像素之最小電晶體計數之讀出期間之曝光且維持一低功耗。在此方法中，且各掃描線地，各像素電壓被同時傳送至感測器陣列下方之一行緩衝器，且隨後使用一多工器連續地讀出彼等值。在傳送至行緩衝器之後，該列中之各像素之光電二極體被重設以允許開始新的積分。針對後續列重複此程序，但在滾動快門方法中，特定列之光電二極體重設信號將相對於前一列稍微延遲(達列傳送及讀出時間)。沿垂直方向之此時間錯開可能導致快速移動之場景物件之運動假影，最常見的係垂直或水平邊緣之明顯彎曲。

對於更高端之科學或專業相機，亦使用全域快門技術。最常用的係圖2A中展示之5電晶體(5T)像素結構，藉此一額外重設電晶體(RsSN)連接至光電二極體(PD)。此架構允許讀取時積分(IWR)，藉此將取樣信號傳送至浮動擴散(FD)區域且儲存於此直至列之讀出。歸因於在讀出前在FD上保持電荷時之雜散電容耦合，5T設計遭受較差之快門效率(當快門關閉時產生的非所要輸出信號)。

圖2B展示7T像素架構，其經由使用用於中間電荷儲存之一額外釘紮儲存二極體(SD)來改良全域快門效率。利用此方法，在先前技術中示範雙重曝光IWR機構，其允許在相同圖框內依序擷取長及短曝光。相關雙重取樣(CDS)可用於長曝光，其能夠顯著降低來自該曝光之重設雜訊及固定圖案(FP)雜訊；雙重取樣(DS)被應用於短曝光，此可降低FP雜訊而非重設雜訊。然而，SD區域之隔離需要在CMOS感測器代工廠中並不常見之額外摻雜方法，從而使得此方法難以擴展至大量生產。

圖2C展示用於圖框內多快門之一堆疊CMOS方法。在此方法中，一頂部矽層(201)含有具有背側照明光電二極體之4T像素陣列。使用各光位點(photo-site)處之微凸塊(202)接觸，此頂層連接至含有DS/CDS電路及多曝光選擇邏輯之一下層陣列。像素間距係10 μm，該尺寸主要由各單元胞中之下層電路(203)之相對複雜度判定。此堆疊設計可幫助達成一改良光電二極體填充因子，此係鑑於該設計在兩個分開之層上實施。

如在2017年2月16日申請，在2017年2月16日公佈，標題為「Apparatus and Method for Encoding High Frame Rate Content in Standard Frame Rate Video Using Temporal Interlacing」之PCT申請案WO 2017/146972 A1中所描述，該案之完整內容以引用的方式併入本文中，以高圖框速率擷取圖像受頻寬及雜訊問題阻礙。經擷取圖像之較大數目增加每秒沿管線發送之資料量，因此影響頻寬，且更高之圖框速率轉化為更短之曝光時間，並增加與圖像相關之雜訊。然而，高圖框速率視訊允許減少運動假影，例如歸因於運動之急動及過度模糊。上文併入之申請案揭示可提供一更高可感知圖框速率而無頻寬及顯示技術之相關成本之方法及裝置。換言之，此等方法及裝置提供一種達成高圖框速率重建而不必增加圖框資料傳輸速率之機制。

在上文併入之申請案中揭示之方法及裝置展示一種成像系統，其包括安置於一基板上之像素影像感測器陣列，該像素影像感測器陣列包括複數個像素。該成像系統進一步包括耦合至該像素影像感測器陣列用於觸發該複數個像素之曝光之多級計時器，其中像素被分組為N個子集，且該多級計時器經組態以針對N個子集之各者觸發該子集之像素之不同擷取持續時間之至少兩次曝光之曝光序列，其中不同子集之曝光序列之開始時間在時間上偏移達預定偏移，且該序列具有相同之總持續時間T且預定時間偏移Toffset小於該總持續時間T。作為一實例，不同擷取持續時間之兩次曝光可係短曝光及長曝光。圖3A至圖3B展示闡釋此概念之另一實例，其中展示一拜耳馬賽克，且像素劃分成3×3像素之群組且在各胞中藉由像素類型0至8予以標記。紅色、藍色及綠色在各像素中用字母R、G、B指示。在此實例中，擷取圖框速率為30 fps (每秒圖框)。對於各像素類型，存在分別具有圖框之1/9及8/9 (即，基於30 fps之圖框速率之1/270及8/270秒)之持續時間之短曝光及長曝光。如圖3B中展示，各像素類型之短曝光及長曝光相對於前一像素類型錯開達圖框之1/9。換言之，且繼續相同實例，在接收器側上，藉由將像素分組為3×3=9個像素之胞及使後續像素類型之短曝光及長曝光相對於前一像素類型錯開達一圖框之1/9之持續時間而使以30 fps之資料傳輸進行270 fps之一視訊重建成為可能。

鑑於上述內容，需要且非常期望高效、可擴展之CMOS感測器設計，其等提供高填充因子且避免由於使用滾動快門方法而導致之運動假影。本發明中教示之方法及裝置解決此需要。此外且如將詳細描述，所揭示之方法及裝置亦採用如在圖3A至圖3B中繪示之上文併入申請案中揭示之概念。

根據本發明之一第一態樣，提供一種影像感測器，包括：被劃分為N個像素位點之群組之複數個像素位點，N係大於1之一整數，其中：藉由像素類型使用N個連續數字之一序列來標記該N個像素位點之像素位點；該N個像素位點之該等像素位點經組態以經歷一曝光序列，該曝光序列包括一第一擷取持續時間之一第一曝光，其後接著一第二擷取持續時間之一第二曝光，從而產生對應於該第一曝光之一第一像素信號及對應於該第二曝光之一第二像素信號；該影像感測器經組態使得在該第二曝光之後讀出該第一像素信號及該第二像素信號；連續像素類型之像素位點之該曝光序列之開始時間錯開達一設定偏移時間；且該複數個像素位點具有相等之圖框時間，其中該等像素位點之圖框時間被定義為該第一擷取持續時間、該第二擷取持續時間、讀出時間及一遮沒時間之一總和。

根據本發明之一第二態樣，提供一種包括一像素位點配置及一儲存配置之電子電路，其中：該像素位點配置包括N個像素位點，N係大於1之一整數，以及一浮動擴散電路；該N個像素位點之一像素位點包括一光電二極體、用於重設該光電二極體之一像素位點重設電晶體及一像素位點傳送電晶體，當該像素位點傳送電晶體被啟動時，像素信號透過該像素位點傳送電晶體傳送至該浮動擴散電路；藉由像素類型使用N個連續整數之一序列來標記該N個像素位點之該等像素位點；該浮動擴散元件包括：i)一浮動擴散元件，其用於儲存來自歸因於曝光而產生的像素信號之電荷；ii)一浮動擴散重設電晶體，其連接至該浮動擴散元件且用於重設浮動擴散電容器；及iii)一浮動擴散傳送電晶體，其配置於一源極隨耦器組態中且將該浮動擴散元件連接至該儲存配置；該浮動擴散元件在N個像素位點之間共用；該N個像素位點之該等像素位點傳送電晶體每次一個地被啟動以每次將該N個像素位點之一個像素位點與該浮動擴散元件連接；該像素位點配置及該儲存配置在分開之晶粒或晶片上實施；且該等分開之晶粒或晶片透過微凸塊彼此連接。

根據本發明之一第三態樣，提供一種成像方法，其包括：提供複數個像素位點；將該複數個像素位點劃分成N個像素位點之群組，N係大於1之一整數；藉由像素類型使用N個連續整數之一序列來標記該N個像素位點之該等像素位點；將相同像素類型之像素位點曝光於一第一擷取持續時間之一第一曝光，從而產生第一像素信號；將該等相同像素類型之該等像素位點曝光於一第二擷取持續時間之一第二曝光，從而產生第二像素信號；讀出該等第一像素信號及該等第二像素信號；及使連續像素類型之像素位點之該第一曝光、該第二曝光、該讀出及一遮沒時間錯開達一設定偏移時間。

根據本發明之一第四態樣，提供一種包括一像素位點配置及一儲存配置之電子電路，其中：該像素位點配置包括N個像素位點，N係大於1之一整數，以及一浮動擴散電路；該N個像素位點之一像素位點包括一光電二極體、用於重設該光電二極體之一像素位點重設電晶體、及一像素位點傳送電晶體，當該像素位點傳送電晶體被啟動時，像素信號透過該像素位點傳送電晶體傳送至該浮動擴散電路；藉由像素類型使用N個連續整數之一序列來標記該N個像素位點之該等像素位點；該浮動擴散元件包括：i)一浮動擴散元件，其用於儲存來自歸因於曝光而產生的像素信號之電荷；ii)一浮動擴散重設電晶體，其連接至該浮動擴散元件且用於重設浮動擴散電容器；及iii)一浮動擴散傳送電晶體，其配置於一源極隨耦器組態中且將該浮動擴散元件連接至該儲存配置；該浮動擴散元件在該N個像素位點之間共用。

根據本發明之一第五態樣，一種包括像素位點配置及儲存配置之電子電路，其中：該像素位點配置包括N個像素位點，N係大於1之一整數，以及一浮動擴散電路；該N個像素位點之一像素位點包括一光電二極體、用於重設該光電二極體之一像素位點重設電晶體、及一像素位點傳送電晶體，當該像素位點傳送電晶體被啟動時，像素信號透過該像素位點傳送電晶體傳送至該浮動擴散電路；浮動擴散元件包括：i)一浮動擴散電容器，其用於儲存來自歸因於曝光而產生的像素信號之電荷；ii)一浮動擴散重設電晶體，其連接至該浮動擴散電容器且用於重設該浮動擴散電容器；及iii)一浮動擴散傳送電晶體，其配置於一源極隨耦器組態中且將該浮動擴散電容器連接至該儲存配置；該浮動擴散元件在該N個像素位點之間共用；該像素位點配置及該儲存配置在分開之晶粒或晶片上實施；該等分開之晶粒或晶片藉由微凸塊彼此連接；該N個像素位點之一像素位點，其中N經組態以經歷一曝光序列，該曝光序列包括一第一擷取持續時間之一第一曝光，其後接著一第二擷取持續時間之一第二曝光，從而產生對應於該第一曝光之一第一像素信號，其後接著對應於該第二曝光之一第二像素信號；該電子電路經組態使得在該第二曝光之後讀出該第一像素信號及該第二像素信號；該N個像素位點之連續像素位點之該等曝光序列之開始時間錯開達一設定偏移時間；該N個像素位點之該等像素位點具有相等之圖框時間，其中該N個像素位點之該等像素位點之總圖框時間被定義為該第一擷取持續時間、該第二擷取持續時間及讀出時間之一總和；該N個像素位點之所有像素位點之該第一擷取持續時間相等；該N個像素位點之所有像素位點之第二擷取持續時間相等；該N個像素位點之所有像素位點之該讀出時間相等；該兩個樣本包括一第一樣本及一第二樣本，且其中：在藉由啟動該浮動擴散重設電晶體而重設該浮動擴散電容器之後，該第一樣本對應於跨該浮動擴散電容器之電荷；且該第二樣本對應於歸因於該N個像素位點之一對應像素位點之該第一曝光而產生的電荷。

相關申請案之交叉參考

本申請案主張2018年9月12日申請之美國臨時專利申請案第62/730,235號及2018年9月12日申請之歐洲專利申請案第18193941.4號之優先權利，兩者之完整內容以引用之方式併入本文中。

本申請案可係關於2017年2月16日申請，2017年8月31日發佈，標題為「Apparatus and Method for Encoding High Frame Rate Content in Standard Frame Rate Video Using Temporal Interlacing」之PCT申請案WO 2017/146972 A1及2018年1月16日申請，標題為「Image Demosaicing System and Method」之美國臨時申請案62/617,709，兩者之完整內容以引用之方式併入本文中。定義

貫穿本發明，術語「浮動擴散」將用於指代用於將由一影像感測器之一像素之光電二極體攜載之電荷封包轉換為可在感測器輸出處偵測之一電壓變化之一電荷感測電路。術語「像素樣本」或「像素信號」用於描述基於此電壓變化之信號。

貫穿本發明，術語「相關雙重取樣」將用於描述量測諸如電壓或電流之電氣值之一方法，其允許移除一非所要偏移。其通常在量測感測器輸出時使用。量測兩次感測器之輸出：一次處於已知條件，且一次處於未知條件。接著，從未知條件減去從已知條件量測之值，以產生與被量測物理量具有已知關係之一值。當在影像感測器中使用時，相關雙重取樣係一種雜訊減少技術，其中在各曝光週期結束時，像素之參考電壓(即，其被重設後之像素之電壓)從像素之信號電壓(即，像素之電壓)移除。

貫穿本發明，術語「像素位點」將用於描述包括一光電二極體及電晶體之一電子電路。此電子電路在曝光於光時產生電荷，且可儲存或重設此等電荷及/或將此等電荷傳送至其他相鄰電路，例如儲存電路。

貫穿本發明，術語「快門」將用於描述允許光通過達一經判定週期，從而將一光敏數位感測器曝光於光以便擷取一場景之一永久影像之一裝置。

貫穿本發明，術語「全域快門」將用於描述一種類型之快門(使用影像感測器)，其同時曝光影像之整個區域。此與術語「滾動快門」形成對比，在貫穿本發明，其將用於通常逐行地從影像之一側至另一側依序曝光影像之另一種類型之快門(在影像感測器中使用)。描述

圖4A展示根據本發明之一實施例之一電子電路(400A)。如先前提及，電子電路(400A)採用在上文併入之申請案中揭示之概念，其中影像像素劃分成N×M個像素之群組。如稍後將更詳細描述，包括複數個電子電路(400A)之影像感測器可經設計以基於像素類型併入一全域快門且基於每像素兩個樣本之像素類型錯開讀出。

參考圖3A，藉由實例且非限制，考慮如圖1中展示之拜耳馬賽克像素，其中此等像素被分離成3×3像素之不同群組，其中藉由像素類型0 (含)至8 (含)來標記此等群組內之像素。換言之，由九個(各群組內之像素數目)連續整數(0至8)之一序列來表示像素類型。在操作期間，根據本發明之實施例，屬於各類型之像素之各像素可能經歷長曝光及短曝光。圖5A至圖5B展示在操作時與圖4A之電子電路(400A)相關聯之例示性時序圖(500A、500B)。時序圖(500A、500B)表示與短曝光及長曝光相關之時序以及像素類型0至8之各者之讀出。具有垂直虛線之方塊表示長曝光時間，無圖案之方塊表示短曝光時間，且具有條紋圖案之方塊表示讀出時間。如圖5A中展示且繼續與上述相同之實例，此等像素類型之各者之曝光及讀出相對於先前類型錯開達等於一圖框之1/9 (9係等於3×3，其係藉由像素類型0至8所標記之各群組中之像素之數目)之一設定偏移時間。例如，像素類型2之短曝光及/或長曝光之開始及結束以及讀出將在像素類型1之後之一圖框之1/9出現。感測器像素之讀出可能從像素類型0開始，其後接著像素類型1等。各像素類型將含有總感測器像素之1/9，且在讀出期間，各像素將具有在輸出處產生的短曝光及長曝光值。由於存在從感測器讀取兩倍多之樣本，因此讀出資料速率將係圖框速率乘以像素數目之兩倍。例如，對於以每秒30個圖框之圖框速率操作之感測器，輸出資料速率將係30*Npix*2=60*Npix，其中Npix等於感測器上之像素數目。重要的是注意，全域快門可能用於一像素類型內之所有像素，此與消費型感測器中滾動快門之常見使用形成對比。此意味著可同時曝光相同像素類型內之像素，而不會觸發來自其他像素類型之像素之曝光開始或結束。參考圖5A至圖5B，熟習此項技術者將理解，在不脫離本發明之精神及範疇之情況下，可以任意順序執行長曝光及短曝光(例如，先長曝光，然後短曝光，或先短曝光，其後接著長曝光)。

進一步參考上述實例，熟習此項技術者將理解拜耳濾波器被用作一實例來描述本發明。在不脫離本發明之精神及範疇之情況下，可設計其他實施例，其中可使用除拜耳濾波器之外之彩色濾波器，諸如CYYM (青色、黃色、黃色、品紅色)、CYGM (青色、黃色、綠色、品紅色)、RGBW (紅色、綠色、藍色、白色)或類似物，或者在灰度或3晶片相機配置之情況下濾光器可能係全域的。參考圖5A至圖5B，圖框時間等於短曝光及長曝光加上讀出時間加上達成所要圖框速率所需之任何遮沒時間之總和。根據本發明之實施例，所有像素類型之圖框時間係相同的。根據本發明之進一步實施例，連續像素類型之間之設定偏移時間可等於或小於各圖框之總持續時間(圖框時間)除以各群組中之像素數目(其對於上述實例為9)。亦可設想根據本發明之實施例，其中偏移時間可大於圖框時間除以各群組中之像素數目，在此情況下，可使用更多儲存元件來儲存信號資訊，同時錯開連續像素類型之曝光及讀出。根據本發明之進一步實施例，影像像素可被劃分為N×M個像素之群組，其中N及M係大於1之整數。

參考圖4A，電子電路(400A)包括一像素位點配置(410)及一儲存配置(420)。像素位點配置(410)包括複數個像素位點(415_0、...、415_N)，各像素位點(415_i，i=0、...、N)包括一光電二極體(PD_i )、經組態以接收來自一重設線(R_PDi )之一對應光電二極體重設信號之一重設電晶體Ti及傳送電晶體(TX_i )。由於群組內像素類型之時間錯開，該設計可利用一共用浮動擴散架構。換言之，複數個像素位點之傳送電晶體(TX₁ 、...、TX_N )共用一浮動擴散元件(411)。因而且繼續3×3像素群組之相同實例，且根據本發明之實施例，浮動擴散元件(411)無法一次由一個以上之像素定址(在3×3像素之群組內)。浮動擴散元件(411)具有連接至浮動擴散電晶體(T_FD )之一相關聯浮動擴散電容(C_FD )。浮動擴散電晶體具有一重設線(R_PD )及為經連接之電路元件提供信號隔離及複製之一源極隨耦器電晶體(T_SF )。儲存配置(420)可用於儲存在操作期間由像素位點配置(410)產生的像素信號。

圖4B展示根據本發明之實施例之圖4A之儲存配置(420)之例示性實施方案。圖4B中展示之儲存配置(420)可實施用於一第一子電路(421)及一第二子電路(422)之一相關雙重取樣(CDS)。此允許在同時讀出其他像素信號期間，來自像素位點之像素信號儲存(兩個樣本)。一第三子電路(423)被設計用於儲存短曝光信號，如以下段落中詳細描述。亦如圖4B中展示，第一子電路(421)、第二子電路(422)及第三子電路(423)之組成部分分別用標記A，B及S予以標記。儲存配置(420)進一步包括一輸入(460)，該輸入(460)可用於將儲存配置(420)連接至像素位點配置(410)。

參考圖4A至圖6之一組合以繪示針對各像素之長曝光及短曝光及讀出序列之持續時間，且更詳細地描述圖4A之電子電路(400A)之各種元件在操作期間之功能性。對於類型0像素，藉由強制一短重設信號至重設線(R_PD0 )來起始長曝光。此對於影像感測器上之所有0像素皆係全域的。換言之，跨各像素類型(即，相同類型之所有像素)全域地啟動重設電晶體Ti (i=1、2、...、N) (因此重設對應光電二極體)。接著在長曝光0完成之前，重設共同電容器(C_FD )，因此產生一第一像素信號(長曝光期間每像素位點之兩個樣本之第一樣本)，該第一像素信號可用於初始化第一子電路(421)之CDS。換言之，且如圖6中可見，重設線(R_FD )被啟動，接著被撤銷啟動；且信號線(SEL、S_A 、S1_A 、R_A )皆被啟動(見圖6)。此後，將從長曝光產生的一第二像素信號(在長曝光期間每像素位點之兩個樣本之第二樣本)傳送至浮動擴散元件(FD)，且隨後傳送至(C_1A )。為了這麼做點，且如圖6中可見，重設線(R_FD 、R_A )被撤銷啟動；且信號線(TX₀ 、SEL、S_A 、S1_A )皆被啟動，接著被撤銷啟動。

在此項領域中已知，在一CMOS感測器中產生的雜訊之一大部分係來自浮動擴散元件之重設，且此係歸因於此元件之相對大電容。熟習此項技術者將理解，藉由重設浮動擴散電容器(C_FD )，產生第一像素樣本(其係等效於重設電壓加上雜訊之電壓)，且因此電容器C2A將攜載等效於雜訊之一電壓。熟習此項技術者亦將理解，作為從長曝光傳送第二像素信號之結果，跨電容器(C_1A )有效地出現等效於信號加上浮動擴散雜訊之一電壓。參考圖4B，且在讀出期間，信號讀取基本上係跨電容(C_1A )及(C_2A )之電壓之間之差，意味著歸因於浮動擴散重設雜訊之電壓將憑藉相關雙重取樣而減除。

進一步參考圖4A至圖6，在長曝光從浮動擴散元件傳送之後，將一短重設信號發送至(R_PD0 )以開始短曝光。在短曝光結束時，來自光電二極體(PD₀ )之像素信號藉由啟動信號線(TX₀ 、SEL、S_S )且撤銷啟動兩條信號線(S_A 、S1_A )而被傳送至電容器C_1S 。一旦對應於短曝光之像素信號被傳送至儲存器之第三子電路(423)，便保持(及隔離)類型0像素之短取樣及長取樣直至該類型之讀出。同時，對於類型1像素(參見圖5B)，長曝光完成且可以與針對類型0像素描述之方式類似之方式被傳送至儲存配置(420)之第二子電路。

繼續參考圖4A至圖6，在啟動信號(RS_A )之後執行讀出，從而將子電路(421)連接至一行線(450)以傳送長曝光像素信號。此外，藉由啟動且接著撤銷啟動信號(SEL_C1S 、S1_SA )，將讀出短曝光像素信號且將其傳送至行線(450)。在讀出針對類型0像素完成後，群組1之短曝光結束，且該電壓可被傳送至C_1S 。此程序針對類型2像素繼續，且接著針對後續像素類型。熟習此項技術者將理解，在不脫離本發明之精神及範疇之情況下，亦可設想實施例，其中亦可以與上文關於子電路(421)描述之類似方式針對子電路(423)實施相關雙重取樣。

繼續參考圖4A，且根據本發明之進一步實施例，可藉由採用堆疊CMOS感測器技術來設計電子電路(400A) (如先前關於圖2C所描述)以在讀出前儲存像素信號。在此等實施例中，像素位點配置(410)及儲存配置(420)可能在分開之矽層中實施，例如，如圖4A中註明之一頂部矽層及一底部矽層。換言之，像素位點配置(410)及儲存配置(420)可能在分開晶粒晶片上實施。此外，像素位點配置(410)及儲存配置(420)可透過一微型接觸件(430)連接，該微型接觸件(430)可例如表示一微凸塊接觸件。熟習此項技術者將理解，憑藉實施共用之浮動擴散區域(411)，可達成一改良光電二極體填充因子。為了進一步闡明此點且繼續3×3像素之像素群組之先前描述實例，像素位點配置(410)將含有21個電晶體(2×9 + 3=21)，且因此，每群組之3×3像素將有效地具有每像素位點之21/9=2.33個電晶體，此允許更小之像素及一更大之光電二極體填充因子。

本發明中描述之方法及系統可能以硬體、軟體、韌體或其等之任何組合來實施。被描述為方塊、模組或組件之特徵可能一起實施(例如，在諸如整合邏輯裝置之一邏輯裝置中)或分開實施(例如，作為分開之經連接邏輯裝置)。本發明之方法之軟體部分可包括一電腦可讀媒體，該電腦可讀媒體包括指令，該等指令在被執行時至少部分地執行所描述之方法。電腦可讀媒體可包括例如一隨機存取記憶體(RAM)及/或一唯讀記憶體(ROM)。指令可由一處理器(例如，一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化邏輯陣列(FPGA)、一圖形處理單元(GPU)或一通用GPU)執行。

已描述本發明之許多實施例。然而，將理解，在不脫離本發明之精神及範疇之情況下，可能進行各種修改。因此，其他實施例在下文發明申請專利範圍之範疇內。

上文闡述之實例被提供給此項領域之一般技術者作為如何製作且使用本發明之實施例之一完整揭示及描述，且不旨在限制發明人/若干發明人視為其等之揭示內容之內容之範疇。

用於執行對於熟習此項技術者而言顯而易見之本文揭示之方法及系統之上述模式之修改旨在落入下文發明申請專利範圍之範疇內。說明書中提及之所有專利及公開案指示熟習本發明所屬技術者之技能水準。本發明中引用之所有參考皆以引用的方式併入，其程度如同各參考之完整內容已個別地以引用的方式併入。

應理解，本發明不限於當然可能變化之特定方法或系統。亦應理解，本文使用之術語僅用於描述特定實施例之目的，且不旨在為限制性的。如在此說明書及隨附發明申請專利範圍中所使用，單數形式「一」、「一個」及「該」包含複數參考物，除非內容另有明確指定。術語「複數個」包含兩個或兩個以上參考物，除非內容另有明確指定。除非另外定義，否則本文使用之所有技術及科學術語具有與本發明所屬領域之一般技術者通常理解之含義相同之含義。 例舉實例性實施例

上文已經關於用於時間遞色取樣之方法及裝置描述本發明之例舉實例性實施例(「EEE」)。因此，本發明之一實施例可能涉及一或多個實例，例舉如下： (EEE1.)一種影像感測器，其包括劃分成N個群組之複數個像素位點，N係大於1之一整數，其中： 該N個群組之一群組之一或多個像素位點經組態以經歷一曝光序列，該曝光序列包括一第一擷取持續時間之一第一曝光，其後接著一第二擷取持續時間之一第二曝光，從而產生對應於該第一曝光之一第一像素信號及對應於該第二曝光之一第二像素信號； 該影像感測器經組態使得在該第二曝光之後讀出該第一像素信號及該第二像素信號； 該N個群組之連續群組之該等曝光序列之開始時間錯開達一設定偏移時間； 該N個群組之該等群組具有相等之圖框時間，其中該N個群組之該等群組之該圖框時間被定義為該第一擷取持續時間、該第二擷取持續時間及讀出時間之一總和。 (EEE2.)如例舉實例性實施例1引述之影像感測器，其中藉由將一彩色濾波器馬賽克劃分成M×M個像素之群組來形成該N個群組之該等群組，其中N=M² ，且其中M係大於1之一整數。 (EEE3.)如例舉實例性實施例1或2引述之影像感測器，其中該彩色濾波器馬賽克係a)拜耳濾波器、b) CYYM濾波器、c) CYGM濾波器、或d) RGBW濾波器之一者。 (EEE4.)如任何先前例舉實例性實施例引述之影像感測器，其中該第一擷取持續時間及該等第二擷取持續時間不同。 (EEE5.)如任何先前例舉實例性實施例引述之影像感測器，其中該設定偏移時間等於或小於該N個群組之各群組之圖框時間除以N。 (EEE6.)如例舉實例性實施例5引述之影像感測器，其中： 該N個群組之所有群組之該等第一擷取持續時間相等； 該N個群組之所有群組之該等第二擷取持續時間相等；及 該N個群組之所有群組之該等讀出時間相等。 (EEE7.)一種電子電路，其包括一像素位點配置及一儲存配置，其中： 該像素位點配置包括N個像素位點，N係大於1之一整數，以及一浮動擴散電路； 該N個像素位點之一像素位點包括一光電二極體、用於重設該光電二極體之一像素位點重設電晶體及一像素位點傳送電晶體，當該像素位點傳送電晶體被啟動時，像素信號透過該像素位點傳送電晶體傳送至該浮動擴散電路； 該浮動擴散元件包括： i)一浮動擴散電容器，其用於儲存來自歸因於曝光而產生的像素信號之電荷； ii)一浮動擴散重設電晶體，其連接至該浮動擴散電容器且用於重設該浮動擴散電容器；及 iii)一浮動擴散傳送電晶體，其配置於一源極隨耦器組態且將該浮動擴散電容器連接至該儲存配置；及 該浮動擴散元件在該N個像素位點之間共用。 (EEE8.)如例舉實例性實施例7引述之電子電路，其中該N個像素位點之該等像素位點傳送電晶體每次一個地被啟動以每次將該N個像素位點之一個像素位點與該浮動擴散元件連接。 (EEE9.)如例舉實例性實施例7或8引述之電子電路，其中該像素位點配置及該儲存配置在分開之晶粒或晶片上實施。 (EEE10.)如例舉實例性實施例9引述之電子電路，其中該等分開之晶粒或晶片透過微凸塊彼此連接。 (EEE11.)如例舉實例性實施例8、9或10引述之電子電路，其中： 該N個像素位點之一像素位點，其中N經組態以經歷一曝光序列，該曝光序列包括一第一擷取持續時間之一第一曝光，其後接著一第二擷取持續時間之一第二曝光，從而產生對應於該第一曝光之一第一像素信號，其後接著對應於該第二曝光之一第二像素信號；及 該電子電路經組態使得在該第二曝光之後讀出該第一像素信號及該第二像素信號； 該N個像素位點之連續像素位點之曝光序列之開始時間錯開達一設定偏移時間；及 該N個像素位點之該等像素位點具有相等之圖框時間，其中該N個像素位點之該像素位點之總圖框時間被定義為該第一擷取持續時間、該第二擷取持續時間及讀出時間之一總和。 (EEE12.)如例舉實例性實施例7至11中任一項引述之電子電路，其中： 該N個像素位點之所有像素位點之該第一擷取持續時間相等； 該N個像素位點之所有像素位點之該第二擷取持續時間相等；及 該N個像素位點之所有像素位點之該讀出時間相等。 (EEE13.)如例舉實例性實施例10引述之電子電路，其中該儲存電路包括彼此連接之一第一子電路、一第二子電路及一第三子電路，且其中： 該第一子電路經組態以儲存該N個像素位點之一第一像素位點之第一像素信號； 該第三子電路經組態以儲存該N個像素位點之該第一像素位點之第二像素信號，且隨後經重新組態以儲存該N個像素位點之一第二像素位點之第二像素信號； 該第二子電路經組態以儲存該第二像素位點之該第一像素信號； 該N個像素位點之該第一像素位點及該第二像素位點係連續像素位點。 (EEE14.)如例舉實例性實施例11引述之電子電路，其中該第一像素信號包括每像素位點之兩個樣本。 (EEE15.)如例舉實例性實施例12引述之電子電路，其中該兩個樣本包括一第一樣本及一第二樣本且其中： 在藉由啟動該浮動擴散重設電晶體而重設該浮動擴散電容器之後，該第一樣本對應於跨該浮動擴散電容器之電荷；及 該第二樣本對應於歸因於該N個像素位點之一對應像素位點之該第一曝光而產生的電荷。 (EEE16.)如例舉實例性實施例13至15中任一項引述之電子電路，其中該第二像素信號對應於歸因於該N個像素位點之該對應像素位點之該第二曝光而產生的電荷。 (EEE17.)如例舉實例性實施例14引述之電子電路，其中： 該第一子電路包括一第一電容器、一第二電容器、及與該第一電容器及/或該第二電容器連接之複數個第一子電路電晶體； 該第二子電路包括一第三電容器、一第四電容器、及與該第三電容器及/或該第四電容器連接之複數個第二子電路電晶體； 該第三子電路包括一第五電容器、及與該第五電容器連接之複數個第三子電路電晶體； 對應於該第一像素位點之該第一樣本的該等電荷跨該第一電容器予以儲存且保持，直至該第一子電路之一讀出； 對應於該第一像素位點之該第二樣本的該等電荷跨該第二電容器予以儲存且保持，直至該第一子電路之該讀出； 對應於該第二像素位點之該第一樣本的該等電荷跨該第三電容器予以儲存且保持，直至該第二子電路之一讀出； 對應於該第二像素位點之該第二樣本的該等電荷跨該第四電容器予以儲存且保持，直至該第二子電路之該讀出； 對應於該第一像素位點之該第二像素信號的該等電荷跨該第五電容器予以儲存且保持，直至該第一子電路之該讀出； 在該第一子電路之該讀出之後，對應於該第二像素位點之該第二像素信號的該等電荷跨該第五電容器予以儲存，且跨該第五電容器予以保持，直至該第二子電路之該讀出； 該第一子電路、該第二子電路及該第三子電路之一子電路包括一第一組電晶體及一第二組電晶體，其中： 在該子電路中之一電荷儲存期間，該第一組電晶體被啟動且該第二電晶體組被撤銷啟動；及 在該子電路之一讀出期間，該第一組電晶體被撤銷啟動且該第二組電晶體被啟動。 (EEE18.)一種影像感測器，包括如例舉實例性實施例11至17中任一項引述之複數個電子電路，其中： 像素位點劃分成N個像素群組，N係大於1之一整數，且其中該N個像素群組之各像素群組包括該複數個電子電路之對應像素位點；及 該像素位點重設電晶體跨該N個像素群組之各像素群組被全域啟動。 (EEE19.)一種成像方法，其包括： 提供複數個像素位點； 將複數個像素位點劃分成N個群組，N係大於1之一整數； 將該N個群組之一群組之像素位點曝光於一第一擷取持續時間之一第一曝光，從而產生一第一像素信號； 將該N個群組之該群組之該等像素位點曝光於一第二擷取持續時間之一第二曝光，從而產生一第二像素信號； 讀出該第一像素信號及該第二像素信號；及 使該第一曝光、該第二曝光及連續像素位點之該讀出錯開達一設定偏移時間。 (EEE20.)如例舉實例性實施例19引述之方法，其中藉由將一彩色濾波器馬賽克劃分成M×M個像素之群組來形成該N個群組之該等群組，其中N=M² 且其中M係大於1之一整數。 (EEE21.)如例舉實例性實施例19或20引述之成像方法，其中該彩色濾波器馬賽克係a)拜耳濾波器、b) CYYM濾波器、c) CYGM濾波器、或d) RGBW濾波器之一者。 (EEE22.)如例舉實例性實施例19、20或21引述之成像方法，其中該第一擷取持續時間及該第二擷取持續時間不同。 (EEE23.)如例舉實例性實施例20、21或22引述之成像方法，其中該設定偏移時間等於或小於該N個群組之各群組之圖框時間除以N。 (EEE24.)如例舉實例性實施例21、22或23引述之成像方法，其中： 該N個群組之所有群組之該第一擷取持續時間相等； 該N個群組之所有群組之該第二擷取持續時間相等；及 該N個群組之所有群組之讀出時間相等。

201:頂部矽層 202:微凸塊 203:下層電路 400A:電子電路 410:像素位點配置 411:浮動擴散元件/浮動擴散區域 415_0至415_N:像素位點 420:儲存配置 421:第一子電路 422:第二子電路 423:第三子電路 430:微型接觸件 450:行線 460:輸入

圖1展示一拜耳馬賽克結構胞。

圖2A展示一先前技術5電晶體(5T)像素結構。

圖2B展示一先前技術7電晶體(7T)像素結構。

圖2C展示用於圖框內多快門之一先前技術堆疊CMOS方法。

圖3A展示一先前技術拜耳馬賽克，其中像素劃分成3×3像素之胞。

圖3B展示圖3A之拜耳馬賽克之像素類型之先前技術錯開之短曝光及長曝光。

圖4A展示根據本發明之一實施例之一電子電路。

圖4B展示根據本發明另一實施例之一儲存配置。

圖5A至圖5B展示根據本發明之教示之一影像感測器之全域時序及讀出序列。

圖6展示與圖4B中展示之儲存配置相關之各種信號之時序圖。

400A:電子電路

410:像素位點配置

411:浮動擴散元件/浮動擴散區域

415_0至415_N:像素位點

420:儲存配置

430:微型接觸件

Claims (17)

1. 一種電子電路，其包括一像素位點配置及一儲存配置，該像素位點配置包括N個像素位點，N係大於1之一整數，其中： 藉由像素類型使用N個連續數字之一序列來標記該N個像素位點之像素位點； 該N個像素位點之各像素位點經組態以經歷一曝光序列，該曝光序列包括一第一擷取持續時間之一第一曝光，其後接著一第二擷取持續時間之一第二曝光，從而產生對應於該第一曝光之一第一像素信號及對應於該第二曝光之一第二像素信號； 該電子電路經組態用於在該第一曝光之後將該第一信號儲存於該儲存配置之一子電路中，且用於在該第二曝光之後將該第二信號儲存於該儲存配置之一子電路中； 該電子電路經組態用於在將該第二像素信號儲存於該儲存配置之一子電路中之後，讀出儲存該第一像素信號的該儲存配置之一子電路及儲存該第二像素信號的該儲存配置之一子電路； 連續像素類型之像素位點之該等曝光序列之開始時間錯開達一設定偏移時間；及 該複數個像素位點具有相等之圖框時間，其中該等像素位點之該圖框時間被定義為該第一擷取持續時間、該第二擷取持續時間、讀出時間及一遮沒時間之一總和。
2. 如請求項1之電子電路，其中藉由將一彩色濾波器馬賽克劃分成M×M個像素之群組來形成該N個像素位點之該等群組，其中N=M² ，且其中M係大於1之一整數。
3. 如請求項2之電子電路，其中該彩色濾波器馬賽克係a)拜耳濾波器、b) CYYM濾波器、c) CYGM濾波器、或d) RGBW濾波器之一者。
4. 如請求項1至3中任一項之電子電路，其中該第一擷取持續時間及該等第二擷取持續時間不同。
5. 如請求項1至3中任一項之電子電路，其中該設定偏移時間等於或小於該N個群組之各群組之該圖框時間除以N。
6. 如請求項1至3中任一項之電子電路，其中： 所有該等像素位點之該等第一擷取持續時間相等； 所有該等像素位點之該等第二擷取持續時間相等；及 所有該等像素位點之該等讀出時間相等。
7. 如請求項1至3中任一項之電子電路，其中： 該像素位點配置包括一浮動擴散電路； 該N個像素位點之一像素位點包括一光電二極體、用於重設該光電二極體之一像素位點重設電晶體及一像素位點傳送電晶體，當該像素位點傳送電晶體被啟動時，像素信號透過該像素位點傳送電晶體傳送至該浮動擴散電路； 該浮動擴散電路包括： i)一浮動擴散元件，其用於儲存來自歸因於曝光而產生的像素信號之電荷； ii)一浮動擴散重設電晶體，其連接至該浮動擴散元件且用於重設該浮動擴散元件；及 iii)一浮動擴散傳送電晶體，其將該浮動擴散元件連接至該儲存配置； 該浮動擴散元件在該N個像素位點之間共用。
8. 如請求項7之電子電路，其中該N個像素位點之該等像素位點傳送電晶體經組態以每次一個地被啟動以每次將該N個像素位點之一個像素位點與該浮動擴散元件連接。
9. 如請求項1至3中任一項之電子電路，其中該像素位點配置及該儲存配置在分開之晶粒或晶片上實施。
10. 如請求項9之電子電路，其中該等分開之晶粒或晶片透過微凸塊彼此連接。
11. 如請求項1至3中任一項之電子電路，其中該儲存配置包括一第一子電路、一第二子電路及一第三子電路，且其中： 該第一子電路經組態以儲存該N個像素位點之一第一像素位點之該第一像素信號； 該第三子電路經組態以儲存該N個像素位點之該第一像素位點之該第二像素信號，且隨後經重新組態以儲存該N個像素位點之一第二像素位點之該第二像素信號； 該第二子電路經組態以儲存該第二像素位點之該第一像素信號； 該N個像素位點之該第一像素位點及該第二像素位點係連續像素類型。
12. 如請求項7之電子電路，其中該第一像素信號包括一第一樣本及一第二樣本且其中： 在藉由啟動該浮動擴散重設電晶體而重設該浮動擴散元件之後，該第一樣本對應於跨該浮動擴散元件之電荷； 該第二樣本對應於歸因於該N個像素位點之一對應像素位點之該第一曝光而產生的電荷。
13. 如請求項1至3中任一項之電子電路，其中該第二像素信號對應於歸因於該N個像素位點之該對應像素位點之該第二曝光而產生的電荷。
14. 如請求項11之電子電路，其中該第一子電路包括一第一電容器、一第二電容器、及與該第一電容器及/或該第二電容器連接之複數個第一子電路電晶體； 該第二子電路包括一第三電容器、一第四電容器、及與該第三電容器及/或該第四電容器連接之複數個第二子電路電晶體； 該第三子電路包括一第五電容器、及與該第五電容器連接之複數個第三子電路電晶體； 對應於該第一像素位點之該第一樣本的該等電荷跨該第一電容器予以儲存且保持，直至該第一子電路之一讀出； 對應於該第一像素位點之該第二樣本的該等電荷跨該第二電容器予以儲存且保持，直至該第一子電路之該讀出； 對應於該第二像素位點之該第一樣本的該等電荷跨該第三電容器予以儲存且保持，直至該第二子電路之一讀出； 對應於該第二像素位點之該第二樣本的該等電荷跨該第四電容器予以儲存且保持，直至該第二子電路之該讀出； 對應於該第一像素位點之該第二像素信號的該等電荷跨該第五電容器予以儲存且保持，直至該第一子電路之該讀出； 在該第一子電路之該讀出之後，對應於該第二像素位點之該第二像素信號的該等電荷跨該第五電容器予以儲存，且跨該第五電容器予以保持，直至該第二子電路之該讀出； 該第一子電路、該第二子電路及該第三子電路之一子電路包括一第一組電晶體及一第二組電晶體，其中： 在該子電路中之一電荷儲存期間，該第一組電晶體被啟動且該第二電晶體組被撤銷啟動；及 在該子電路之一讀出期間，該第一組電晶體被撤銷啟動且該第二組電晶體被啟動。
15. 一種影像感測器，包括如請求項7至14中任一項之複數個電子電路，其中： 該等電子電路之該等像素位點重設電晶體跨相同像素類型之像素位點全域啟動。
16. 一種成像方法，其包括： 提供包括N個像素位點之一像素位點配置，N係大於1之一整數，以及一儲存配置； 藉由像素類型使用N個連續整數之一序列來標記該N個像素位點之該等像素位點； 將該N個像素位點之各像素位點曝光於一曝光序列，該曝光序列包括一第一擷取持續時間之一第一曝光，其後接著一第二擷取持續時間之一第二曝光，從而產生對應於該第一曝光之一第一像素信號及對應於該第二曝光之一第二像素信號； 在該第一曝光之後將該第一信號儲存於該儲存配置之一子電路中，且在該第二曝光之後將該第二信號儲存於該儲存配置之一子電路中； 在將該第二像素信號儲存於該儲存配置之一子電路中之後，讀出儲存該第一像素信號的該儲存配置之一子電路及儲存該第二像素信號的該儲存配置之一子電路；及 使連續像素類型之像素位點之該第一曝光、該第二曝光、該讀出及一遮沒時間錯開達一設定偏移時間。
17. 如請求項16之方法，其中藉由將一彩色濾波器馬賽克劃分成M×M個像素之群組來形成該N個像素位點之該等群組，其中N=M² 且其中M係大於1之一整數。

Images