JP2021528026A - 時間ディザードサンプリング用cmosセンサアーキテクチャ - Google Patents
時間ディザードサンプリング用cmosセンサアーキテクチャ Download PDFInfo
- Publication number
- JP2021528026A JP2021528026A JP2021513895A JP2021513895A JP2021528026A JP 2021528026 A JP2021528026 A JP 2021528026A JP 2021513895 A JP2021513895 A JP 2021513895A JP 2021513895 A JP2021513895 A JP 2021513895A JP 2021528026 A JP2021528026 A JP 2021528026A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- exposure
- subcircuit
- floating diffusion
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
- H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【選択図】5B
Description
本願は、2018年9月12日に出願された米国仮特許出願第62/730,235号および2018年9月12日に出願された欧州特許出願第18193941.4号に基づく優先権を主張するものであり、両出願の開示内容を全て本願に援用する。
(1)技術分野
本開示は、相補型金属酸化物半導体(CMOS)イメージセンサに関し、より詳細には、イメージ画素の時間ディザードサンプリング(temporal dithered sampling)のための方法および装置に関する。
コンシューマー用およびプロ用カメラシステムには、CMOSイメージセンサが広く使用されている。赤、緑および青(R、G、B)カラーチャネルをイメージ化するために、図1に示すようなベイヤーモザイクパターンが一般に使用される。撮像の後に、デモザイク処理を使用して、フル解像度R、G、B画像を推定する。特にコンシューマー向けの用途に対しては、典型的には、ローリングシャッター読み出しが使用される。なぜなら、読み出し中の露光を、1画素当たり最小のトランジスタ数を用いて行うことが可能になり、電力消費が低く維持されるからである。この方法において、1走査線当たり、各画素電圧は、センサアレイの下方の列(column)バッファに同時に転送され、その後、これらの値は、マルチプレクサを使用してシリアルに読み出される。列バッファへの転送の後、その行(row)における各画素のフォトダイオードは、リセットされ、新しい蓄積(integration)を開始することが可能になる。この処理が後の行に対して繰り返されるが、ローリングシャッター方法においては、特定の行に対するフォトダイオードリセット信号が前の行に対して若干遅延する(行転送および読み出し時間だけ遅延する)。垂直方向に沿った時間的なずれ(temporal staggering)によって、素早く動くシーンオブジェクトに対して動きアーチファクトが生じ得る。最も一般的な動きアーチファクトは、垂直または水平エッジが見かけ上曲がることである。
本開示全体にわたり、「フローティングディフュージョン(floating diffusion)」という用語は、イメージセンサのピクセルのフォトダイオードに保持される電荷パケットを、センサ出力において検出可能な電圧変化に変換するために使用される電荷感知回路を指すために使用される。「画素サンプル」または「画素信号」という用語は、そのような電圧変化に基づく信号を説明するために使用される。
図4Aは、本開示のある実施形態による電子回路(400A)を示す。上記のように、電子回路(400A)は、イメージ画素がN×M個の画素からなるグループ群に分割される、上記援用の出願に記載の概念を採用する。詳細は後述するが、複数の電子回路(400A)を備えるイメージセンサは、画素タイプに基づくグローバルシャッターおよび1画素当たり2サンプルの画素タイプに基づくスタガード状読み出しを含むように設計され得る。
時間ディザードサンプリングのための方法およびデバイスに関して、本発明の列挙実施形態例(enumerated example embodiment:EEE)を上記した。したがって、本発明の実施形態は、以下に列挙する例のうちの1つ以上に関し得る。
(EEE1.)
N個のグループに分割された複数の画素部を備え、Nは、1よりも大きな整数である、イメージセンサであって、
前記N個のグループの1グループの1つ以上の画素部は、第1の撮像期間の第1の露光と、それに続く第2の撮像期間の第2の露光とを含む露光シーケンスを受けることによって、前記第1の露光に対応する第1の画素信号および前記第2の露光に対応する第2の画素信号を生成するように構成され、
前記イメージセンサは、前記第1の画素信号および前記第2の画素信号が前記第2の露光の後に読み出されるように構成され、
前記N個のグループの連続したグループの前記露光シーケンスの開始時間は、設定オフセット時間だけずらされ、
前記N個のグループの前記グループは、等しいフレーム時間を有し、前記N個のグループの前記グループの前記フレーム時間は、前記第1の撮像期間、前記第2の撮像期間および前記読み出し時間の合計として定義される、
イメージセンサ。
(EEE2.)
前記N個のグループの前記グループは、カラーフィルタモザイクをM×M個の画素からなるグループ群に分割することによって形成され、ここで、N=M2であり、Mは、1よりも大きな整数である、列挙実施形態例1に記載のイメージセンサ。
(EEE3.)
前記カラーフィルタモザイクは、a)ベイヤーフィルタ、b)CYYMフィルタ、c)CYGMフィルタ、またはd)RGBWフィルタのうちの1つである、列挙実施形態例1または2に記載のイメージセンサ。
(EEE4.)
前記第1の撮像期間および前記第2の撮像期間は、互いに異なる、先行する列挙実施形態例のいずれかに記載のイメージセンサ。
(EEE5.)
前記設定オフセット時間は、前記N個のグループの各グループの前記フレーム時間をNで割り算して得た値以下である、先行する列挙実施形態例のいずれかに記載のイメージセンサ。
(EEE6.)
前記N個のグループのすべてのグループの前記第1の撮像期間は、等しく、
前記N個のグループのすべてのグループの前記第2の撮像期間は、等しく、
前記N個のグループのすべてのグループの前記読み出し時間は、等しい、列挙実施形態例5に記載のイメージセンサ。
(EEE7.)
画素部配列とストレージ配列とを備える電子回路であって、
前記画素部配列は、N個の画素部であって、Nは、1よりも大きな整数である、N個の画素部と、フローティングディフュージョン回路とを備え、
前記N個の画素部の1画素部は、フォトダイオードと、前記フォトダイオードをリセットするための画素部リセットトランジスタと、画素部転送トランジスタであって、前記画素部転送トランジスタがアクティブにされると画素信号が前記画素部転送トランジスタを介して前記フローティングディフュージョン回路に転送される、画素部転送トランジスタとを備え、
前記フローティングディフュージョン素子は、
i)露光によって生成された画素信号からの電荷を格納するためのフローティングディフュージョンコンデンサと、
ii)前記フローティングディフュージョンコンデンサに接続され、前記フローティングディフュージョンコンデンサをリセットするために使用されるフローティングディフュージョンリセットトランジスタと、
iii)ソースフォロワ構成で配置され、前記フローティングディフュージョンコンデンサを前記ストレージ配列に接続するフローティングディフュージョン転送トランジスタと、
を備え、
前記フローティングディフュージョン素子は、前記N個の画素部の間で共有される、
電子回路。
(EEE8.)
前記N個の画素部の前記画素部転送トランジスタは、一つずつアクティブにされて、一度につき、前記N個の画素部のうちの1つの画素部を前記フローティングディフュージョン素子に接続する、列挙実施形態例7に記載の電子回路。
(EEE9.)
前記画素部配列および前記ストレージ配列は、別個のダイまたはチップ上に実装される、列挙実施形態例7または8に記載の電子回路。
(EEE10.)
前記別個のダイまたはチップは、マイクロバンプを介して互いに接続される、列挙実施形態例9に記載の電子回路。
(EEE11.)
前記N個の画素部の1画素部は、ここで、Nは、第1の撮像期間の第1の露光と、それに続く第2の撮像期間の第2の露光を含む露光シーケンスを受けることによって、前記第1の露光に対応する第1の画素信号と、それに続く前記第2の露光に対応する第2の画素信号とを生成するように構成され、
前記電子回路は、前記第1の画素信号および前記第2の画素信号が前記第2の露光の後に読み出されるように構成され、
前記N個の画素部の連続した画素部の前記露光シーケンスの開始時間は、設定オフセット時間だけずらされ、
前記N個の画素部の前記画素部は、等しいフレーム時間を有し、前記N個の画素部の前記画素部の総フレーム時間は、前記第1の撮像期間、前記第2の撮像期間、および前記読み出し時間の合計として定義される、
列挙実施形態例8、9または10に記載の電子回路。
(EEE12.)
前記N個の画素部のすべての画素部の前記第1の撮像期間は、等しく、
前記N個の画素部のすべての画素部の前記第2の撮像期間は、等しく、
前記N個の画素部のすべての画素部の前記読み出し時間は、等しい、
列挙実施形態例7〜11のいずれか1つに記載の電子回路。
(EEE13.)
前記ストレージ回路は、互いに接続された第1、第2および第3のサブ回路を備え、
前記第1のサブ回路は、前記N個の画素部の第1の画素部の前記第1の画素信号を格納するように構成され、
前記第3のサブ回路は、前記N個の画素部の前記第1の画素部の前記第2の画素信号を格納するように構成され、その後、前記N個の画素部の第2の画素部の前記第2の画素信号を格納するように再構成され、
前記第2のサブ回路は、前記第2の画素部の前記第1の画素信号を格納するように構成され、
前記N個の画素部の前記第1および前記第2の画素部は、連続した画素部である、
列挙実施形態例10に記載の電子回路。
(EEE14.)
前記第1の画素信号は、1画素部当たり2つのサンプルを含む、
列挙実施形態例11に記載の電子回路。
(EEE15.)
前記2つのサンプルは、第1のサンプルと、第2のサンプルとを含み、
前記第1のサンプルは、前記フローティングディフュージョンリセットトランジスタをアクティブにすることによって前記フローティングディフュージョンコンデンサがリセットされた後の、前記フローティングディフュージョンコンデンサの電荷に対応し、
前記第2のサンプルは、前記N個の画素部のうちの対応する画素部の前記第1の露光によって生成される電荷に対応する、
列挙実施形態例12に記載の電子回路。
(EEE16.)
前記第2の画素信号は、前記N個の画素部の前記対応する画素部の前記第2の露光によって生成される電荷に対応する、列挙実施形態例13〜15のいずれか1つに記載の電子回路。
(EEE17.)
前記第1のサブ回路は、第1のコンデンサと、第2のコンデンサと、前記第1のコンデンサおよび/または前記第2のコンデンサに接続された複数の第1のサブ回路トランジスタとを備え、
前記第2のサブ回路は、第3のコンデンサと、第4のコンデンサと、前記第3のコンデンサおよび/または前記第4のコンデンサに接続された複数の第2のサブ回路トランジスタとを備え、
前記第3のサブ回路は、第5のコンデンサと、前記第5のコンデンサに接続された複数の第3のサブ回路トランジスタとを備え、
前記第1の画素部の前記第1のサンプルに対応する前記電荷は、前記第1のサブ回路の読み出しまで、前記第1のコンデンサに格納および保持され、
前記第1の画素部の前記第2のサンプルに対応する前記電荷は、前記第1のサブ回路の前記読み出しまで、前記第2のコンデンサに格納および保持され、
前記第2の画素部の前記第1のサンプルに対応する前記電荷は、前記第2のサブ回路の読み出しまで、前記第3のコンデンサに格納および保持され、
前記第2の画素部の前記第2のサンプルに対応する前記電荷は、前記第2のサブ回路の前記読み出しまで、前記第4のコンデンサに格納および保持され、
前記第1の画素部の前記第2の画素信号に対応する前記電荷は、前記第1のサブ回路の前記読み出しまで、前記第5のコンデンサに格納および保持され、
前記第2の画素部の前記第2の画素信号に対応する前記電荷は、前記第1のサブ回路の前記読み出しの後に、前記第5のコンデンサに格納され、前記第2のサブ回路の前記読み出しまで、前記第5のコンデンサに保持され、
前記第1、前記第2および前記第3のサブ回路の1サブ回路は、第1組のトランジスタと第2組のトランジスタとを備え、
前記サブ回路における電荷格納中に、前記第1組のトランジスタは、アクティブにされ、前記第2組のトランジスタは、非アクティブにされ、
前記サブ回路の読み出し中に、前記第1組のトランジスタは、非アクティブにされ、前記第2組のトランジスタは、アクティブにされる、
列挙実施形態例14に記載の電子回路。
(EEE18.)
列挙実施形態例11〜17のいずれか1つに記載の電子回路を複数備えるイメージセンサであって、
画素部は、N個の画素グループに分割され、Nは、1よりも大きな整数であり、前記N個の画素グループの各画素グループは、前記複数の電子回路の対応する画素部を含み、
前記画素部リセットトランジスタは、前記N個の画素グループの各画素グループにわたりグローバルにアクティブにされる、
イメージセンサ。
(EEE19.)
イメージング方法であって、
複数の画素部を提供する工程と、
前記複数の画素部をN個のグループに分割する工程であって、Nは、1よりも大きな整数である、工程と、
前記N個のグループの1グループの画素部に対して、第1の撮像期間の第1の露光を行うことによって、第1の画素信号を生成する工程と、
前記N個のグループの前記グループの前記画素部に対して、第2の撮像期間の第2の露光を行うことによって、第2の画素信号を生成する工程と、
前記第1の画素信号および前記第2の画素信号を読み出す工程と、
連続した画素部の前記第1の露光、前記第2の露光および前記読み出しを設定オフセット時間だけずらす工程と、
を包含する、イメージング方法。
(EEE20.)
前記N個のグループの前記グループは、カラーフィルタモザイクをM×M個の画素からなるグループ群に分割することによって形成され、ここで、N=M2であり、Mは、1よりも大きな整数である、列挙実施形態例19に記載の方法。
(EEE21.)
前記カラーフィルタモザイクは、a)ベイヤーフィルタ、b)CYYMフィルタ、c)CYGMフィルタ、またはd)RGBWフィルタのうちの1つである、列挙実施形態例19または20に記載のイメージング方法。
(EEE22.)
前記第1の撮像期間および前記第2の撮像期間は、互いに異なる、列挙実施形態例19、20または21に記載のイメージング方法。
(EEE23.)
前記設定オフセット時間は、前記N個のグループの各グループの前記フレーム時間をNで割り算して得た値以下である、列挙実施形態例20、21または22に記載のイメージング方法。
(EEE24.)
前記N個のグループのすべてのグループの前記第1の撮像期間は、等しく、
前記N個のグループのすべてのグループの前記第2の撮像期間は、等しく、
前記N個のグループのすべてのグループの前記読み出し時間は、等しい、
列挙実施形態例21、22または23に記載のイメージング方法。
Claims (17)
- 画素部配列とストレージ配列とを備える電子回路であって、前記画素部配列は、N個の画素部を含み、Nは、1よりも大きな整数であり、
前記N個の画素部の複数の画素部は、N個の連続した数のシーケンスを使用し、画素タイプによってラベル付けされ、
前記N個の画素部の各画素部は、第1の撮像期間の第1の露光と、それに続く第2の撮像期間の第2の露光とを含む露光シーケンスを受けることによって、前記第1の露光に対応する第1の画素信号および前記第2の露光に対応する第2の画素信号を生成するように構成され、
前記電子回路は、前記第1の露光の後に前記第1の信号を前記ストレージ配列のサブ回路に格納し、前記第2の露光の後に前記第2の信号を前記ストレージ配列のサブ回路に格納するように構成され、
前記電子回路は、前記第2の画素信号を前記ストレージ配列のサブ回路に格納した後に、前記第1の画素信号を格納する前記ストレージ配列のサブ回路および前記第2の画素信号を格納する前記ストレージ配列のサブ回路の読み出しを行うように構成され、
連続した画素タイプの画素部の前記露光シーケンスの開始時間は、設定オフセット時間だけずらされ、
前記複数の画素部は、等しいフレーム時間を有し、前記画素部の前記フレーム時間は、前記第1の撮像期間、前記第2の撮像期間、前記読み出し時間およびブランキング時間の合計として定義される、
電子回路。 - 前記N個の画素部からなる前記グループは、カラーフィルタモザイクをM×M個の画素からなるグループ群に分割することによって形成され、ここで、N=M2であり、Mは、1よりも大きな整数である、請求項1に記載の電子回路。
- 前記カラーフィルタモザイクは、a)ベイヤーフィルタ、b)CYYMフィルタ、c)CYGMフィルタ、またはd)RGBWフィルタのうちの1つである、請求項2に記載の電子回路。
- 前記第1の撮像期間および前記第2の撮像期間は、互いに異なる、請求項1から3のいずれかに記載の電子回路。
- 前記設定オフセット時間は、前記N個のグループの各グループの前記フレーム時間をNで割り算して得た値以下である、請求項1から4のいずれかに記載の電子回路。
- すべての前記画素部の前記第1の撮像期間は、等しく、
すべての前記画素部の前記第2の撮像期間は、等しく、
すべての前記画素部の前記読み出し時間は、等しい、
請求項1から5のいずれかに記載の電子回路。 - 前記画素部配列は、フローティングディフュージョン回路を備え、
前記N個の画素部の1画素部は、フォトダイオードと、前記フォトダイオードをリセットするための画素部リセットトランジスタと、画素部転送トランジスタであって、前記画素部転送トランジスタがアクティブにされると画素信号が前記画素部転送トランジスタを介して前記フローティングディフュージョン回路に転送される、画素部転送トランジスタとを備え、
前記フローティングディフュージョン回路は、
i)露光によって生成された画素信号からの電荷を格納するためのフローティングディフュージョン素子と、
ii)前記フローティングディフュージョン素子に接続され、前記フローティングディフュージョン素子をリセットするために使用されるフローティングディフュージョンリセットトランジスタと、
iii)前記フローティングディフュージョン素子を前記ストレージ配列に接続するフローティングディフュージョン転送トランジスタと、
を備え、
前記フローティングディフュージョン素子は、前記N個の画素部の間で共有される、
請求項1から6のいずれかに記載の電子回路。 - 前記N個の画素部の前記画素部転送トランジスタは、一つずつアクティブにされて、一度につき、前記N個の画素部のうちの1つの画素部を前記フローティングディフュージョン素子に接続するように構成される、
請求項7に記載の電子回路。 - 前記画素部配列および前記ストレージ配列は、別個のダイまたはチップ上に実装される、
請求項1から8のいずれかに記載の電子回路。 - 前記別個のダイまたはチップは、マイクロバンプを介して互いに接続される、
請求項9に記載の電子回路。 - 前記ストレージ配列は、第1、第2および第3のサブ回路を備え、
前記第1のサブ回路は、前記N個の画素部の第1の画素部の前記第1の画素信号を格納するように構成され、
前記第3のサブ回路は、前記N個の画素部の前記第1の画素部の前記第2の画素信号を格納するように構成され、その後、前記N個の画素部の第2の画素部の前記第2の画素信号を格納するように再構成され、
前記第2のサブ回路は、前記第2の画素部の前記第1の画素信号を格納するように構成され、
前記N個の画素部の前記第1および前記第2の画素部は、連続した画素タイプの画素部である、
請求項1から10のいずれかに記載の電子回路。 - 前記第1の画素信号は、第1のサンプルと、第2のサンプルとを含み、
前記第1のサンプルは、前記フローティングディフュージョンリセットトランジスタをアクティブにすることによって前記フローティングディフュージョン素子をリセットした後の、フローティングディフュージョン素子の電荷に対応し、
前記第2のサンプルは、前記N個の画素部のうちの対応する画素部の前記第1の露光によって生成される電荷に対応する、
請求項7から11のいずれか1項に記載の電子回路。 - 前記第2の画素信号は、前記N個の画素部のうちの前記対応する画素部の前記第2の露光によって生成される電荷に対応する、請求項1から12のいずれかに記載の電子回路。
- 前記第1のサブ回路は、第1のコンデンサと、第2のコンデンサと、前記第1のコンデンサおよび/または前記第2のコンデンサに接続された複数の第1のサブ回路トランジスタとを備え、
前記第2のサブ回路は、第3のコンデンサと、第4のコンデンサと、前記第3のコンデンサおよび/または前記第4のコンデンサに接続された複数の第2のサブ回路トランジスタとを備え、
前記第3のサブ回路は、第5のコンデンサと、前記第5のコンデンサに接続された複数の第3のサブ回路トランジスタとを備え、
前記第1の画素部の前記第1のサンプルに対応する前記電荷は、前記第1のサブ回路の読み出しまで、前記第1のコンデンサに格納および保持され、
前記第1の画素部の前記第2のサンプルに対応する前記電荷は、前記第1のサブ回路の前記読み出しまで、前記第2のコンデンサに格納および保持され、
前記第2の画素部の前記第1のサンプルに対応する前記電荷は、前記第2のサブ回路の読み出しまで、前記第3のコンデンサに格納および保持され、
前記第2の画素部の前記第2のサンプルに対応する前記電荷は、前記第2のサブ回路の前記読み出しまで、前記第4のコンデンサに格納および保持され、
前記第1の画素部の前記第2の画素信号に対応する前記電荷は、前記第1のサブ回路の前記読み出しまで、前記第5のコンデンサに格納および保持され、
前記第2の画素部の前記第2の画素信号に対応する前記電荷は、前記第1のサブ回路の前記読み出しの後に、前記第5のコンデンサに格納され、前記第2のサブ回路の前記読み出しまで、前記第5のコンデンサに保持され、
前記第1、前記第2および前記第3のサブ回路の1サブ回路は、第1組のトランジスタと第2組のトランジスタとを備え、
前記サブ回路における電荷格納中に、前記第1組のトランジスタは、アクティブにされ、前記第2のトランジスタ組は、非アクティブにされ、
前記サブ回路の読み出し中に、前記第1組のトランジスタは、非アクティブにされ、前記第2組のトランジスタは、アクティブにされる、
請求項11から13のいずれか1項に記載の電子回路。 - 請求項7から14のいずれかに記載の電子回路を複数備えるイメージセンサであって、
前記電子回路の前記画素部リセットトランジスタは、同じ画素タイプの画素グループにわたりグローバルにアクティブにされる、
イメージセンサ。 - N個の画素部を備える画素部配列であって、Nは、1よりも大きな整数である、画素部配列と、ストレージ配列と提供する工程と、
N個の連続した整数のシーケンスを使用し、画素タイプによって前記N個の画素部の前記画素部をラベル付けする工程と、
前記N個の画素部の各画素部に対して、第1の撮像期間の第1の露光と、それに続く第2の撮像期間の第2の露光とを含む露光シーケンスを行うことによって、前記第1の露光に対応する第1の画素信号および前記第2の露光に対応する第2の画素信号を生成する工程と、
前記第1の露光の後に、前記第1の信号を前記ストレージ配列のサブ回路に格納し、前記第2の露光の後に、前記第2の信号を前記ストレージ配列のサブ回路に格納する工程と、
前記第2の画素信号を前記ストレージ配列のサブ回路に格納した後に、前記第1の画素信号を格納する前記ストレージ配列のサブ回路および前記第2の画素信号を格納する前記ストレージ配列のサブ回路を読み出す工程と、
連続した画素タイプの画素部の前記第1の露光、前記第2の露光、前記読み出し、およびブランキング時間を設定オフセット時間だけずらす工程と、
を包含する、イメージング方法。 - 前記N個の画素部からなる前記グループは、カラーフィルタモザイクをM×M個の画素からなるグループ群に分割することによって形成され、ここで、N=M2であり、Mは、1よりも大きな整数である、請求項16に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862730235P | 2018-09-12 | 2018-09-12 | |
EP18193941.4 | 2018-09-12 | ||
US62/730,235 | 2018-09-12 | ||
EP18193941 | 2018-09-12 | ||
PCT/US2019/050466 WO2020055907A1 (en) | 2018-09-12 | 2019-09-10 | Cmos sensor architecture for temporal dithered sampling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021528026A true JP2021528026A (ja) | 2021-10-14 |
JP7037701B2 JP7037701B2 (ja) | 2022-03-16 |
Family
ID=67997717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021513895A Active JP7037701B2 (ja) | 2018-09-12 | 2019-09-10 | 時間ディザードサンプリング用cmosセンサアーキテクチャ |
Country Status (7)
Country | Link |
---|---|
US (1) | US11323643B2 (ja) |
EP (1) | EP3756342B1 (ja) |
JP (1) | JP7037701B2 (ja) |
KR (1) | KR102294322B1 (ja) |
CN (1) | CN112823510B (ja) |
TW (1) | TWI722565B (ja) |
WO (1) | WO2020055907A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113170158B (zh) | 2018-11-19 | 2023-07-11 | 杜比实验室特许公司 | 视频编码器和编码方法 |
JP6824363B1 (ja) * | 2019-10-30 | 2021-02-03 | 浜松ホトニクス株式会社 | イメージセンサ、及びイメージセンサの制御方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038504A (ja) * | 2011-08-04 | 2013-02-21 | Sony Corp | 撮像装置、および画像処理方法、並びにプログラム |
JP2013055610A (ja) * | 2011-09-06 | 2013-03-21 | Olympus Imaging Corp | 撮像装置 |
JP2017055350A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 固体撮像装置 |
US20170366766A1 (en) * | 2016-06-16 | 2017-12-21 | Semiconductor Components Industries, Llc | Image sensors having high dynamic range functionalities |
US20180227529A1 (en) * | 2017-02-03 | 2018-08-09 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7332786B2 (en) | 2003-11-26 | 2008-02-19 | Micron Technology, Inc. | Anti-blooming storage pixel |
KR100657863B1 (ko) | 2005-02-07 | 2006-12-14 | 삼성전자주식회사 | 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 |
KR100598015B1 (ko) | 2005-02-07 | 2006-07-06 | 삼성전자주식회사 | 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃 |
US7804117B2 (en) | 2005-08-24 | 2010-09-28 | Aptina Imaging Corporation | Capacitor over red pixel |
KR100818724B1 (ko) | 2006-07-19 | 2008-04-01 | 삼성전자주식회사 | Cmos 이미지 센서와 이를 이용한 이미지 센싱 방법 |
JP4952601B2 (ja) | 2008-02-04 | 2012-06-13 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
US7781716B2 (en) | 2008-03-17 | 2010-08-24 | Eastman Kodak Company | Stacked image sensor with shared diffusion regions in respective dropped pixel positions of a pixel array |
JP5471117B2 (ja) | 2009-07-24 | 2014-04-16 | ソニー株式会社 | 固体撮像装置とその製造方法並びにカメラ |
US8405751B2 (en) | 2009-08-03 | 2013-03-26 | International Business Machines Corporation | Image sensor pixel structure employing a shared floating diffusion |
US8928793B2 (en) | 2010-05-12 | 2015-01-06 | Pelican Imaging Corporation | Imager array interfaces |
US8847136B2 (en) | 2011-01-02 | 2014-09-30 | Pixim, Inc. | Conversion gain modulation using charge sharing pixel |
US8953075B2 (en) | 2012-03-30 | 2015-02-10 | Pixim, Inc. | CMOS image sensors implementing full frame digital correlated double sampling with global shutter |
BR112015001381A8 (pt) * | 2012-07-26 | 2019-07-30 | Olive Medical Corp | sistema e método para imageamento digital em um ambiente com iluminação deficiente |
US9160956B2 (en) | 2013-02-11 | 2015-10-13 | Tower Semiconductor Ltd. | Shared readout low noise global shutter image sensor |
US9894304B1 (en) * | 2014-08-18 | 2018-02-13 | Rambus Inc. | Line-interleaved image sensors |
US9774801B2 (en) | 2014-12-05 | 2017-09-26 | Qualcomm Incorporated | Solid state image sensor with enhanced charge capacity and dynamic range |
WO2017146972A1 (en) | 2016-02-22 | 2017-08-31 | Dolby Laboratories Licensing Corporation | Apparatus and method for encoding high frame rate content in standard frame rate video using temporal interlacing |
US10991281B2 (en) | 2016-02-22 | 2021-04-27 | Dolby Laboratories Licensing Corporation | Apparatus and method for encoding high frame rate content in standard frame rate video using temporal interlacing |
EP3605606B1 (en) * | 2018-08-03 | 2022-06-15 | ams Sensors Belgium BVBA | Imaging system comprising an infrared light source and an image sensor |
-
2019
- 2019-09-10 KR KR1020217010678A patent/KR102294322B1/ko active IP Right Grant
- 2019-09-10 CN CN201980066775.XA patent/CN112823510B/zh active Active
- 2019-09-10 WO PCT/US2019/050466 patent/WO2020055907A1/en unknown
- 2019-09-10 EP EP19770252.5A patent/EP3756342B1/en active Active
- 2019-09-10 US US17/275,984 patent/US11323643B2/en active Active
- 2019-09-10 JP JP2021513895A patent/JP7037701B2/ja active Active
- 2019-09-12 TW TW108133014A patent/TWI722565B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038504A (ja) * | 2011-08-04 | 2013-02-21 | Sony Corp | 撮像装置、および画像処理方法、並びにプログラム |
JP2013055610A (ja) * | 2011-09-06 | 2013-03-21 | Olympus Imaging Corp | 撮像装置 |
JP2017055350A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 固体撮像装置 |
US20170366766A1 (en) * | 2016-06-16 | 2017-12-21 | Semiconductor Components Industries, Llc | Image sensors having high dynamic range functionalities |
US20180227529A1 (en) * | 2017-02-03 | 2018-08-09 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds |
Also Published As
Publication number | Publication date |
---|---|
KR102294322B1 (ko) | 2021-08-26 |
WO2020055907A1 (en) | 2020-03-19 |
JP7037701B2 (ja) | 2022-03-16 |
US20220046195A1 (en) | 2022-02-10 |
CN112823510A (zh) | 2021-05-18 |
KR20210052549A (ko) | 2021-05-10 |
EP3756342A1 (en) | 2020-12-30 |
EP3756342B1 (en) | 2022-06-29 |
US11323643B2 (en) | 2022-05-03 |
TWI722565B (zh) | 2021-03-21 |
CN112823510B (zh) | 2022-02-18 |
TW202020848A (zh) | 2020-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3092792B1 (en) | System and method for capturing digital images using multiple short exposures | |
KR101696463B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치 | |
US8988571B2 (en) | Solid-state image sensor | |
TWI539814B (zh) | 電子設備及其驅動方法 | |
TWI528814B (zh) | 固態成像裝置及其驅動方法及電子系統 | |
WO2012117691A1 (en) | Solid-state imaging device and camera system | |
US8890986B2 (en) | Method and apparatus for capturing high dynamic range images using multi-frame interlaced exposure images | |
WO2013172205A1 (ja) | 撮像装置および撮像方法、電子機器、並びにプログラム | |
JP2009044593A (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
JP2009272820A (ja) | 固体撮像装置 | |
US8582006B2 (en) | Pixel arrangement for extended dynamic range imaging | |
JP7037701B2 (ja) | 時間ディザードサンプリング用cmosセンサアーキテクチャ | |
JP6120042B2 (ja) | 固体撮像素子および駆動方法、並びに、電子機器 | |
JP6700850B2 (ja) | 撮像素子の駆動制御回路 | |
JP6439996B2 (ja) | 固体撮像素子、および電子機器 | |
JP2008092478A (ja) | 光電変換装置及びその制御方法並びに撮像装置 | |
JP6053321B2 (ja) | 固体撮像装置 | |
JP2008092477A (ja) | 光電変換装置及びその制御方法並びに撮像装置 | |
JP2004312496A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
JP2006211358A (ja) | 撮像装置、撮像装置の制御方法及び撮像装置の信号処理方法 | |
JP2010098624A (ja) | 固体撮像素子及びその駆動方法、並びに撮像装置 | |
JP2003348606A (ja) | 固体撮像素子及びデジタルスチルカメラ | |
KR20160097937A (ko) | 이미지 센싱 장치 | |
JP2009218858A (ja) | 画素周辺記録型撮像装置 | |
JP2012227769A (ja) | 固体撮像素子の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20210510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210510 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7037701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |