CN112820637A - 用于电子束曝光的芯片内嵌复合物及其制备方法与应用 - Google Patents

用于电子束曝光的芯片内嵌复合物及其制备方法与应用 Download PDF

Info

Publication number
CN112820637A
CN112820637A CN202110064658.9A CN202110064658A CN112820637A CN 112820637 A CN112820637 A CN 112820637A CN 202110064658 A CN202110064658 A CN 202110064658A CN 112820637 A CN112820637 A CN 112820637A
Authority
CN
China
Prior art keywords
chip
substrate
layer
protective layer
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110064658.9A
Other languages
English (en)
Other versions
CN112820637B (zh
Inventor
张昭宇
黄要然
刘歌行
李浩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chinese University of Hong Kong CUHK
Original Assignee
Chinese University of Hong Kong CUHK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chinese University of Hong Kong CUHK filed Critical Chinese University of Hong Kong CUHK
Priority to CN202110064658.9A priority Critical patent/CN112820637B/zh
Publication of CN112820637A publication Critical patent/CN112820637A/zh
Priority to US18/002,573 priority patent/US20230343605A1/en
Priority to PCT/CN2022/072513 priority patent/WO2022152312A1/zh
Application granted granted Critical
Publication of CN112820637B publication Critical patent/CN112820637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本申请涉及半导体芯片制造领域技术领域，提供了一种用于电子束曝光的芯片内嵌复合物的制备方法，该制备方法包括：提供一复合结构，其中，所述复合结构包括第一基底、设置在所述第一基底表面的导电层和设置在所述导电层的背离所述第一基底的表面上的芯片阵列；在所述芯片阵列的外表面铺设保护层，所述保护层覆盖所述芯片阵列；采用聚合物溶液对所述复合结构和所述保护层进行封装固化处理；除去所述保护层，得到芯片内嵌复合物。该方法可充分利用芯片光刻面积、利用小芯片进行旋胶，具有用料成本低、操作便捷、操作时间短、底面导电等特点，适合广泛应用。

Description

用于电子束曝光的芯片内嵌复合物及其制备方法与应用
技术领域
本申请属于半导体芯片制造领域技术领域，尤其涉及一种用于电子束曝光的芯片内嵌复合物及其制备方法与应用。
背景技术
二十一世纪光学图形曝光(光刻)技术被广泛使用的原因在于其拥有低成本、高产率、较高的分辨率和容易操作等特点。然而，为了满足100nm以下的集成电路工艺的需求，电子束曝光(EBL)被广泛用于半导体工业中下一代超大规模集成电路。其优点在于拥有非常好的聚焦深度、能够校正晶圆的大规模高度变化、允许在一个晶圆上一起制造多种设计图案、高自动化及高精度控制等。但是EBL设备产率低，在分辨率小于100nm时约为每小时两片晶圆，这样的产率适合掩膜板的生产和需求小的制定电路。因此作为科研目的利用电子束曝光制作光电子半导体芯片的图案需要尽可能充分利用整片小芯片的边角，在芯片上光刻多种设计图案，提高晶圆的利用率；但是，电子束曝光设备对光刻物表面是否是一个平面有苛刻的要求。
目前，对于科研项目的进展、资金和时间的节约利用，很难将整片晶圆放置在电子束设备上进行曝光。目前大多数的做法为将切割出表面积较小的芯片进行电子束曝光，而棘手的问题在于两个点：(1)小芯片由于表面积(2mm×4mm)过小，难以抽真空固定在旋胶机上进行旋胶；(2)需将小芯片固定在电子束设备的机械平台上，目的在于防止电子束轰击时小芯片脱位，影响整个电子束曝光工艺。若用耐高温胶带固定其边角或任何固定方式，不可避免会浪费一部分小芯片的光刻面积。
因此为了在不浪费可用晶圆的情况下，对小芯片进行旋胶和电子束曝光，需要将其表面积“扩大”。然而电子束曝光工艺的精度要求非常高，如果仅是将小芯片固定于平底面，由于芯片表面与底面的高度差问题，会引起旋胶边缘不均匀和曝光精度的严重误差。
发明内容
本申请的目的在于提供一种用于电子束曝光的芯片内嵌复合物及其制备方法与应用，旨在解决现有技术中小芯片无法直接进行旋胶，以及用于电子束曝光的固定过程中光刻面积造成浪费的问题。
为实现上述申请目的，本申请采用的技术方案如下：
第一方面，本申请提供一种用于电子束曝光的芯片内嵌复合物的制备方法，包括如下步骤：
提供一复合结构，其中，所述复合结构包括第一基底、设置在所述第一基底表面的导电层和设置在所述导电层的背离所述第一基底的表面上的芯片阵列；
在所述芯片阵列的外表面铺设保护层，所述保护层覆盖所述芯片阵列；
采用聚合物溶液对所述复合结构和所述保护层进行封装固化处理；
除去所述保护层，得到芯片内嵌复合物。
第二方面，本申请提供一种用于电子束曝光的芯片内嵌复合物，所述芯片内嵌复合物包括第一基底，设置在所述第一基底表面的导电层，设置在所述导电层的背离所述第一基底的芯片内嵌层，且所述芯片内嵌层包括与所述导电层接触的芯片阵列以及分布在芯片阵列之间的内嵌层。
第三方面，本申请提供了用于电子束曝光的芯片内嵌复合物在电子束曝光设计集成电路中的应用。
本申请第一方面提供的用于电子束曝光的芯片内嵌复合物的制备方法，该制备方法以包括芯片的复合结构为原材料，并在该复合结构的芯片阵列的外表面铺设保护层，一方面是对芯片阵列进行保护，另一方面是提供一平整的表面；进一步的提供聚合物溶液并封装固化处理，在芯片阵列的间隔形成聚合物填充；再去除保护层，得到芯片内嵌复合物，使得芯片表面可直接进行均匀旋胶，并进行电子束曝光，可充分利用芯片的光刻面积，实现将小芯片进行固化过程中不会造成光刻面积的浪费，且能够充分利用小规格的芯片，提高芯片的利用率，同时复合结构中包括一导电层，能够实现导电，有利于应用与电子束曝光处理；该制备方法节约贵重耗材、用料成本低、制作工艺简单、操作便捷、操作时间短，得到的芯片内嵌复合物成品良率高、性能稳定、操作容错率高，有利于广泛使用。
本申请第二方面提供的用于电子束曝光的芯片内嵌复合物，由于芯片阵列以及设置在芯片阵列之间的内嵌层处于同一水平面，使得到的内嵌复合物可直接进行均匀旋胶，并进行电子束曝光，同时该芯片内嵌复合物能够最大程度利用芯片的光刻面积，不会造成浪费，且设置导电层能够实现导电的作用，保持了复合物整体的导电性，使得在电子束曝光机高压工作过程中，射出的电子穿过芯片表面不会在芯片内部聚集，该产品成品良率高、性能稳定、使用效果优异。
本申请第三方面提供的用于电子束曝光的芯片内嵌复合物应用于电子束曝光设计集成电路，基于该芯片内嵌复合物具有平整的表面，能够直接进行均匀旋胶并，可广泛应用于电子束曝光，进行设计集成电路，提高了芯片的利用率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的复合结构的示意图。
图2是本申请实施例提供的复合结构和保护层贴合的示意图。
图3是本申请实施例提供的芯片内嵌复合物的结构图。
图4是本申请实施例提供的芯片内嵌复合物的立体图。
图5是本申请实施例提供的复合结构和保护层贴合的示意图。
图6是本申请实施例提供的成品芯片内嵌复合物旋胶后实际图。
具体实施方式
为了使本申请要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请中，术语“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，“a,b,或c中的至少一项(个)”，或，“a,b,和c中的至少一项(个)”，均可以表示：a,b,c,a-b(即a和b),a-c,b-c,或a-b-c，其中a,b,c分别可以是单个，也可以是多个。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，部分或全部步骤可以并行执行或先后执行，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本申请实施例说明书中所提到的相关成分的重量不仅仅可以指代各组分的具体含量，也可以表示各组分间重量的比例关系，因此，只要是按照本申请实施例说明书相关组分的含量按比例放大或缩小均在本申请实施例说明书公开的范围之内。具体地，本申请实施例说明书中所述的质量可以是μg、mg、g、kg等化工领域公知的质量单位。
术语“第一“、“第二”仅用于描述目的，用来将目的如物质彼此区分开，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。例如，在不脱离本申请实施例范围的情况下，第一XX也可以被称为第二XX，类似地，第二XX也可以被称为第一XX。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
本申请实施例第一方面提供一种用于电子束曝光的芯片内嵌复合物的制备方法，包括如下步骤：
S01.提供一复合结构，其中，复合结构包括第一基底、设置在第一基底表面的导电层和设置在导电层的背离第一基底的表面上的芯片阵列；
S02.在芯片阵列的外表面铺设保护层，保护层覆盖芯片阵列；
S03.采用聚合物溶液对复合结构和保护层进行封装固化处理；
S04.除去保护层，得到芯片内嵌复合物。
本申请第一方面提供的用于电子束曝光的芯片内嵌复合物的制备方法，该制备方法以包括芯片的复合结构为原材料，将该复合结构放置于容器中，且控制复合结构中的芯片与提供的容器的软底面接触，进一步加入聚合物溶液进行固化处理，在阵列芯片的间隔形成内嵌层，得到芯片内嵌复合物；该制备方法得到的芯片内嵌复合物包括设置在芯片阵列之间、且与芯片表面在同一水平线的内嵌层，使得芯片表面可直接进行均匀旋胶，并进行电子束曝光，可充分利用芯片的光刻面积，实现将小芯片进行固化过程中不会造成光刻面积的浪费，且能够充分利用小规格的芯片，提高芯片的利用率，同时复合结构中包括一导电层，能够实现地面导电，有利于应用与电子束曝光处理；该制备方法节约贵重耗材、用料成本低、制作工艺简单、操作便捷、操作时间短，得到的芯片内嵌复合物成品良率高、性能稳定、操作容错率高，有利于广泛使用。
在步骤S01中，提供一复合结构，如图1所示，其中，复合结构包括第一基底1、设置在第一基底表面的导电层2和设置在导电层2的背离所述第一基底的表面上的芯片阵列3。
可选的，第一基底选自表面平整、电导率高、耐高温的材料即可，常规满足上述条件的材料均可使用。在一些实施例中，第一基底选自具有一定掺杂度的硅片，提供具有一定掺杂度的硅片，有利于进行直角切割处理，方便使用。
可选的，第一基底的厚度没有要求，可根据需要进行选择常规厚度的基底进行使用。
可选的，导电层的材料选自导电率较高、耐高温、能固化的导电胶材料即可。在一些实施例中，导电层的材料选自ECA-1003导电胶，选择ECA-1003导电胶作为导电层的材料，能够快速固化，同时保证具有良好的导电性能，有利于芯片内嵌复合物进行电子束曝光作用。
可选的，芯片的大小为(2～3)mm×(4～5)mm。由于规格较大的芯片可以直接进行使用，本申请主要是对小规格的芯片进行回收利用的方法，该方法可以针对小规格的芯片进行作用，可充分利用芯片的光刻面积，实现将小芯片进行固化过程中不会造成光刻面积的浪费，且能够充分利用小规格的芯片，提高芯片的利用率，节约贵重耗材、用料成本低、制作工艺简单。在一些实施例中，芯片的大小为2mm×4mm。
可选的，小芯片需满足表面积较小的特征，制备过程中提供两片大小接近一致的小芯片进行设置，有利于制造水平面，实现均匀旋胶的作用效果。
在一些实施例中，芯片内嵌复合物的制备均需要在洁净度≤1000级的洁净室进行实验操作，包括提供的复合结构的制备等所有步骤。
在一些实施例中，当复合结构为“芯片-导电胶-基底”结构，制备方法包括如下步骤：
提供第一基底和芯片，将第一基底和芯片进行除杂处理；
在第一基底的表面设置导电层，在导电层背离第一基底表面设置若干个芯片，进行加热固化处理，得到复合结构；
其中，所述复合结构包括第一基底、设置在所述第一基底表面的导电层和设置在所述导电层的背离所述第一基底的表面上的芯片阵列。
在步骤S02中，如图2所示，在所述芯片阵列3的外表面铺设保护层4，所述保护层4覆盖所述芯片阵列；铺设保护层一方面是为了对芯片表面进行保护，另一方面是为了提供一个平整的表面，有利于后续材料的制备。
在一些实施例中，保护层选自表面平整的软膜层或硬基底复合物。
进一步的，提供表面平整的软膜层，有利于与芯片较好的接触，同时在形成芯片内嵌结构之后有利于更好地脱落，不会影响芯片的使用。
在一些实施例中，在芯片阵列的外表面铺设保护层，保护层为软膜层，制备方法包括如下步骤：
提供容器，进行除杂处理；
配置软膜层溶液并搅拌均匀，将软膜层溶液导入容器中，抽真空至液面无气泡，再进行加热固化处理，得到软膜层；
将软膜层贴合在芯片阵列的外表面，得到铺设在芯片阵列的外表面的保护层。
可选的，容器为具有平整的表面的容器，材料没有要求。在一些实施例中，容器选自常规的玻璃培养皿即可。
进一步，进行除杂处理的步骤包括：用丙酮浸泡2分钟左右并倒至废液箱，再用异丁醇清洗容器表面残留的丙酮，最后用气枪干燥容器表面，得到洁净的容器表面。
可选的，软膜层的厚度为2～4微米，控制软膜层的厚度适中，有利于与成品进行分割处理。
可选的，软膜层的材料选自与聚合物溶液的材料一致，有利于固化处理。在一些实施例中，软膜层的材料选自聚二甲基硅氧烷、苯并环丁烯、环氧树脂、二甲基硅氧烷，环甲基硅氧烷，氨基硅氧烷，聚甲基苯基硅氧烷，聚醚聚硅氧烷共聚物中的至少一种。
进一步的，提供平整的硬基底复合物，提供硬基底材料，能够保证形成水平的平面。其中，硬基底复合物包括第二基底和连接层，且沿导电层至芯片阵列的延伸方向，连接层和第二基底依次层叠，且连接层覆盖芯片阵列。
可选的，连接层的材料选自粘结性高，且易于切割的材料。在一些实施例中，连接层的材料选自PMMA材料。
可选的，连接层的厚度为1～1.2微米，提供连接层，主要是用于粘合第二基底和芯片，为保证芯片有水平平面，同时有利于切割脱落。
在一些实施例中，在芯片阵列的外表面铺设保护层，保护层为硬基底复合物，制备方法包括如下步骤：
提供第一基底、第二基底和芯片，将第一基底、第二基底和芯片进行除杂处理；
在第一基底的表面设置导电层，在导电层背离第一基底表面设置若干个芯片，进行加热固化处理；
在第二基底的表面进行烘干后，用旋胶机旋涂绝缘胶再进行烘干，得到设置在第二基底的表面的连接层；
将连接层层和芯片阵列粘合处理，得到铺设在芯片阵列的外表面的保护层。
可选的，除杂处理的步骤中，采用丙酮和异丙醇进行清洗除杂，保证第一基底、第二基底和芯片均干净整洁，无杂质物质。
在步骤S03中，采用聚合物溶液对复合结构和保护层进行封装固化处理。
其中，采用聚合物溶液对复合结构和保护层进行封装固化处理，聚合物溶液选自在300℃以下能够固化的材料，保证较好形成内嵌层。
在一些实施例中，聚合物溶液的材料选自聚二甲基硅氧烷、苯并环丁烯、环氧树脂、环甲基硅氧烷中的至少一种。提供的聚合物溶液材料与芯片表面对电子胶的接触角均相差不大，保证得到的芯片内嵌复合物能够顺利进行旋胶，同时顺利进行电子束曝光。在本发明具体实施例中，聚合物溶液的材料选自聚二甲基硅氧烷，聚二甲基硅氧烷性质稳定，耐高温，易于固化，作为聚合物溶液的材料能够较好形成设置在芯片阵列之间的内嵌层。
进一步的，采用聚合物溶液对复合结构和保护层进行封装固化处理的步骤中，包括：对复合结构和保护层施加压力，加入聚合物溶液填充后，进行封装固化处理。可选的，压力为10～40N。提供恒定的压力，是防止聚合物溶液浸入芯片与基底的缝隙间，使整个制备过程中，芯片和基底不会掺杂聚合物溶液，导致影响芯片的性能。若压力过小，会导致复合结构的施加压力不足，无法保证芯片与基底的缝隙间不会浸入聚合物溶液。
在一些实施例中，施加压力的方法可选但不限于放置可固定重物(如砝码)、用夹子夹住容器底和基底顶部。
进一步的，对复合结构进行抽真空处理，抽真空处理的目的是抽离芯片与基底之间的空气，同时抽离聚合物溶液中的空气，使聚合物溶液无杂质分子残留。
在一些实施例中，进行抽真空处理可选但不限于采用抽真空机进行抽真空处理，采用配有抽真空功能的氮气箱进行抽真空处理，采用配有抽真空功能的ICP等离子刻蚀机进行抽真空处理。
在一些实施例中，提供一容器，在容器表面设置保护层，将复合结构的芯片阵列与保护层贴合，在容器中加入聚合物溶液并进行固化处理的步骤中，其中，控制聚合物溶液的加入量与复合结构的第一基底的上表面的高度一致。控制聚合物溶液的加入量较多，能够保证得到的芯片内嵌复合物形成平整的表面进行使用。
进一步的，固化处理的温度和时间根据聚合物溶液的材料进行确定即可，若有非常高的平整度要求建议自然固化，防止聚合物热胀冷缩带来的表面平整度误差。
在本发明具体实施例中，提供一容器，在容器表面设置保护层，将复合结构的芯片阵列与保护层贴合，聚合物溶液的材料选自聚二甲基硅氧烷，配置质量比例为10:1的PDMS溶液，将配好的PDMS溶液进行抽真空操作，再缓慢倒灌至复合结构侧边，在操作时要保证第一基底持续受到恒定压力作用，直至PDMS溶液稍微漫过第一基底的上表面，将整个装置放置在热板上100℃加热35分钟至上层PDMS固化。
在步骤S04中，除去保护层，得到芯片内嵌复合物。
进一步的，除去保护层的步骤中，包括：对保护层进行切割去除，并采用有机溶剂进行清洗。
在一些实施例中，用洁净小刀将固化复合物进行切割分离，取出芯片内嵌复合物，将芯片内嵌复合物放在丙酮中浸泡1～2分钟，至杂质材料脱落即可。
进一步的，当成品制备完成之后，需要用丙酮和异丙醇多次清洗芯片内嵌复合物，达到洁净度要求。若有其他有效清洗溶剂，则可利用其余有效清洗溶剂代替丙酮和异丙醇，但是需要求其他有效清洗溶剂不会与聚合物材料发生反应，破坏成品表面平整度。
在一些实施例中，芯片内嵌复合物的制备方法，包括如下步骤：
提供一复合结构，其中，复合结构包括第一基底、设置在所述第一基底表面的导电层和设置在所述导电层的背离所述第一基底的表面上的芯片阵列；
提供容器，在容器表面制备平整的保护层，将复合结构放置于保护层的表面，其中，保护层覆盖所述芯片阵列；
对复合结构施加压力并进行抽真空处理，在容器中加入聚合物溶液并进行封装固化处理；
除去保护层，得到芯片内嵌复合物。
在本方发明具体实施例中，提供聚二甲基硅氧烷(PDMS)为聚合物材料，进行芯片内嵌复合物的制备，制备方法包括如下：
提供培养皿，清洗培养皿表面，用丙酮浸泡2分钟左右并倒至废液箱，再用异丁醇清洗培养皿表面残留的丙酮，最后用气枪干燥培养皿表面，得到洁净的培养皿表面；
配置PDMS溶液，提供质量比为10:1的A液(5ml左右)与B液的PDMS溶液，用玻璃棒将混合液搅拌至均匀，并将混合溶液倒入玻璃皿中，放入真空机抽真空至液面无气泡，最后将培养皿放置热板120℃加热30分钟，形成平整的保护层；
将两片小芯片与两片硅片表面利用丙酮和异丙醇清洗至洁净，将第一硅片用ECA-1003导电胶与两片小芯片衬底面对称粘合并压紧，用热板120℃加热固化，将第二硅片放在热板上180℃前烘90秒后用旋胶机旋涂PMMA电子胶，再在热板上150℃后烘60秒，得到均匀旋涂电子胶的第二硅片；将旋胶完的第二硅片正放至固化完PDMS的培养皿表面，并将固化好的小芯片-导电胶-硅片整体平压在旋胶的硅片上，在硅片上表面施加压力并放入真空机中抽真空，达到硅片与小芯片之间没有空气的效果；
配置质量比为10:1的PDMS溶液，A液用量在5ml左右，先将配好的PDMS溶液进行抽真空操作，再缓慢倒灌至夹心结构侧边，在操作时要保证上层硅片持续受到恒定压力作用，直至PDMS溶液稍微漫过上层硅片的上表面。将整个装置放置在热板上100℃加热35分钟至上层PDMS固化；
用洁净小刀将夹心结构切取出，将夹心结构放在丙酮中浸泡，至PMMA电子胶溶解，第二硅片从夹心结构中脱落，得到芯片内嵌复合物。
本申请实施例第二方面提供一种用于电子束曝光的芯片内嵌复合物，如附图3所示，芯片内嵌复合物包括第一基底1，设置在第一基底1表面的导电层2，设置在导电层2的背离第一基底1的芯片内嵌层5，且芯片内嵌层5包括与导电层接触的芯片阵列3以及分布在芯片阵列之间的内嵌层6。得到的芯片内嵌复合物的立体图如图5所示。
本申请实施例第二方面提供的用于电子束曝光的芯片内嵌复合物，由于芯片阵列以及设置在芯片阵列之间的内嵌层处于同一水平面，使得到的内嵌复合物可直接进行均匀旋胶，并进行电子束曝光，同时该芯片内嵌复合物能够最大程度利用芯片的光刻面积，不会造成浪费，且设置导电层能够实现导电的作用，保持了复合物整体的导电性，使得在电子束曝光机高压工作过程中，射出的电子穿过芯片表面不会在芯片内部聚集，该产品成品良率高、性能稳定、使用效果优异。
在一些实施例中，内嵌层比芯片阵列的厚度≤15微米，控制内嵌层和芯片的高度差较小，保证能够进行均匀地旋胶处理。
在一些实施例中，成品旋胶后，用SEM电镜观察检测整个结构，若芯片表面可进行SEM观察，则导电性良好，满足电子束曝光导电性的需求。
进一步，了更好地旋胶，可在芯片内嵌层(即芯片与聚合物材料层)的表面旋涂一层附着促进剂，制造一个更好的平面。可选的，附着促进剂选自六甲基二硅氮烷，六甲基二硅氮烷能够提高个材料的附着力，同时与基底表面的二氧化硅作用，产生一层强力防水层，能有效的防止显影液穿透光刻胶。其厚度没有要求可根据芯片内嵌层的高度差进行调整。
本申请实施例第三方面提供了用于电子束曝光的芯片内嵌复合物在电子束曝光设计集成电路中的应用。
本申请第三方面提供的用于电子束曝光的芯片内嵌复合物应用于电子束曝光设计集成电路，基于该芯片内嵌复合物具有平整的表面，能够直接进行均匀旋胶，可广泛应用于电子束曝光，进行设计集成电路，提高了芯片的利用率。下面结合具体实施例进行说明。
实施例1
用于电子束曝光的芯片内嵌复合物及其制备方法
芯片内嵌复合物的制备方法
该制备方法包括如下步骤：
提供两片未旋胶的光电半导体小芯片(2mm*4mm)、两片(100)晶向P或N掺杂硅片(8mm*10mm)、一个直径为60mm的玻璃皿、10mlPDMS的A液、1mlPDMS的B液(固化剂)、ECA-1003导电胶、PMMA电子胶。所需用到的仪器：恒温热板、旋胶机、氮气枪、抽真空机、台阶仪；
如图5所示，提供一复合结构，其中，复合结构包括第一基底、设置在第一基底表面的导电层和设置在导电层的背离第一基底的表面上的芯片阵列；在芯片阵列的外表面铺设保护层，保护层覆盖芯片阵列：
将两片小芯片与两片硅片表面利用丙酮和异丙醇清洗至洁净，将第一硅片用ECA-1003导电胶与两片小芯片衬底面对称粘合并压紧，用热板120℃加热固化，将第二硅片放在热板上180℃前烘90秒后用旋胶机旋涂PMMA电子胶，再在热板上150℃后烘60秒，得到均匀旋涂电子胶的第二硅片；将旋胶完的第二硅片正放至固化完PDMS的培养皿表面，并将固化好的小芯片-导电胶-硅片整体平压在旋胶的硅片上，在硅片上表面施加压力并放入真空机中抽真空，达到硅片与小芯片之间没有空气的效果；
采用聚合物溶液对复合结构和保护层进行封装固化处理：
提供直径为60mm的玻璃培养皿，清洗培养皿表面，用丙酮浸泡2分钟左右并倒至废液箱，再用异丁醇清洗培养皿表面残留的丙酮，最后用气枪干燥培养皿表面，得到洁净的培养皿表面；
配置PDMS溶液，提供质量比为10:1的A液(5ml左右)与B液的PDMS溶液，用玻璃棒将混合液搅拌至均匀，并将混合溶液倒入玻璃皿中，放入真空机抽真空至液面无气泡，最后将培养皿放置热板100℃加热30分钟，形成平整的保护层；
配置质量比为10:1的PDMS溶液，A液用量在5ml左右，先将配好的PDMS溶液进行抽真空操作，再缓慢倒灌至夹心结构侧边，在操作时要保证上层硅片持续受到恒定压力作用，直至PDMS溶液稍微漫过上层硅片的上表面。将整个装置放置在热板上100℃加热30分钟至上层PDMS固化；
除去保护层，得到芯片内嵌复合物：
用洁净小刀将夹心结构切取出，将夹心结构放在丙酮中浸泡，至PMMA电子胶溶解，第二硅片从夹心结构中脱落，得到芯片内嵌复合物。
芯片内嵌复合物
芯片内嵌复合物包括第一基底，设置在第一基底表面的导电层，设置在导电层背离第一基底的芯片内嵌层，且芯片内嵌层包括芯片阵列以及设置在芯片阵列之间的内嵌层。
实施例2
用于电子束曝光的芯片内嵌复合物及其制备方法
芯片内嵌复合物的制备方法
该制备方法包括如下步骤：
提供两片未旋胶的光电半导体小芯片(2mm*4mm)、两片(100)晶向P或N掺杂硅片(8mm*10mm)、一个直径为60mm的玻璃皿、10mlPDMS的A液、1mlPDMS的B液(固化剂)、ECA-1003导电胶、PMMA电子胶。所需用到的仪器：恒温热板、旋胶机、氮气枪、抽真空机、台阶仪；
提供一复合结构，其中，复合结构包括第一基底、设置在第一基底表面的导电层和设置在导电层的背离第一基底的表面上的芯片阵列；在芯片阵列的外表面铺设保护层，保护层覆盖芯片阵列：
将两片小芯片与两片硅片表面利用丙酮和异丙醇清洗至洁净，将第一硅片用ECA-1003导电胶与两片小芯片衬底面对称粘合并压紧，用热板120℃加热固化，并将固化好的小芯片-导电胶-硅片整体平压在PDMS上，施加向下的压力后抽真空；
采用聚合物溶液对复合结构和保护层进行封装固化处理：
提供直径为60mm的玻璃培养皿，清洗培养皿表面，用丙酮浸泡2分钟左右并倒至废液箱，再用异丁醇清洗培养皿表面残留的丙酮，最后用气枪干燥培养皿表面，得到洁净的培养皿表面；
配置PDMS溶液，提供质量比为10:1.2的A液(5ml左右)与B液的PDMS溶液，用玻璃棒将混合液搅拌至均匀，并将混合溶液倒入玻璃皿中，放入真空机抽真空至液面无气泡，最后将培养皿放置热板100℃加热30分钟，形成平整的保护层；
配置质量比为10:1.2的PDMS溶液，A液用量在5ml左右，先将配好的PDMS溶液进行抽真空操作，再缓慢倒灌至夹心结构侧边，在操作时要保证上层硅片持续受到恒定压力作用，直至PDMS溶液稍微漫过上层硅片的上表面。将整个装置放置在热板上120℃加热35分钟至上层PDMS固化；
除去保护层，得到芯片内嵌复合物：
用洁净小刀将芯片内嵌复合物取出，将芯片内嵌复合物放在丙酮中浸泡清洗，得到芯片内嵌复合物。
芯片内嵌复合物
芯片内嵌复合物包括第一基底，设置在第一基底表面的导电层，设置在导电层背离第一基底的芯片内嵌层，且芯片内嵌层包括芯片阵列以及设置在芯片阵列之间的内嵌层。
实施例3
用于电子束曝光的芯片内嵌复合物及其制备方法
芯片内嵌复合物的制备方法
该制备方法包括如下步骤：
提供两片未旋胶的光电半导体小芯片(2mm*4mm)、两片(100)晶向P或N掺杂硅片(8mm*10mm)、一个直径为60mm的玻璃皿、苯并环丁烯混合液(BCB溶液)、ECA-1003导电胶、PMMA电子胶。所需用到的仪器：恒温热板、旋胶机、氮气枪、抽真空机、台阶仪；
提供一复合结构，其中，复合结构包括第一基底、设置在第一基底表面的导电层和设置在导电层的背离第一基底的表面上的芯片阵列；在芯片阵列的外表面铺设保护层，保护层覆盖芯片阵列：
将两片小芯片与两片硅片表面利用丙酮和异丙醇清洗至洁净，将第一硅片用ECA-1003导电胶与两片小芯片衬底面对称粘合并压紧，用热板120℃加热固化，将第二硅片放在热板上180℃前烘90秒后用旋胶机旋涂PMMA电子胶，再在热板上150℃后烘60秒，得到均匀旋涂电子胶的第二硅片；将旋胶完的第二硅片正放至固化完BCB的培养皿表面，并将固化好的小芯片-导电胶-硅片整体平压在旋胶的硅片上，在硅片上表面施加压力并放入真空机中抽真空，达到硅片与小芯片之间没有空气的效果；
采用聚合物溶液对复合结构和保护层进行封装固化处理：
提供直径为60mm的玻璃培养皿，清洗培养皿表面，用丙酮浸泡2分钟左右并倒至废液箱，再用异丁醇清洗培养皿表面残留的丙酮，最后用气枪干燥培养皿表面，得到洁净的培养皿表面；
配置BCB溶液，提供质量比为10:1的A液(5ml左右)与B液的BCB溶液，用玻璃棒将混合液搅拌至均匀，并将混合溶液倒入玻璃皿中，放入真空机抽真空至液面无气泡，最后将培养皿放置热板100℃加热30分钟，形成平整的保护层；
配置质量比为10:1的BCB溶液，A液用量在5ml左右，先将配好的BCB溶液进行抽真空操作，再缓慢倒灌至夹心结构侧边，在操作时要保证上层硅片持续受到恒定压力作用，直至BCB溶液稍微漫过上层硅片的上表面。将整个装置放置在热板上100℃加热30分钟至上层BCB固化；
除去保护层，得到芯片内嵌复合物：
用洁净小刀将夹心结构切取出，将夹心结构放在丙酮中浸泡，至PMMA电子胶溶解，第二硅片从夹心结构中脱落，得到芯片内嵌复合物。
芯片内嵌复合物
芯片内嵌复合物包括第一基底，设置在第一基底表面的导电层，设置在导电层背离第一基底的芯片内嵌层，且芯片内嵌层包括芯片阵列以及设置在芯片阵列之间的内嵌层。
性质测试：
如图6所示，将实施例1～3得到的芯片内嵌复合物进行旋胶处理，提供台阶仪，分别测定旋胶前聚合物和芯片表面的高度差，旋胶后聚合物和芯片表面的高度差以及旋胶后芯片表面的的粗糙度，并进行统计和分析。
结果分析：
实施例1～3得到的芯片内嵌复合物分别测定旋胶前聚合物和芯片表面的高度差，旋胶后聚合物和芯片表面的高度差以及旋胶后芯片表面的的粗糙度的数据如下表1所示，由下表1所示，实施例1中旋胶前聚合物与芯片表面为9837.06nm，旋胶后聚合物与芯片表面为3398.62nm，旋胶后芯片的粗糙度为3nm；实施例2中旋胶前聚合物与芯片表面为9830.06nm，旋胶后聚合物与芯片表面为3390.62nm，旋胶后芯片的粗糙度为4nm；实施例3中旋胶前聚合物与芯片表面为9835.06nm，旋胶后聚合物与芯片表面为3392.62nm，旋胶后芯片的粗糙度为5nm。
综上，本申请提供的用于电子束曝光的芯片内嵌复合物的制备方法，该制备方法以包括芯片的复合结构为原材料，将该复合结构放置于容器中，且控制复合结构中的芯片与提供的容器的软底面接触，进一步加入聚合物溶液进行固化处理，在阵列芯片的间隔形成内嵌层，得到芯片内嵌复合物；该制备方法得到的芯片内嵌复合物包括设置在芯片阵列之间、且与芯片表面在同一水平线的内嵌层，使得芯片表面可直接进行均匀旋胶，并进行电子束曝光，可充分利用芯片的光刻面积，实现将小芯片进行固化过程中不会造成光刻面积的浪费，且能够充分利用小规格的芯片，提高芯片的利用率，同时复合结构中包括一导电层，能够实现地面导电，有利于应用与电子束曝光处理；该制备方法节约贵重耗材、用料成本低、制作工艺简单、操作便捷、操作时间短，得到的芯片内嵌复合物成品良率高、性能稳定、操作容错率高，有利于广泛使用。
表1
Figure BDA0002903682040000171
Figure BDA0002903682040000181
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种用于电子束曝光的芯片内嵌复合物的制备方法，其特征在于，包括如下步骤：
提供一复合结构，其中，所述复合结构包括第一基底、设置在所述第一基底表面的导电层和设置在所述导电层的背离所述第一基底的表面上的芯片阵列；
在所述芯片阵列的外表面铺设保护层，所述保护层覆盖所述芯片阵列；
采用聚合物溶液对所述复合结构和所述保护层进行封装固化处理；
除去所述保护层，得到芯片内嵌复合物。
2.根据权利要求1所述的用于电子束曝光的芯片内嵌复合物的制备方法，其特征在于，所述保护层选自表面平整的软膜层或硬基底复合物；
其中，所述硬基底复合物包括第二基底和连接层，且沿所述导电层至所述芯片阵列的延伸方向，所述连接层和所述第二基底依次层叠，且所述连接层覆盖所述芯片阵列。
3.根据权利要求1所述的用于电子束曝光的芯片内嵌复合物的制备方法，其特征在于，所述聚合物溶液的材料选自聚二甲基硅氧烷、苯并环丁烯、环氧树脂、二甲基硅氧烷，环甲基硅氧烷，氨基硅氧烷，聚甲基苯基硅氧烷，聚醚聚硅氧烷共聚物中的至少一种。
4.根据权利要求1～3任一所述的用于电子束曝光的芯片内嵌复合物的制备方法，其特征在于，采用聚合物溶液对所述复合结构和保护层进行封装固化处理的步骤中，包括：对所述复合结构和保护层施加压力，加入聚合物溶液填充后，进行封装固化处理。
5.根据权利要求4所述的用于电子束曝光的芯片内嵌复合物的制备方法，其特征在于，所述压力为10～40N。
6.根据权利要求1～3任一所述的用于电子束曝光的芯片内嵌复合物的制备方法，其特征在于，除去所述保护层的步骤中，包括：对所述保护层进行切割去除，并采用有机溶剂进行清洗。
7.根据权利要求1～3任一所述的用于电子束曝光的芯片内嵌复合物的制备方法，其特征在于，所述芯片的大小为(2～3)mm×(4～5)mm。
8.一种用于电子束曝光的芯片内嵌复合物，其特征在于，所述芯片内嵌复合物包括第一基底，设置在所述第一基底表面的导电层，设置在所述导电层的背离所述第一基底的芯片内嵌层，且所述芯片内嵌层包括与所述导电层接触的芯片阵列以及分布在芯片阵列之间的内嵌层。
9.根据权利要求8所述的用于电子束曝光的芯片内嵌复合物，其特征在于，所述内嵌层比所述芯片阵列的厚度≤15微米。
10.权利要求8或9所述的用于电子束曝光的芯片内嵌复合物在电子束曝光设计集成电路中的应用。
CN202110064658.9A 2021-01-18 2021-01-18 用于电子束曝光的芯片内嵌复合物及其制备方法与应用 Active CN112820637B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110064658.9A CN112820637B (zh) 2021-01-18 2021-01-18 用于电子束曝光的芯片内嵌复合物及其制备方法与应用
US18/002,573 US20230343605A1 (en) 2021-01-18 2022-01-18 Chip embedded composite for electron beam lithography, preparation method and application thereof
PCT/CN2022/072513 WO2022152312A1 (zh) 2021-01-18 2022-01-18 用于电子束曝光的芯片内嵌复合物及其制备方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110064658.9A CN112820637B (zh) 2021-01-18 2021-01-18 用于电子束曝光的芯片内嵌复合物及其制备方法与应用

Publications (2)

Publication Number Publication Date
CN112820637A true CN112820637A (zh) 2021-05-18
CN112820637B CN112820637B (zh) 2022-11-11

Family

ID=75869761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110064658.9A Active CN112820637B (zh) 2021-01-18 2021-01-18 用于电子束曝光的芯片内嵌复合物及其制备方法与应用

Country Status (3)

Country Link
US (1) US20230343605A1 (zh)
CN (1) CN112820637B (zh)
WO (1) WO2022152312A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022152312A1 (zh) * 2021-01-18 2022-07-21 香港中文大学（深圳） 用于电子束曝光的芯片内嵌复合物及其制备方法与应用
WO2023164546A1 (en) * 2022-02-25 2023-08-31 Applied Materials, Inc. Inkjet inks for deposition and removal in a laser dicing process

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230152369A1 (en) * 2021-11-18 2023-05-18 Microsoft Technology Licensing, Llc Modular and adjustable thermal load test vehicle

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089053A1 (en) * 2000-10-10 2002-07-11 Wen-Chun Liu Package having array of metal pegs linked by printed circuit lines
US20030112604A1 (en) * 2001-12-18 2003-06-19 Chi-Hsing Hsu Multi-chip package with embedded cooling element
US20050095839A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Method of patterning low-k film and method of fabricating dual-damascene structure
US20070278631A1 (en) * 2005-01-31 2007-12-06 Hasan Sharifi Self-aligned wafer level integration system
US20080315375A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US20190006196A1 (en) * 2017-07-03 2019-01-03 Boe Technology Group Co., Ltd. Method for packaging chip and chip package structure
CN208622769U (zh) * 2018-07-09 2019-03-19 朝阳晶石半导体科技有限公司深圳分公司 Led黄墙封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830830B2 (ja) * 1996-04-11 1998-12-02 日本電気株式会社 電子線露光方法
JP2003243594A (ja) * 2001-01-31 2003-08-29 Sanyo Electric Co Ltd 半導体装置の製造方法
CN101567322B (zh) * 2008-04-21 2010-11-17 南茂科技股份有限公司 芯片的封装结构及其封装方法
US8624338B2 (en) * 2011-05-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-nanometer-projection apparatus for lithography, oxidation, inspection, and measurement
CN112820637B (zh) * 2021-01-18 2022-11-11 香港中文大学（深圳） 用于电子束曝光的芯片内嵌复合物及其制备方法与应用

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089053A1 (en) * 2000-10-10 2002-07-11 Wen-Chun Liu Package having array of metal pegs linked by printed circuit lines
US20030112604A1 (en) * 2001-12-18 2003-06-19 Chi-Hsing Hsu Multi-chip package with embedded cooling element
US20050095839A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Method of patterning low-k film and method of fabricating dual-damascene structure
US20070278631A1 (en) * 2005-01-31 2007-12-06 Hasan Sharifi Self-aligned wafer level integration system
US20080315375A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US20190006196A1 (en) * 2017-07-03 2019-01-03 Boe Technology Group Co., Ltd. Method for packaging chip and chip package structure
CN208622769U (zh) * 2018-07-09 2019-03-19 朝阳晶石半导体科技有限公司深圳分公司 Led黄墙封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴 俊 等: "薄型小缝隙半导体放电管自动涂胶机的关键技术", 《电子工业专用设备》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022152312A1 (zh) * 2021-01-18 2022-07-21 香港中文大学（深圳） 用于电子束曝光的芯片内嵌复合物及其制备方法与应用
WO2023164546A1 (en) * 2022-02-25 2023-08-31 Applied Materials, Inc. Inkjet inks for deposition and removal in a laser dicing process

Also Published As

Publication number Publication date
CN112820637B (zh) 2022-11-11
WO2022152312A1 (zh) 2022-07-21
US20230343605A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
CN112820637B (zh) 用于电子束曝光的芯片内嵌复合物及其制备方法与应用
TW201909245A (zh) 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
CN106169452A (zh) 半导体封装组件及其制造方法
JP2018520521A (ja) チップ埋め込み技術を用いるオープンキャビティパッケージ
CN105489789B (zh) 柔性器件制作方法及柔性显示器件
CN102163559A (zh) 堆叠装置的制造方法及装置晶片处理方法
TW200818350A (en) Semiconductor packaging method by using large panel size
US10350869B2 (en) Fingerprint identification module and method for manufacturing the same
CN105895540A (zh) 晶圆背面印胶的封装方法
CN112713240B (zh) 一种基于二维材料的反对称磁电阻器件制备方法
US20220367305A1 (en) Multichip module supports and related methods
Pogudkin et al. Research of reconstructed wafer surface planarity on the metall-compound-silicon boundary for multi-chip module with embedded dies
CN111024016B (zh) 一种膜厚样片及膜厚样片的制备方法
US11296038B2 (en) Precision structured glass article having EMI shielding and methods for making the same
CN106158759B (zh) 电子封装件及其制法
CN110211886B (zh) 半导体制备方法
JP2003078069A (ja) マルチチップモジュール作製用の疑似ウエハ、及びその作製方法
US20120329213A1 (en) Flexible electronic device and method for the fabrication of same
TW200408050A (en) Method and structure for a wafer level packaging
CN215933562U (zh) 半导体结构
CN110217785B (zh) 一种cvd生长的石墨烯的转移操作方法
CN109524316B (zh) 一种半导体芯片封装方法和半导体芯片封装用载盘
KR20090008105A (ko) 라지 패널 사이즈를 이용한 반도체 패키징 방법
CN101231961B (zh) 内埋组件的基板制程
US20100270659A1 (en) Semiconductor device, method of manufacturing the same, and silane coupling agent

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant