CN112802746A - 沟槽结构及其形成方法 - Google Patents
沟槽结构及其形成方法 Download PDFInfo
- Publication number
- CN112802746A CN112802746A CN201911030587.XA CN201911030587A CN112802746A CN 112802746 A CN112802746 A CN 112802746A CN 201911030587 A CN201911030587 A CN 201911030587A CN 112802746 A CN112802746 A CN 112802746A
- Authority
- CN
- China
- Prior art keywords
- etching
- sacrificial layer
- layer
- sacrificial
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000005530 etching Methods 0.000 claims abstract description 171
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000000463 material Substances 0.000 claims description 32
- 239000003575 carbonaceous material Substances 0.000 claims description 23
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 8
- 239000002243 precursor Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 230000000979 retarding effect Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种沟槽结构及其形成方法；所述方法包括在基体的上表面形成图形化牺牲层，图形化牺牲层包括若干个牺牲单元；在牺牲单元的侧壁形成刻蚀掩膜层；位于相邻牺牲单元之间的刻蚀掩膜层之间具有开口间隙；在开口间隙内形成刻蚀延缓牺牲层；在相同刻蚀条件下，刻蚀延缓牺牲层与图形化牺牲层具有不同的刻蚀去除速率；基于刻蚀掩膜层去除图形化牺牲层及刻蚀延缓牺牲层，并刻蚀基体，以在基体内形成具有不同深度的沟槽，由于图形化牺牲层和延缓牺牲层被刻蚀的速率不同，刻蚀去除速率快的先被刻蚀掉，刻蚀去除速率慢的后别刻蚀掉，继续刻蚀会形成不同深度的沟道，简化了形成不同深度的沟槽的工艺过程，进而有利于生产效率的提高和成本的降低。
Description
技术领域
本发明涉及半导体储存器技术领域，特别是涉及一种沟槽形成方法以及沟槽结构。
背景技术
随着半导体集成电路技术的不断发展，半导体集成电路不断小型化和功能复杂化，每个芯片区域的功能器件的数量和密度都不断增加。近来，垂直设备(例如，垂直存储设备)也被开发以增加上述功能器件密度，可通过降低有源区的损耗来提高集成度，例如，为了提高DRAM(Dynamic Random Access Memory，即动态随机存取存储器)单元的集成度，传统技术中提供了一种带有垂直晶体管结构的DRAM单元，而在制造该结构的DRAM单元的过程中时，需要制作不同深度的沟道，但是，传统技术中至少存在如下问题：传统技术制作不同深度沟道的工艺流程复杂，有碍于生产效率的提高和成本的降低。
本发明内容
基于此，有必要针对传统技术制作不同深度沟道的工艺流程复杂，有碍于生产效率的提高和成本的降低的问题，提供一种沟槽结构及其形成方法。
为了实现上述目的，一方面，本发明实施例提供了一种沟槽形成方法，包括以下步骤：
提供基体；
在基体的上表面形成图形化牺牲层，图形化牺牲层包括若干个牺牲单元；
在牺牲单元的侧壁形成刻蚀掩膜层；位于相邻牺牲单元之间的刻蚀掩膜层之间具有开口间隙；
在开口间隙内形成刻蚀延缓牺牲层；在相同刻蚀条件下，刻蚀延缓牺牲层与图形化牺牲层具有不同的刻蚀去除速率；
基于刻蚀掩膜层去除图形化牺牲层及刻蚀延缓牺牲层，并刻蚀基体，以在基体内形成具有不同深度的沟槽。
上述沟槽形成方法在基体上形成刻蚀去除速率不同的图形化牺牲层和延缓牺牲层，在刻蚀过程中，由于图形化牺牲层和延缓牺牲层被刻蚀的速率不同，刻蚀去除速率快的先被刻蚀掉，使得该处率先暴露基体并被刻蚀掉，刻蚀去除速率慢的后别刻蚀掉，使得该处压后暴露基体并被刻蚀掉，由于基体的刻蚀速率相同，继续刻蚀会形成不同深度的沟道，简化了形成不同深度的沟槽的工艺过程，进而有利于生产效率的提高和成本的降低。
在其中一个实施例中，在相同的刻蚀条件下，各开口间隙内的刻蚀延缓牺牲层具有相同的刻蚀去除速率。
在其中一个实施例中，在相同的刻蚀条件下，至少部分不同开口间隙内的刻蚀延缓牺牲层具有不同的刻蚀去除速率。
在其中一个实施例中，在牺牲单元的侧壁形成刻蚀掩膜层包括步骤：
在牺牲单元的侧壁、牺牲单元的顶部及裸露的基体的上表面形成刻蚀掩膜材料层；
去除位于牺牲单元的顶部及裸露的基体的上表面的刻蚀掩膜材料层。
在其中一个实施例中，基于刻蚀掩膜层去除图形化牺牲层及刻蚀延缓牺牲层，并刻蚀基体，以在基体内形成具有不同深度的沟槽包括步骤：
基于刻蚀掩膜层刻蚀图形化牺牲层及刻蚀延缓牺牲层，图形化牺牲层被完全刻蚀去除时，开口间隙内还保留有部分刻蚀延缓牺牲层；
基于刻蚀掩膜层继续刻蚀刻蚀延缓牺牲层及基体，直至完全刻蚀去除刻蚀延缓牺牲层，并于基体内形成具有不同深度的沟槽。
在其中一个实施例中，图形化牺牲层与刻蚀延缓牺牲层的刻蚀选择比包括5:1～10:1。
在其中一个实施例中，图形化牺牲层包括非晶碳层；刻蚀延缓牺牲层包括钨掺杂碳材料层或硼掺杂材料层。
在其中一个实施例中，刻蚀延缓牺牲层中钨的掺杂浓度为10％～40％。
在其中一个实施例中，形成刻蚀延缓牺牲层工艺中使用的钨掺杂前驱体包括含钨化合物；形成刻蚀延缓牺牲层的工艺温度为250℃～400℃。
一种沟槽结构，使用上述方法制备形成。
上述沟槽结构为采用本发明沟槽形成方法制作，具有不同深度的沟槽，有利于动态随机存取存储器等器件的集成度，实现器件的小型化。
附图说明
图1为一个实施例中沟槽形成方法的流程示意图；
图2为一个实施例中基体的结构示意图；
图3为一个实施例中图形化牺牲层的结构示意图；
图4为一个实施例中形成图形化牺牲层步骤的流程示意图；
图5为一个实施例中牺牲材料层的结构示意图；
图6为一个实施例中第一掩膜层的结构示意图；
图7为一个实施例中刻蚀研磨层的结构示意图；
图8为一个实施例中形成刻蚀掩膜层步骤的流程示意图；
图9为一个实施例中刻蚀研磨材料层的结构示意图；
图10为一个实施例中刻蚀延缓牺牲层的结构示意图；
图11为一个实施例中沟槽的结构示意图；
图12为另一个实施例中沟槽的结构示意图；
图13为又一个实施例中沟槽的结构示意图；
图14为一个实施例中形成刻蚀延缓牺牲层步骤的流程示意图；
图15为一个实施例中形成不同深度沟槽步骤的流程示意图；
图16为另一个实施例中沟槽形成方法的流程示意图；
图17为一个实施例中形成不同深度沟槽的基体的结构示意图。
附图标号说明：
10、基体，12、图形化牺牲层，121、牺牲单元，123、牺牲材料层，14、第一掩膜层，16、刻蚀掩膜层，161、刻蚀掩膜材料层，18、刻蚀延缓牺牲层，20、沟槽，200、第一沟槽，202、第二沟槽。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
为了解决传统技术制作不同深度沟道的工艺流程复杂，有碍于生产效率的提高和成本的降低的问题，在一个实施例中，如图1所示，提供了一种沟槽形成方法，包括以下步骤：
步骤S11，提供基体10；
步骤S13，在基体10的上表面形成图形化牺牲层12，图形化牺牲层12包括若干个牺牲单元121；
步骤S15，在牺牲单元121的侧壁形成刻蚀掩膜层16；位于相邻牺牲单元121之间的刻蚀掩膜层16之间具有开口间隙；
步骤S17，在开口间隙内形成刻蚀延缓牺牲层18；在相同刻蚀条件下，刻蚀延缓牺牲层18与图形化牺牲层12具有不同的刻蚀去除速率；
步骤S19，基于刻蚀掩膜层16去除图形化牺牲层12及刻蚀延缓牺牲层18，并刻蚀基体10，以在基体10内形成具有不同深度的沟槽20。
在一个示例中，如图2所示，步骤S11中提供的基体10可以包括但不仅限于硅基体10、氧化硅基体10等基体10；基体10的上表面可以形成有需要电学引出的器件结构。
在一个示例中，如图3所示，步骤S13中在基体10上形成的图形化牺牲层12用于在后续的刻蚀工艺过程中被刻蚀掉，图形化牺牲层12包括若干个牺牲单元121，各牺牲单元121间隔分布在基体10的上表面上，即相邻的牺牲单元121之间存在间隙。其中，牺牲单元121的宽度可根据所需要形成的沟槽20的宽度确定。牺牲单元121之间的间隙宽度可根据所需要形成的沟槽20的宽度与牺牲单元121之间的刻蚀掩膜层16厚度之和确定。在一个示例中，图形化牺牲层12包括但不仅限于非晶碳层。
在一个示例中，如图4所示，步骤S13中在基体10的上表面形成图形化牺牲层12包括步骤：
步骤S131，在基体10的上表面形成牺牲材料层123，如图5所示；
步骤S133，对应图形化牺牲层12的图形在牺牲材料层123上形成第一掩膜层14，如图6所示；
步骤S135，基于第一掩膜层14刻蚀牺牲材料层123，直至暴露基体10的上表面，形成图形化牺牲层12。
在一个示例中，如图5所示，步骤S131中可利用沉积工艺在基体10的上表面形成牺牲材料层123，其中，沉积工艺可以采用但不仅限于常压化学气相沉积(atmosphericpressure CVD，APCVD)工艺、低压化学气相沉积(low pressure CVD，LPCVD)工艺、等离子体增强型化学气相沉积(plasma-enhanced CVD，PECVD)工艺、高密度等离子体化学气相沉积(high-density plasma CVD，HDP-CVD)工艺、自由基增强型化学气相沉积(radical-enhanced CVD，RECVD)或原子层沉积(atomic layer deposition，ALD)工艺。在一个示例中，牺牲材料层123包括但不仅限于非晶碳层。
在一个示例中，如图6所示，步骤S133提供的第一掩膜层14包括但不仅限于氧化硅层、氮化硅等。在一个示例中，步骤S135采用的刻蚀工艺包括但不仅限于湿法刻蚀工艺、干法刻蚀工艺。
在一个示例中，如图7所示，步骤S15中在牺牲单元121的侧壁形成刻蚀掩膜层16包括步骤：
步骤S151，在牺牲单元121的侧壁、牺牲单元121的顶部及裸露的基体10的上表面形成刻蚀掩膜材料层161；
步骤S153，去除位于牺牲单元121的顶部及裸露的基体10的上表面的刻蚀掩膜材料层161。
在一个示例中，如图8所示，步骤S15提供的刻蚀掩膜层16，用于实现对基体10选择性刻蚀，其形成在牺牲单元121的侧壁，但刻蚀掩膜层16不填满牺牲单元121之间的间隙，即相邻牺牲单元121之间的刻蚀掩膜层16之间存在开口间隙，该开口间隙内用于形成刻蚀延缓牺牲层18。在一个示例中，刻蚀掩膜层16包括但不仅限于氧化硅层、氮化硅等。
在一个示例中，如图9所示，步骤S151中可采用沉积工艺形成刻蚀掩膜材料层161，刻蚀掩膜材料层161覆盖牺牲单元121的侧壁、顶部以及基体10上裸露的上表面，刻蚀掩膜材料层161的厚度根据实际设计需要而定。其中，沉积工艺可以采用但不仅限于常压化学气相沉积工艺、低压化学气相沉积工艺、等离子体增强型化学气相沉积工艺、高密度等离子体化学气相沉积工艺、自由基增强型化学气相沉积或原子层沉积工艺，优选的，沉积工艺采用原子层沉积工艺。在一个示例中，刻蚀掩膜材料层161包括但不仅限于氧化硅层、氮化硅等。
在一个示例中，如图8所示，步骤S153中可采用刻蚀工艺或化学机械研磨工艺(Chemical mechanical grinding process、CMP)去除位于牺牲单元121的顶部及裸露的基体10的上表面的刻蚀掩膜材料层161，以形成刻蚀掩膜层16；其中，刻蚀工艺包括但不仅限于湿法刻蚀工艺、干法刻蚀工艺。在一个示例中，采用干法刻蚀工艺去除刻蚀掩膜材料层161，在干刻蚀过程中，采用的气体前驱体包括但不仅限于C2H2(乙炔)、C3H6(丙烯)、C7H8(甲醛)、C2H4(乙烯)等碳氢化合物，气体载体包括但不仅限于He(氦气)、Ar(氩气)、N2(氮气)、H2(氢气)等。
在一个示例中，如图10所示，步骤S17中提供的刻蚀延缓牺牲层18，用于延缓刻蚀过程，刻蚀延缓牺牲层18的刻蚀去除速率小于图形化牺牲层12的刻蚀去除速率，即刻蚀延缓牺牲层18的刻蚀选择率大于图形化牺牲层12的刻蚀选择率。在相同刻蚀条件下，同等厚度图形化牺牲层12和刻蚀延缓牺牲层18，图形化牺牲层12更先被去除掉，其所占据的基体10的上表面更先被暴露，图形化牺牲层12更后被去除掉，其所占据的基体10的上表面更后被暴露，由于暴露在刻蚀环境中的时长不同，从而两者所处基体10的位置可形成不同深度的沟槽20，图形化牺牲层12所处位置形成的沟槽20更深，刻蚀延缓牺牲层18所处位置形成的构成更浅。
需要说明的是，图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀选择比不同，造成形成的沟槽20的深度差也不相同，具体的，可根据实际需求选择图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀选择比，在一个示例中，图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀选择比包括5:1～10:1，例如，图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀选择比为8:1，图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀选择比为5:1和6:1，图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀选择比为6:1、7:1和9:1。
在一个示例中，刻蚀延缓牺牲层18包括钨掺杂碳材料层或硼掺杂材料层。例如，刻蚀延缓牺牲层18为钨掺杂碳材料层时，钨掺杂碳材料层的钨的掺杂浓度为10％～40％，需要说明的是，钨掺杂浓度越高，钨掺杂碳材料层的刻蚀选择率越高，钨掺杂碳材料层的刻蚀去除速率越低，即可选择不同钨掺杂浓度的钨掺杂碳材料层与图形化牺牲层12匹配刻蚀选择比，以实现图形化牺牲层12与刻蚀延缓牺牲层18的5:1～10:1的刻蚀选择比。进一步的，刻蚀延缓牺牲层18为钨掺杂碳材料层，形成刻蚀延缓牺牲层18工艺中使用的钨掺杂前驱体包括含钨化合物；形成刻蚀延缓牺牲层18的工艺温度为250℃(摄氏度)～400℃，其中，钨化合物包括但不仅限于WF6(高纯六氟化钨)。在一个示例中，形成刻蚀延缓牺牲层18的工艺温度为300℃。在另一个示例中，形成刻蚀延缓牺牲层18的工艺温度为350℃。
在一个示例中，如图11所示，若仅需要制作两种深度的沟槽20时，在相同的刻蚀条件下，各开口间隙内的刻蚀延缓牺牲层18具有相同的刻蚀去除速率。在该示例中，由于图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀去除速率不同，在刻蚀工程中，可得到不同深度的第一沟槽200和第二沟槽202，可通过选择两种不同刻蚀去除速率的材料层分别作为图形化牺牲层12和刻蚀延缓牺牲层18实现，在一个示例中，图形化牺牲层12为非晶硅层，刻蚀延缓牺牲层18为钨掺杂碳材料层。在另一个示例中，图形化牺牲层12为非晶硅层，刻蚀延缓牺牲层18为钨掺杂碳材料层，图形化牺牲层12与刻蚀延缓牺牲层18的刻蚀选择比为8:1。
在一个示例中，若需要多种深度的沟槽20时，在相同的刻蚀条件下，至少部分不同开口间隙内的刻蚀延缓牺牲层18具有不同的刻蚀去除速率，即刻蚀延缓牺牲层18包括至少两种不同刻蚀去除速率的刻蚀延缓牺牲层18，与图形化牺牲层12组合，在刻蚀过程中，可形成至少三种深度的沟槽20。在一个示例中，如图12所示，形成三种深度的沟槽20，可通过选择三种不同刻蚀去除速率的材料层分别作为图形化牺牲层12和刻蚀延缓牺牲层18，例如，图形化牺牲层12为非晶碳层，其中一部分的刻蚀延缓牺牲层18为钨掺杂碳材料层，另一部分的刻蚀延缓牺牲层18为硼掺杂碳材料层；又例如，图形化牺牲层12为非晶碳层，并从掺杂浓度为10％～40％选择两种掺杂浓度的钨掺杂碳材料层作为刻蚀延缓牺牲层18，比如，选择掺杂浓度为20％的钨掺杂碳材料层作为一部分的刻蚀延缓牺牲层18，选择掺杂浓度为30％的钨掺杂碳材料层作为另一部分的刻蚀延缓牺牲层18。
在一个示例中，如图13所示，形成四种深度的沟槽20，可通过选择四种不同刻蚀去除速率的材料层分别作为图形化牺牲层12和刻蚀延缓牺牲层18，图形化牺牲层12组合，在刻蚀过程中，可形成至少四种深度的沟槽20。例如，图形化牺牲层12为非晶碳层，其中第一部分的刻蚀延缓牺牲层18为钨掺杂碳材料层，第二部分的刻蚀延缓牺牲层18为硼掺杂碳材料层，第三部分刻蚀延缓牺牲层18为非钨金属掺杂碳材料层；又例如，图形化牺牲层12为非晶碳层，并从掺杂浓度为10％～40％选择三种掺杂浓度的钨掺杂碳材料层作为刻蚀延缓牺牲层18，比如，选择掺杂浓度为15％的钨掺杂碳材料层作为第一部分的刻蚀延缓牺牲层18，选择掺杂浓度为25％的钨掺杂碳材料层作为第二部分的刻蚀延缓牺牲层18，选择掺杂浓度为35％的钨掺杂碳材料层作为第三部分的刻蚀延缓牺牲层18。
需要说明的是，可采用上述形成三种或四种不同深度的沟槽20的方式，应用到形成五种及以上深度的沟槽20上。
在一个示例中，在形成多种深度的沟槽20时，不同深度的沟槽20可无规则的分布。在一个示例中，在形成多种深度的沟槽20时，不同深度的沟槽20有无规则的分布，例如，从基体10的一端至另一端，沟槽20由深至浅，循环分布。
在一个示例中，如图14所示，步骤S17中在开口间隙内形成刻蚀延缓牺牲层18包括步骤：
步骤S171，在相邻牺牲单元121之间的刻蚀掩膜层16之间的开口间隙内形成刻蚀延缓牺牲材料层123，直至刻蚀延缓牺牲层18延覆盖牺牲单元121的顶部和刻蚀掩膜层16的顶部；
步骤S173，刻蚀刻蚀延缓牺牲材料层123，直至暴露牺牲单元121的顶部和刻蚀掩膜层16的顶部，形成刻蚀延缓牺牲层18。
在一个示例中，步骤S171提供的刻蚀延缓牺牲材料层123包括但不仅限于钨掺杂材料层、硼掺杂材料层，可采用沉积工艺形成刻蚀延缓牺牲材料层123，其中，沉积工艺可以采用但不仅限于常压化学气相沉积工艺、低压化学气相沉积工艺、等离子体增强型化学气相沉积工艺、高密度等离子体化学气相沉积工艺、自由基增强型化学气相沉积或原子层沉积工艺。
在一个示例中，步骤S173中采用的刻蚀工艺包括但不仅限于干法刻蚀工艺、湿法刻蚀工艺。
在一个示例中，如图11至13所示，步骤S19中提及的刻蚀工艺可采用但不仅限于干法刻蚀、湿法刻蚀。图形化牺牲层12和刻蚀延缓牺牲层18分别按不同的刻蚀去除速率被刻蚀掉，图形化牺牲层12所在位置先暴露基体10，并在该位置刻蚀形成沟槽20，刻蚀延缓牺牲层18所在位置后暴露基体10，并在该位置刻蚀形成沟槽20，从而形成具有不同深度的沟槽20。在一个示例中，若形成两种深度的沟槽20，刻蚀延缓牺牲层所在位置形成的沟槽20的深度相同。在一个示例中个，若形成三种及以上深度的沟槽20，沟槽20刻蚀延缓牺牲层所在位置形成两种深度的沟槽20；形成四种深度的沟槽20，刻蚀延缓牺牲层所在位置形成三种深度的沟槽20，以此类推。关于步骤S19中形成沟槽20的过程与步骤S17中有关沟槽20的描述相同，详细请参照步骤S17中有关沟槽20的描述，此处不再赘述。
在一个示例中，如图15所示，步骤S19中基于刻蚀掩膜层16去除图形化牺牲层12及刻蚀延缓牺牲层18，并刻蚀基体10，以在基体10内形成具有不同深度的沟槽20包括步骤：
步骤S191，基于刻蚀掩膜层16刻蚀图形化牺牲层12及刻蚀延缓牺牲层18，图形化牺牲层12被完全刻蚀去除时，开口间隙内还保留有部分刻蚀延缓牺牲层18；
步骤S193，基于刻蚀掩膜层16继续刻蚀刻蚀延缓牺牲层18及基体10，直至完全刻蚀去除刻蚀延缓牺牲层18，并于基体10内形成具有不同深度的沟槽20。
在一个示例中，步骤S191采用的刻蚀工艺包括但不仅限于干法刻蚀工艺、湿法刻蚀工艺。在一个示例中，步骤S193采用的刻蚀工艺包括但不仅限于干法刻蚀工艺、湿法刻蚀工艺。
在一个实施例中，如图16所示，基于刻蚀掩膜层16去除图形化牺牲层12及刻蚀延缓牺牲层18，并刻蚀基体10，以在基体10内形成具有不同深度的沟槽20的步骤之后，还包括步骤S21：去除刻蚀掩膜层16。以图11中所示的基体10内形成有第一沟槽200及第二沟槽202两种不同深度的沟槽为例，去处刻蚀掩膜层16之后所得结构的截面图如图17所示。
上述沟槽形成方法在基体10上形成刻蚀去除速率不同的图形化牺牲层12和延缓牺牲层，在刻蚀过程中，由于图形化牺牲层12和延缓牺牲层被刻蚀的速率不同，刻蚀去除速率快的先被刻蚀掉，使得该处率先暴露基体10并被刻蚀掉，刻蚀去除速率慢的后别刻蚀掉，使得该处压后暴露基体10并被刻蚀掉，由于基体10的刻蚀速率相同，继续刻蚀会形成不同深度的沟槽20，简化了形成不同深度的沟槽20的工艺过程，进而有利于生产效率的提高和成本的降低。
在一个实施例中，还提供了一种沟槽结构，使用本发明沟槽形成方法各实施例所述的方法制备形成。
上述沟槽结构为采用本发明沟槽形成方法制作，具有不同深度的沟槽20，有利于动态随机存取存储器等器件的集成度，实现器件的小型化。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽形成方法，其特征在于，包括以下步骤：
提供基体；
在所述基体的上表面形成图形化牺牲层，所述图形化牺牲层包括若干个牺牲单元；
在所述牺牲单元的侧壁形成刻蚀掩膜层；位于相邻所述牺牲单元之间的所述刻蚀掩膜层之间具有开口间隙；
在所述开口间隙内形成刻蚀延缓牺牲层；在相同刻蚀条件下，所述刻蚀延缓牺牲层与所述图形化牺牲层具有不同的刻蚀去除速率；
基于所述刻蚀掩膜层去除所述图形化牺牲层及所述刻蚀延缓牺牲层，并刻蚀所述基体，以在所述基体内形成具有不同深度的沟槽。
2.根据权利要求1所述的沟槽形成方法，其特征在于，在相同的刻蚀条件下，各所述开口间隙内的所述刻蚀延缓牺牲层具有相同的刻蚀去除速率。
3.根据权利要求1所述的沟槽形成方法，其特征在于，在相同的刻蚀条件下，至少部分不同所述开口间隙内的所述刻蚀延缓牺牲层具有不同的刻蚀去除速率。
4.根据权利要求1至3中任意一项所述的沟槽形成方法，其特征在于，在所述牺牲单元的侧壁形成刻蚀掩膜层包括步骤：
在所述牺牲单元的侧壁、所述牺牲单元的顶部及裸露的所述基体的上表面形成刻蚀掩膜材料层；
去除位于所述牺牲单元的顶部及裸露的所述基体的上表面的刻蚀掩膜材料层。
5.根据权利要求1至3中任意一项所述的沟槽形成方法，其特征在于，基于所述刻蚀掩膜层去除所述图形化牺牲层及刻蚀延缓牺牲层，并刻蚀所述基体，以在所述基体内形成具有不同深度的沟槽包括步骤：
基于所述刻蚀掩膜层刻蚀所述图形化牺牲层及所述刻蚀延缓牺牲层，所述图形化牺牲层被完全刻蚀去除时，所述开口间隙内还保留有部分所述刻蚀延缓牺牲层；
基于所述刻蚀掩膜层继续刻蚀所述刻蚀延缓牺牲层及所述基体，直至完全刻蚀去除所述刻蚀延缓牺牲层，并于所述基体内形成具有不同深度的沟槽。
6.根据权利要求1至3中任意一项所述的的沟槽形成方法，其特征在于，所述图形化牺牲层与所述刻蚀延缓牺牲层的刻蚀选择比包括5:1～10:1。
7.根据权利要求1至3中任意一项所述的沟槽形成方法，其特征在于，所述图形化牺牲层包括非晶碳层；所述刻蚀延缓牺牲层包括钨掺杂碳材料层或硼掺杂材料层。
8.根据权利要求7所述的沟槽形成方法，其特征在于，所述刻蚀延缓牺牲层中钨的掺杂浓度为10％～40％。
9.根据权利要求8所述的沟槽形成方法，其特征在于，形成所述刻蚀延缓牺牲层工艺中使用的钨掺杂前驱体包括含钨化合物；形成所述刻蚀延缓牺牲层的工艺温度为250℃～400℃。
10.一种沟槽结构，其特征在于，使用如权利要求1至9中任意一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911030587.XA CN112802746B (zh) | 2019-10-28 | 2019-10-28 | 沟槽结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911030587.XA CN112802746B (zh) | 2019-10-28 | 2019-10-28 | 沟槽结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112802746A true CN112802746A (zh) | 2021-05-14 |
| CN112802746B CN112802746B (zh) | 2022-03-08 |
Family
ID=75803049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911030587.XA Active CN112802746B (zh) | 2019-10-28 | 2019-10-28 | 沟槽结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802746B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555227A (zh) * | 2021-07-19 | 2021-10-26 | 上海集成电路制造创新中心有限公司 | 片上全固态超级电容及其制备方法 |
| CN117293156A (zh) * | 2023-11-27 | 2023-12-26 | 合肥晶合集成电路股份有限公司 | 深沟槽的制备方法及图像传感器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040029385A1 (en) * | 2002-04-30 | 2004-02-12 | Dirk Manger | Semiconductor substrate with trenches of varying depth |
| KR20070054892A (ko) * | 2005-11-24 | 2007-05-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN101536160A (zh) * | 2006-11-15 | 2009-09-16 | 美光科技公司 | 蚀刻图案层以在其中形成交错高度的方法和中间半导体装置结构 |
| CN101826458A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀方法及双重深度沟槽形成方法 |
| CN105655286A (zh) * | 2016-02-04 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
-
2019
- 2019-10-28 CN CN201911030587.XA patent/CN112802746B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040029385A1 (en) * | 2002-04-30 | 2004-02-12 | Dirk Manger | Semiconductor substrate with trenches of varying depth |
| KR20070054892A (ko) * | 2005-11-24 | 2007-05-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN101536160A (zh) * | 2006-11-15 | 2009-09-16 | 美光科技公司 | 蚀刻图案层以在其中形成交错高度的方法和中间半导体装置结构 |
| CN101826458A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀方法及双重深度沟槽形成方法 |
| CN105655286A (zh) * | 2016-02-04 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555227A (zh) * | 2021-07-19 | 2021-10-26 | 上海集成电路制造创新中心有限公司 | 片上全固态超级电容及其制备方法 |
| CN117293156A (zh) * | 2023-11-27 | 2023-12-26 | 合肥晶合集成电路股份有限公司 | 深沟槽的制备方法及图像传感器 |
| CN117293156B (zh) * | 2023-11-27 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 深沟槽的制备方法及图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112802746B (zh) | 2022-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186622B2 (en) | Formation of active area using semiconductor growth process without STI integration | |
| US6949447B2 (en) | Method for fabricating isolation layer in semiconductor device | |
| US7482210B2 (en) | Method of fabricating semiconductor device having junction isolation insulating layer | |
| US6743728B2 (en) | Method for forming shallow trench isolation | |
| CN112802746B (zh) | 沟槽结构及其形成方法 | |
| CN101231967A (zh) | 半导体元件的浅沟槽隔离层及其制作方法 | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US10879111B1 (en) | Dielectric plugs | |
| US10446559B2 (en) | Method of fabricating DRAM | |
| CN103943621A (zh) | 浅沟槽隔离结构及其形成方法 | |
| WO2022012243A1 (zh) | 半导体结构及其制作方法 | |
| KR101046727B1 (ko) | 반도체장치의 매립게이트 제조 방법 | |
| CN104851834B (zh) | 一种半导体器件的制备方法 | |
| CN111162079A (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| CN115799160A (zh) | 半导体结构及其制作方法 | |
| JP2013093512A (ja) | 半導体装置の製造方法 | |
| US7279393B2 (en) | Trench isolation structure and method of manufacture therefor | |
| CN114023690A (zh) | 半导体器件及其制备方法 | |
| KR20120045484A (ko) | 반도체장치의 매립게이트 제조 방법 | |
| CN112420595A (zh) | 半导体器件及其形成方法 | |
| CN108565220A (zh) | 一种沟槽型mos晶体管的制备方法及电子装置 | |
| WO2022022008A1 (zh) | 半导体结构的形成方法及半导体结构 | |
| CN113496954B (zh) | 存储器的形成方法及存储器 | |
| US20220278107A1 (en) | Method for manufacturing semiconductor structure and same | |
| US20230134285A1 (en) | Method for manufacturing semiconductor device and same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |