CN112786454A - 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构 - Google Patents
一种具有电磁屏蔽功能的射频芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN112786454A CN112786454A CN202110037436.8A CN202110037436A CN112786454A CN 112786454 A CN112786454 A CN 112786454A CN 202110037436 A CN202110037436 A CN 202110037436A CN 112786454 A CN112786454 A CN 112786454A
- Authority
- CN
- China
- Prior art keywords
- layer
- radio frequency
- wiring layer
- silicon
- rdl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 80
- 239000010703 silicon Substances 0.000 claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 79
- 238000002161 passivation Methods 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000003466 welding Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000004927 fusion Effects 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 218
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 29
- 229910052802 copper Inorganic materials 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 239000011135 tin Substances 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 229910052716 thallium Inorganic materials 0.000 claims description 6
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于集成电路封装技术领域，具体涉及一种具有电磁屏蔽功能的射频芯片封装方法及封装结构，结构上分别提供一组硅帽、一组底座，其中：所述硅帽通过硅片刻蚀工艺，在硅片的底面制作空腔，在所述空腔的前侧壁、左右侧壁分别制作开口；在所述硅帽设置空腔的一面上依次制作绝缘层和金属屏蔽层；在所述底座的顶部表面制作RDL，RDL包括多层钝化层和多层布线层，并对走线焊盘、底座的表面与硅帽焊接的部位开窗；在硅空腔内部设置金属层，通过平行缝焊或熔封工艺形成具有金属罩的屏蔽环境，为射频芯片打造单一的电磁屏蔽环境，在不增加成本和占用面积的情况下，实现了射频芯片间、射频芯片和功能芯片以及系统级模块跟其他模块之间的电磁屏蔽。
Description
技术领域
本发明属于集成电路封装技术领域，具体涉及一种具有电磁屏蔽功能的射频芯片封装方法及封装结构。
背景技术
无线通信技术的飞速发展和高速电路的广泛应用,使得电磁环境越来越复杂.几乎所有的电子设备都不可避免处于周围电磁场的潜在影响之中。因此,电磁干扰的防护问题受到广泛的关注。
电磁屏蔽是抑制电磁干扰的最基本方法之一,其常见形式是用金属材料制成的屏蔽壳体将敏感设备隔离起来,以阻碍外来电磁骚扰的进入或抑制内生电磁骚扰的外泄。一般IC芯片塑胶体是不导电的，对电磁场几乎没有屏蔽作用。目前比较多的是在封装体外面放置金属屏蔽罩，这种方式屏蔽性能好，但是比重大，占用面积大，成本高，且不耐腐蚀。
发明内容
针对现有技术的不足，本发明提供了一种具有电磁屏蔽功能的射频芯片封装方法及封装结构，本发明利用硅空腔结构，在硅空腔内部设置金属层，通过平行缝焊或熔封工艺形成具有金属罩的屏蔽环境，为射频芯片打造单一的电磁屏蔽环境，在不增加成本和占用面积的情况下，实现了射频芯片间、射频芯片和功能芯片以及系统级模块跟其他模块之间的电磁屏蔽。
本发明通过以下技术方案予以实现：
一种具有电磁屏蔽功能的射频芯片封装方法，结构上分别提供一组硅帽、一组底座，其中：
所述硅帽通过硅片刻蚀工艺，在硅片的底面制作空腔，在所述空腔的前侧壁、左右侧壁分别制作开口；在所述硅帽设置空腔的一面上依次制作绝缘层和金属屏蔽层；
在所述底座的顶部表面制作RDL，RDL包括多层钝化层和多层布线层，并对走线焊盘、底座的表面与硅帽焊接的部位开窗；
将所述硅帽和所述底座的表面的焊接区域通过晶圆键合的方式键合在一起，切割得到最终的模组。
优选的，所述硅帽在进行加工制作时，具体处理步骤包括：
在所述硅片上通过光刻、干法刻蚀制作空腔，所述空腔形状为立方形、倒梯形、圆柱形或半球形，其尺寸范围为10μm-450μm，此处尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
所述开口的高度范围在10nm-400μm，宽度范围在5nm-400μm。
优选的，所述绝缘层和金属屏蔽层在进行加工制作时，具体处理步骤包括：
在所述硅帽设置空腔的整面上设置绝缘层，所述绝缘层的厚度范围在10nm-100μm；
在所述绝缘层上设置种子层，
通过电镀铜，使所述种子层的表面生长金属铜作为屏蔽层，所述屏蔽层的厚度在1μm-20μm之间，同时所述金属铜覆盖空腔的表面和硅帽的底面。
优选的，所述RDL在进行加工制作时，具体处理步骤包括：
通过旋涂工艺在所述底座的表面制作第一钝化层，再进行烘烤，形成的所述第一钝化层的厚度在5μm-10μm之间；
在所述第一钝化层的表面设置第一种子层，
通过电镀铜，使所述第一种子层的表面生长金属铜形成第一布线层，所述第一布线层的厚度范围在2μm-10μm；
所述第一布线层经等离子清洗后，在其表面再次设置第二钝化层，所述第二钝化层表面依次设置第二种子层和第二布线层；所述第二布线层经等离子清洗后，在其表面再次设置第三钝化层；
在所述RDL的结构中，形成的所述第二钝化层的厚度应大于所述第一布线层的厚度，所述第三钝化层的厚度应大于所述第二布线层的厚度，
且所述第二钝化层包覆所述第一布线层，所述第三钝化层包覆第二布线层。
优选的，所述种子层的厚度范围在1nm-100-μm；所述种子层本身是单层或多层结构，所述种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。
优选的，最终的所述模组在进行加工制作时，具体处理步骤包括：
通过光刻、刻蚀工艺在所述RDL的表面开窗，使所述第二布线层的走线焊盘区域和所述第一布线层上的所述硅帽焊接区域暴露；
然后将功能芯片通过装片工艺置于所述第一布线层上，通过引线键合将功能芯片的PAD与所述第二布线层的走线焊盘区域联通，
其中功能芯片的厚度在50μm-600μm之间；
再通过平行缝焊或熔封工艺使所述硅帽与所述第一布线层的焊接区域结合，使所述硅帽上的所述开口的上沿从所述第三钝化层的上方跨过，切割得到最终的所述模组。
优选的，最终的所述模组在进行加工制作时，具体处理步骤包括：
通过光刻、刻蚀工艺在所述RDL上的所述第三钝化层开窗，使所述第二布线层暴露，采用倒装焊工艺使功能芯片与所述第二布线层结合；
再通过平行缝焊或熔封工艺使所述硅帽与所述第一布线层的焊接区域结合，使所述硅帽上的所述开口的上沿从所述第三钝化层上方跨过，切割得到最终的所述模组。
优选的，所述绝缘层在进行加工制作时，通过沉积氧化硅或氮化硅、或者直接热氧化形成所述绝缘层。
优选的，通过光刻、电镀在硅片表面制作所述RDL，所述RDL的功能包括走线和键合；
所述RDL的金属采用铜、镍、银、金、锡中的一种或多种，
所述RDL本身结构为一层或多层，其厚度范围10nm-1000μm；焊盘开窗直径范围10μm-10000μm。
一种具有电磁屏蔽功能的射频芯片封装结构，包括通过上述的一种具有电磁屏蔽功能的射频芯片封装方法得到的芯片封装结构。
本发明的有益效果为：
本发明利用硅空腔结构，在硅空腔内部设置金属层，通过平行缝焊或熔封工艺形成具有金属罩的屏蔽环境，为射频芯片打造单一的电磁屏蔽环境，在不增加成本和占用面积的情况下，实现了射频芯片间、射频芯片和功能芯片以及系统级模块跟其他模块之间的电磁屏蔽。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一中硅帽分别在正视、侧视、俯视三个视图方向上的结构示意图；
图2为本发明实施例一中底座处理后的正视剖视结构图；
图3为本发明实施例一中底座处理后的侧视剖视结构图；
图4为本发明实施例一中底座开窗的俯视结构图；
图5为本发明实施例一中硅帽和底座结合后的正视剖视结构图；
图6为本发明实施例一中硅帽和底座结合后的侧视剖视结构图；
图7为本发明实施例一中的最终模组的俯视结构图；
图8为本发明实施例二中另一种的硅帽和底座结合后的正视剖视结构图；
图9为本发明实施例二中另一种的硅帽和底座结合后的侧视剖视结构图。
图中：101-硅帽、1011-空腔、1012-开口、201-底座、301-第一钝化层、302-第二钝化层、303-第三钝化层、501-第一布线层、502-第二布线层、601-芯片。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-9所示：一种具有电磁屏蔽功能的射频芯片封装方法，结构上包括硅帽101和底座201，具体处理包括如下步骤：
1)硅帽空腔处理步骤：所述硅帽101通过光刻、干法刻蚀技术，在底面制作空腔1011，空腔1011形状为立方形、倒梯形、圆柱形或半球形，其尺寸范围为10μm-450μm，此处尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
2)硅帽空腔开口处理步骤：通过硅刻蚀技术在空腔1011的前壁和左右侧壁制作开口1012，开口1012的高度范围在10nm-400μm，宽度范围在5nm-400μm；
3)硅帽绝缘层和屏蔽层处理步骤：所述硅帽101设置空腔1011的一面上制作绝缘层和金属屏蔽层，包括硅帽101设置空腔1011的整面上设置绝缘层，绝缘层厚度范围在10nm-100μm；在绝缘层上方设置种子层，种子层厚度范围在1nm-100μm，种子层本身是单层或多层结构，种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使种子层表面生长金属铜作为屏蔽层，屏蔽层厚度在1μm-20μm之间，金属铜覆盖空腔1011表面和硅帽101底面。
4)底座处理步骤：通过旋涂工艺在底座201表面制作钝化层，再进行烘烤，形成的钝化层厚度在5μm-10μm之间，钝化层采用聚酰亚胺等材料；在钝化层表面设置种子层，种子层厚度在1nm-100μm之间，种子层本身是单层或多层结构，种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使种子层表面生长金属铜形成布线层，厚度范围在2μm-10μm；布线层经等离子清洗后，在表面再次设置钝化层，钝化层表面再次依次设置种子层和布线层；RDL包括多层钝化层和多层布线层；
所述底座201表面的RDL结构中，形成的钝化层厚度应大于布线层厚度，且钝化层包覆布线层；RDL包括走线和键合功能；钝化层的材料选用和工艺范围均一致，布线层的材料选用和工艺范围均一致；
5)封装步骤：
通过光刻、刻蚀工艺在底座201上面的RDL表面开窗，使布线层的走线焊盘区域和另一布线层上的硅帽101焊接区域暴露；将功能芯片601通过装片工艺置于布线层上，通过引线键合将功能芯片601的PAD与其他布线层的走线焊盘区域联通，其中功能芯片601厚度在50μm-600μm之间；再通过平行缝焊或熔封工艺使硅帽101与布线层上的硅帽101焊接区域结合，使硅帽101开口1012的上沿从顶层钝化层上方跨过，切割得到最终的模组；
具体的，在硅帽101设置空腔1011的一面设置绝缘层，绝缘层通过沉积氧化硅或氮化硅，或者直接热氧化形成；
具体的，通过光刻、电镀在硅片表面制作RDL，RDL的功能包括走线和键合；在RDL表面覆盖钝化层，在钝化层上开窗露出走线焊盘，RDL的金属采用铜、镍、银、金、锡中的一种或多种，RDL本身结构为一层或多层，其厚度范围10nm-1000μm；焊盘开窗直径范围10μm-10000μm。
实施例一：
请参阅图1-7所示：本发明提供了一实施例，具体提供了一种具有电磁屏蔽功能的射频芯片封装方法，结构上包括硅帽101和底座201，具体处理包括如下步骤：如图1所示，提供硅片，厚度为500μm，在硅片上通过光刻、干法刻蚀制作空腔1011，空腔1011形状为立方形、倒梯形、圆柱形或半球形，其尺寸范围为10μm-450μm，此处尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；通过硅刻蚀技术在空腔1011的前侧壁和左右侧壁制作开口1012，开口1012的高度范围在10nm-400μm，宽度范围在5nm-400μm；在硅帽101设置空腔1011的一面上制作绝缘层和金属屏蔽层；绝缘层厚度范围在10nm-100μm；在绝缘层上方设置种子层，种子层厚度范围在1nm-100μm，种子层本身是单层或多层结构，种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使种子层表面生长金属铜作为屏蔽层，屏蔽层厚度在1μm-20μm之间，金属铜覆盖空腔1011表面和硅帽101底面。
如图2-3所示，通过旋涂工艺在底座201表面制作第一钝化层301，再进行烘烤，形成的第一钝化层301厚度在5μm-10μm之间，第一钝化层301采用聚酰亚胺等材料；在第一钝化层301表面设置第一种子层，第一种子层厚度在1nm-100μm之间，第一种子层本身是单层或多层结构，第一种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使第一种子层表面生长金属铜形成第一布线层5011，厚度范围在2μm-10μm；第一布线层501经等离子清洗后，在其表面再次设置第二钝化层302，第二钝化层302表面依次设置第二种子层和第二布线层502；第二布线层502经等离子清洗后，在其表面再次设置第三钝化层303。
所述底座201表面的RDL结构中，形成的第二钝化层302的厚度应大于第一布线层501厚度，第三钝化层303的厚度应大于第二布线层502厚度，且第二钝化层302包覆第一布线层501，第三钝化层303包覆第二布线层502；RDL包括走线和键合功能；上述多层钝化层的材料选用和工艺范围均一致，上述多层布线层的材料选用和工艺范围均一致。
如图4所示，通过光刻、刻蚀工艺在底座201上面的RDL表面开窗，使第二布线层502的走线焊盘区域和第一布线层501上的硅帽101焊接区域暴露；将功能芯片601通过装片工艺置于第一布线层501上，通过引线键合将功能芯片601的PAD与第二布线层502的走线焊盘区域联通，其中功能芯片601厚度在50μm-600μm之间。
如图5-6所示，通过平行缝焊或熔封工艺使硅帽101与第一布线层501的焊接区域结合，使硅帽101开口1012的上沿从第三钝化层303上方跨过，切割得到最终的模组；最终模组如图7所示。
实施例二：
本发明还提供了另一实施例，具体提供了一种具有电磁屏蔽功能的射频芯片封装方法，通过上述实施例一的封装方法制备而成，
具体请继续参阅图8-9所示：其与实施例一的区别在于：通过光刻、刻蚀工艺对底座201表面RDL上的第三钝化层303开窗，使第二布线层502暴露，采用倒装焊工艺使功能芯片601与第二布线层502结合，代替了打线键合的方式。再通过平行缝焊或熔封工艺使硅帽101与第一布线层501的焊接区域结合，使硅帽101开口1012的上沿从第三钝化层303上方跨过，切割得到最终的模组。
本发明利用硅空腔结构，在硅空腔内部设置金属层，通过平行缝焊或熔封工艺形成具有金属罩的屏蔽环境，为射频芯片打造单一的电磁屏蔽环境，在不增加成本和占用面积的情况下，实现了射频芯片间、射频芯片和功能芯片以及系统级模块跟其他模块之间的电磁屏蔽。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，结构上分别提供一组硅帽、一组底座，其中：
所述硅帽通过硅片刻蚀工艺，在硅片的底面制作空腔，在所述空腔的前侧壁、左右侧壁分别制作开口；在所述硅帽设置空腔的一面上依次制作绝缘层和金属屏蔽层；
在所述底座的顶部表面制作RDL，RDL包括多层钝化层和多层布线层，并对走线焊盘、底座的表面与硅帽焊接的部位开窗；
将所述硅帽和所述底座的表面的焊接区域通过晶圆键合的方式键合在一起，切割得到最终的模组。
2.根据权利要求1所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，所述硅帽在进行加工制作时，具体处理步骤包括：
在所述硅片上通过光刻、干法刻蚀制作空腔，所述空腔形状为立方形、倒梯形、圆柱形或半球形，其尺寸范围为10μm-450μm，此处尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；
所述开口的高度范围在10nm-400μm，宽度范围在5nm-400μm。
3.根据权利要求1所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，所述绝缘层和金属屏蔽层在进行加工制作时，具体处理步骤包括：
在所述硅帽设置空腔的整面上设置绝缘层，所述绝缘层的厚度范围在10nm-100μm；
在所述绝缘层上设置种子层，
通过电镀铜，使所述种子层的表面生长金属铜作为屏蔽层，所述屏蔽层的厚度在1μm-20μm之间，同时所述金属铜覆盖空腔的表面和硅帽的底面。
4.根据权利要求1所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，所述RDL在进行加工制作时，具体处理步骤包括：
通过旋涂工艺在所述底座的表面制作第一钝化层，再进行烘烤，形成的所述第一钝化层的厚度在5μm-10μm之间；
在所述第一钝化层的表面设置第一种子层，
通过电镀铜，使所述第一种子层的表面生长金属铜形成第一布线层，所述第一布线层的厚度范围在2μm-10μm；
所述第一布线层经等离子清洗后，在其表面再次设置第二钝化层，所述第二钝化层表面依次设置第二种子层和第二布线层；所述第二布线层经等离子清洗后，在其表面再次设置第三钝化层；
在所述RDL的结构中，形成的所述第二钝化层的厚度应大于所述第一布线层的厚度，所述第三钝化层的厚度应大于所述第二布线层的厚度，
且所述第二钝化层包覆所述第一布线层，所述第三钝化层包覆第二布线层。
5.根据权利要求3或4所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，所述种子层的厚度范围在1nm-100-μm；所述种子层本身是单层或多层结构，所述种子层采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。
6.根据权利要求4所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，最终的所述模组在进行加工制作时，具体处理步骤包括：
通过光刻、刻蚀工艺在所述RDL的表面开窗，使所述第二布线层的走线焊盘区域和所述第一布线层上的所述硅帽焊接区域暴露；
然后将功能芯片通过装片工艺置于所述第一布线层上，通过引线键合将功能芯片的PAD与所述第二布线层的走线焊盘区域联通，
其中功能芯片的厚度在50μm-600μm之间；
再通过平行缝焊或熔封工艺使所述硅帽与所述第一布线层的焊接区域结合，使所述硅帽上的所述开口的上沿从所述第三钝化层的上方跨过，切割得到最终的所述模组。
7.根据权利要求4所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，最终的所述模组在进行加工制作时，具体处理步骤包括：
通过光刻、刻蚀工艺在所述RDL上的所述第三钝化层开窗，使所述第二布线层暴露，采用倒装焊工艺使功能芯片与所述第二布线层结合；
再通过平行缝焊或熔封工艺使所述硅帽与所述第一布线层的焊接区域结合，使所述硅帽上的所述开口的上沿从所述第三钝化层上方跨过，切割得到最终的所述模组。
8.根据权利要求1或3所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，所述绝缘层在进行加工制作时，通过沉积氧化硅或氮化硅、或者直接热氧化形成所述绝缘层。
9.根据权利要求5所述的一种具有电磁屏蔽功能的射频芯片封装方法，其特征在于，
通过光刻、电镀在硅片表面制作所述RDL，所述RDL的功能包括走线和键合；
所述RDL的金属采用铜、镍、银、金、锡中的一种或多种，
所述RDL本身结构为一层或多层，其厚度范围10nm-1000μm；焊盘开窗直径范围10μm-10000μm。
10.一种具有电磁屏蔽功能的射频芯片封装结构，其特征在于，包括通过权利要求1-9任一项所述的一种具有电磁屏蔽功能的射频芯片封装方法得到的芯片封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110037436.8A CN112786454B (zh) | 2021-01-12 | 2021-01-12 | 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110037436.8A CN112786454B (zh) | 2021-01-12 | 2021-01-12 | 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112786454A true CN112786454A (zh) | 2021-05-11 |
| CN112786454B CN112786454B (zh) | 2022-08-16 |
Family
ID=75755388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110037436.8A Active CN112786454B (zh) | 2021-01-12 | 2021-01-12 | 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786454B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113242685A (zh) * | 2021-05-18 | 2021-08-10 | 中国电子科技集团公司第五十八研究所 | 一种气密性磁存储器封装结构及其制备方法 |
| CN113809049A (zh) * | 2021-09-17 | 2021-12-17 | 中国电子科技集团公司第五十八研究所 | 一种高屏蔽性和隔离度的射频芯片封装结构及封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010480A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种晶圆级的射频芯片电磁屏蔽封装工艺 |
| CN110010504A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种具有电磁屏蔽功能的射频模块制作工艺 |
| CN110010499A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种具有电磁屏蔽功能的射频芯片系统级封装工艺 |
-
2021
- 2021-01-12 CN CN202110037436.8A patent/CN112786454B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010480A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种晶圆级的射频芯片电磁屏蔽封装工艺 |
| CN110010504A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种具有电磁屏蔽功能的射频模块制作工艺 |
| CN110010499A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种具有电磁屏蔽功能的射频芯片系统级封装工艺 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113242685A (zh) * | 2021-05-18 | 2021-08-10 | 中国电子科技集团公司第五十八研究所 | 一种气密性磁存储器封装结构及其制备方法 |
| CN113809049A (zh) * | 2021-09-17 | 2021-12-17 | 中国电子科技集团公司第五十八研究所 | 一种高屏蔽性和隔离度的射频芯片封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112786454B (zh) | 2022-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208825B2 (en) | Stacked semiconductor packages | |
| US9236356B2 (en) | Semiconductor package with grounding and shielding layers | |
| US6608377B2 (en) | Wafer level package including ground metal layer | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| US20070267725A1 (en) | Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package | |
| US6891273B2 (en) | Semiconductor package and fabrication method thereof | |
| US7199459B2 (en) | Semiconductor package without bonding wires and fabrication method thereof | |
| US10833002B2 (en) | Connection structure and method of forming the same | |
| US7880296B2 (en) | Chip carrier structure having semiconductor chip embedded therein and metal layer formed thereon | |
| CN112786454B (zh) | 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构 | |
| US20080122071A1 (en) | Heat dissipating semiconductor package and fabrication method therefor | |
| TWI565025B (zh) | 半導體封裝體及其製作方法 | |
| US10790225B1 (en) | Chip package structure and chip package method including bare chips with capacitor polar plate | |
| TWI453844B (zh) | 四方平面無導腳半導體封裝件及其製法 | |
| CA2915402A1 (en) | Heat isolation structures for high bandwidth interconnects | |
| WO2017113921A1 (zh) | 集成无源器件的框架封装结构及其制备方法 | |
| CN111883433A (zh) | 一种半导体晶片封装及其形成方法 | |
| US20100213593A1 (en) | Stacked semiconductor package | |
| WO2006109997A1 (en) | Window manufacture method of semiconductor package type printed circuit board | |
| CN112038329A (zh) | 一种圆片级芯片扇出三维堆叠封装结构及其制作方法 | |
| TWI836254B (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
| TW201327769A (zh) | 半導體封裝件及其製造方法 | |
| KR20070037826A (ko) | 차폐된 재배선층을 갖는 웨이퍼 레벨 칩 스케일 패키지 | |
| KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
| CN214068726U (zh) | 天线芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |