CN112750833A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112750833A
CN112750833A CN202011169193.5A CN202011169193A CN112750833A CN 112750833 A CN112750833 A CN 112750833A CN 202011169193 A CN202011169193 A CN 202011169193A CN 112750833 A CN112750833 A CN 112750833A
Authority
CN
China
Prior art keywords
electrode
layer
semiconductor device
fluorine
upper plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011169193.5A
Other languages
English (en)
Inventor
安敞茂
姜相列
朴瑛琳
徐钟汎
安世衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112750833A publication Critical patent/CN112750833A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体装置。半导体装置包括：接地垫，位于基底上；下电极，位于接地垫上，下电极电连接到接地垫；介电层，位于下电极上，介电层沿下电极的轮廓延伸；上电极，位于介电层上；以及上板电极，位于上电极上并在其中包括第一氟(F)，其中，上板电极包括面对上电极的界面，并且其中，上板电极包括第一氟的浓度随着距上板电极的所述界面的距离增大而减小的部分。

Description

半导体装置
本申请要求于2019年10月29日在韩国知识产权局提交的第10-2019-0135044号韩国专利申请的优先权以及由此产生的所有权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
本公开涉及一种半导体装置及其制造方法，更具体地，涉及一种使用电容器作为数据存储元件的半导体装置及其制造方法。
背景技术
近来，随着具有更大存储容量的半导体装置已经被高度地集成，设计规则已经持续地降低。在作为一种类型的半导体存储器装置的动态随机存取存储器(DRAM)中也可以看到这种趋势。为了使DRAM工作，在每个单元中需要超过一定水平的电容。
电容的增加可以增大电容器中存储的电荷的量，从而改善半导体装置的刷新特性。半导体装置的改善的刷新特性可以提高半导体装置的成品率。
为了增加电容，已经研究了在电容器中利用具有高介电常数的介电层或者增加电容器的下电极与介电层之间的接触面积的方法。
发明内容
本公开的各方面提供了一种通过板电极与上电极之间的界面工程而具有改善的性能和可靠性的半导体装置。
本公开的各方面也提供了一种用于制造通过板电极与上电极之间的界面工程而具有改善的性能和可靠性的半导体装置的方法。
根据本发明构思的示例实施例，一种半导体装置包括：接地垫，位于基底上；下电极，位于接地垫上，下电极电连接到接地垫；介电层，位于下电极上，介电层沿着下电极的轮廓延伸；上电极，位于介电层上；以及上板电极，位于上电极上并且在其中包括第一氟(F)，其中，上板电极包括面对上电极的界面，并且其中，上板电极包括第一氟的浓度随着距上板电极的所述界面的距离增大而减小的部分。
根据本发明构思的示例实施例，一种半导体装置包括：接地垫，位于基底上；下电极，位于接地垫上，下电极电连接到接地垫；介电层，位于下电极上，介电层沿着下电极的轮廓延伸；上电极，位于介电层上；以及上板电极，包括位于上电极上的下板区域和上板区域，其中，下板区域位于上电极与上板区域之间，并且其中，下板区域在其中包括氟，并且上板区域不包括氟。
根据本发明构思的示例实施例，一种半导体装置包括：沟槽，位于基底中；栅电极，填充沟槽的一部分；掩埋接触件，位于栅电极的至少一侧上并且电连接到基底；接地垫，位于掩埋接触件上；以及电容器，电连接到接地垫，其中，电容器包括电连接到接地垫的下电极、位于下电极上的介电层、位于介电层上的上电极以及位于上电极上的上板电极，其中，上板电极包括氟，并且其中，上板电极包括氟的浓度随着距上电极的距离增大而减小的部分。
根据本发明构思的示例实施例，一种用于制造半导体装置的方法包括：在接地垫上形成下电极；在下电极上沿着下电极的轮廓形成介电层；在介电层上形成上电极；以及在上电极上形成掺杂有氟的上板电极。
然而，本公开的各方面不限于在此所阐述的，通过参照下面给出的本公开的详细描述，本公开的以上和其它方面将对于本公开所属领域的普通技术人员而言变得更加明显。
附图说明
通过参照附图详细描述本公开的示例实施例，本公开的以上和其它方面及特征将变得更加明显，在附图中：
图1是示出根据一些实施例的半导体装置的图；
图2是图1的部分P的放大图；
图3至图6是示出沿着图2的线A的氟(F)的浓度的不同示例的示意图；
图7是示出根据一些实施例的半导体装置的图；
图8是示出沿着图7的线A的氟(F)的浓度的示意图；
图9是示出根据一些实施例的半导体装置的图；
图10是示出沿着图9的线A的氟(F)的浓度的示意图；
图11是示出根据一些实施例的半导体装置的图；
图12是示出根据一些实施例的半导体装置的图；
图13是示出根据一些实施例的半导体装置的图；
图14是示出根据一些实施例的半导体装置的图；
图15是示出根据一些实施例的半导体装置的示意性布局图；
图16是沿着图15的线I-I截取的剖视图；以及
图17至图21是示出根据一些实施例的用于制造半导体装置的方法的中间步骤的图。
具体实施方式
图1是示出根据一些实施例的半导体装置的图。图2是图1的部分P的放大图。图3是示出沿着图2的线A的氟(F)的浓度的示意图。
参照图1至图3，根据一些实施例的半导体装置可以包括：第一接地垫120、下电极200、电容器介电层250、上电极260和上板电极270。
第一接地垫120可以设置在基底100上。第一接地垫120可以连接到基底100。第一接地垫120可以电连接到形成在基底100上或基底100中的导电区域。
第一接地垫120可以通过第一存储接触件115连接到基底100。第一接地垫120可以设置在第一存储接触件115上。
第一层间绝缘层110可以设置在基底100上。第一存储接触件115和第一接地垫120可以设置在基底100上的第一层间绝缘层110中。
基底100可以是体硅或绝缘体上硅(SOI)基底。可选地，基底100可以是硅基底或者可以包括诸如锗化硅、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓的其它材料，但是本公开不限于此。在下面的描述中，假设基底100是硅基底。
第一层间绝缘层110可以包括例如氧化硅、氮化硅、氮氧化硅(SiON)、碳氮氧化硅(SiOCN)和它们的组合中的至少一种。
第一存储接触件115可以包括例如掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物和金属中的至少一种。
第一接地垫120可以包括例如掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物和金属中的至少一种。
在根据一些实施例的半导体装置中，第一接地垫120可以包括钨(W)。
蚀刻停止层130可以设置在第一层间绝缘层110上。蚀刻停止层130可以暴露第一接地垫120的至少一部分。
例如，蚀刻停止层130可以设置在第一接地垫120上。蚀刻停止层130可以包括暴露第一接地垫120的至少一部分的下电极孔。
蚀刻停止层130可以包括例如氮化硅(SiN)、碳氮化硅(SiCN)、硼氮化硅(SiBN)、碳氧化硅(SiCO)、氮氧化硅(SiON)、氧化硅(SiO)和碳氮氧化硅(SiOCN)中的至少一种。例如，术语“碳氧化硅(SiCO)”是指包含硅(Si)、碳(C)和氧(O)，但不是指硅(Si)、碳(C)和氧(O)之间的比例。
下电极200可以设置在第一接地垫120上。下电极200电连接到第一接地垫120。
下电极200可以在作为基底100的厚度方向的第二方向DR2上延伸。下电极200在第二方向DR2上延伸的长度比下电极200在第一方向DR1上延伸的长度大。
可选地，下电极200在第二方向DR2上延伸的长度比下电极200在第一方向DR1上的宽度大。下电极200可以具有例如柱(例如，矩形)形状。
这里，第二方向DR2可以指与基底100的厚度方向平行的方向。与第二方向DR2交叉的第一方向DR1指平行于基底100的顶表面或第一层间绝缘层110的顶表面的方向。
下电极200的一部分可以设置在蚀刻停止层130中。下电极200可以穿过蚀刻停止层130以电连接到第一接地垫120。例如，下电极200的侧壁的一部分可以与蚀刻停止层130接触。
下电极200可以包括例如掺杂的半导体材料、导电金属氮化物(例如，氮化钛、氮化钽、氮化铌或氮化钨)、金属(例如，钌、铱、钛或钽)、导电金属氧化物(例如，氧化铱或氧化铌)等，但是本公开不限于此。在根据一些实施例的半导体装置中，下电极200可以包括氮化钛(TiN)。另外，在根据一些实施例的半导体装置中，下电极200可以包括氮化铌(NbN)。
下支撑件图案140可以设置在蚀刻停止层130上。下支撑件图案140在第二方向DR2上与蚀刻停止层130间隔开。
下支撑件图案140可以与下电极200接触。下支撑件图案140可以与下电极200的侧壁的一部分接触。
下支撑件图案140可以连接下电极200中的在第一方向DR1上相邻的下电极200。尽管图1示出了两个下电极200通过下支撑件图案140连接，但是这仅仅是为了便于描述，并且本公开不限于此。
上支撑件图案150可以设置在下支撑件图案140上。上支撑件图案150在第二方向DR2上与下支撑件图案140间隔开。
上支撑件图案150可以与下电极200接触。上支撑件图案150可以与下电极200的侧壁的一部分接触。尽管图1示出了两个下电极200通过上支撑件图案150连接，但是这仅仅是为了便于描述，并且本公开不限于此。
例如，如所示出的，上支撑件图案150的顶表面可以与下电极200的顶表面齐平(即，共面)。作为另一示例，下电极200的顶表面可以在远离基底100的第二方向DR2上突出超过上支撑件图案150的顶表面。在下面的描述中，假设上支撑件图案150的顶表面与下电极200的顶表面齐平。
下支撑件图案140和上支撑件图案150中的每个可以包括例如氮化硅(SiN)、碳氮化硅(SiCN)、硼氮化硅(SiBN)、碳氧化硅(SiCO)、氮氧化硅(SiON)、氧化硅(SiO)和碳氮氧化硅(SiOCN)中的至少一种。在根据一些实施例的半导体装置中，下支撑件图案140和上支撑件图案150中的每个可以包括碳氮化硅(SiCN)或氮化硅。
尽管图1示出了下支撑件图案140在第二方向DR2上的厚度比上支撑件图案150在第二方向DR2上的厚度小，但是本公开不限于此。下支撑件图案140在第二方向DR2上的厚度可以与上支撑件图案150在第二方向DR2上的厚度相同。
与示出的示例不同，根据一些实施例的半导体装置可以仅包括下支撑件图案140和上支撑件图案150中的一个。可选地，在根据一些实施例的半导体装置中，附加支撑件图案可以设置在蚀刻停止层130与下支撑件图案140之间，或者设置在下支撑件图案140与上支撑件图案150之间。
电容器介电层250可以设置在下电极200上。电容器介电层250可以形成在下电极200的界面200is上。下电极200的界面200is可以是下电极200的面对电容器介电层250的一个表面。下电极200的界面200is可以是限定下电极200的外部形状的表面的面对电容器介电层250的部分。
电容器介电层250可以沿着下电极200的表面、下支撑件图案140的表面、上支撑件图案150的表面和蚀刻停止层130的顶表面形成。电容器介电层250可以沿着下电极200、上支撑件图案150，下支撑件图案140和蚀刻停止层130的轮廓延伸(例如，在下电极200、上支撑件图案150、下支撑件图案140和蚀刻停止层130上共形地延伸)。
由于下支撑件图案140和上支撑件图案150与下电极200接触，所以电容器介电层250不在下支撑件图案140与下电极200之间延伸，并且不在上支撑件图案150与下电极200之间延伸。另外，电容器介电层250不在蚀刻停止层130与下电极200之间延伸。
电容器介电层250可以包括例如从由氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌和它们的组合组成的组中选择的一种，但是不限于此。尽管示出了电容器介电层250是单层，但是这仅仅是为了便于描述，并且本公开不限于此。
在根据一些实施例的半导体装置中，电容器介电层250可以包括其中氧化锆、氧化铝和氧化锆顺序地堆叠的堆叠结构。
在根据一些实施例的半导体装置中，电容器介电层250可以包括包含铪(Hf)的介电层。
在根据一些实施例的半导体装置中，电容器介电层250可以具有包括铁电材料层和顺电材料层的堆叠结构。
铁电材料层可以具有铁电性质。铁电材料层可以具有足够的厚度以具有铁电性质。具有铁电性质的铁电材料层的厚度范围可以根据铁电材料而变化。
例如，铁电材料层可以包括单金属氧化物。铁电材料层可以包括单金属氧化物层。这里，单金属氧化物可以是由一种金属和氧组成的二元化合物。包括单金属氧化物的铁电材料层可以具有正交晶系。
作为示例，包括在单金属氧化物层中的金属可以是铪(Hf)。单金属氧化物层可以是氧化铪(HfO)层。这里，氧化铪层可以具有符合化学计量的化学式，或者可以具有不符合化学计量的化学式。
作为另一示例，包括在单金属氧化物层中的金属可以是属于镧系元素的各种稀土金属中的一种。单金属氧化物层可以是由属于镧系元素的稀土金属形成的稀土金属氧化物层。这里，稀土金属(属于镧系元素)氧化物层可以具有符合化学计量的化学式，或者可以具有不符合化学计量的化学式。
铁电材料层还可以包括掺杂到单金属氧化物层中的掺杂剂。掺杂浓度可以根据掺杂剂的类型而变化，但是包括在铁电材料层中的掺杂剂的掺杂浓度可以为10％或更低。
作为示例，当单金属氧化物层是氧化铪层时，掺杂剂可以包括钆(Gd)、硅(Si)、铝(Al)、钇(Y)、镧(La)、钪(Sc)、铈(Ce)、镝(Dy)、钽(Ta)、锶(Sr)和铌(Nb)中的至少一种。作为另一示例，当单金属氧化物层是稀土金属(属于镧系元素)氧化物层时，掺杂剂可以包括硅(Si)、铝(Al)、铪(Hf)、锆(Zr)和铌(Nb)中的至少一种。
作为另一示例，铁电材料层可以不包括掺杂到单金属氧化物层中的掺杂剂。
当铁电材料层包括单金属氧化物层时，铁电材料层可以具有例如1纳米(nm)或更大且10nm或更小的厚度。
例如，铁电材料层可以包括双金属氧化物。铁电材料层可以包括双金属氧化物层。这里，双金属氧化物可以是由两种金属和氧组成的三元化合物。包括双金属氧化物的铁电材料层可以具有正交晶系。
包括在双金属氧化物层中的金属可以是例如铪(Hf)和锆(Zr)。双金属氧化物层可以是铪锆氧化物层(HfxZr(1-x)O)。在双金属氧化物层中，x可以为0.2或更大且0.8或更小。这里，铪锆氧化物层(HfxZr(1-x)O)可以具有符合化学计量的化学式，或者可以具有不符合化学计量的化学式。
作为示例，铁电材料层还可以包括掺杂到双金属氧化物层中的掺杂剂。掺杂剂可以包括钆(Gd)、硅(Si)、铝(Al)、钇(Y)、镧(La)、钪(Sc)、铈(Ce)、镝(Dy)、钽(Ta)和锶(Sr)中的至少一种。作为另一示例，铁电材料层可以不包括掺杂到双金属氧化物层中的掺杂剂。
当铁电材料层包括双金属氧化物层时，铁电材料层可以具有例如1nm或更大且20nm或更小的厚度。
例如，顺电材料层可以是包括锆(Zr)的介电层或者包括锆(Zr)的堆叠层，但不限于此。尽管顺电材料层具有相同的化学式，但是它可以根据介电材料的晶体结构表现出铁电性质或表现出顺电性质。
顺电材料可以具有正介电常数，并且铁电材料可以具有在预定范围内的负介电常数。也就是说，顺电材料可以具有正电容，铁电材料可以具有负电容。
通常，当具有正电容的两个或更多个电容器串联连接时，电容之和减小。然而，当具有负电容的负电容器和具有正电容的正电容器串联连接时，电容之和增大。
上电极260可以设置在电容器介电层250上。上电极260可以沿着电容器介电层250的轮廓延伸。
上电极260可以包括彼此背对的第一表面260sa和第二表面260sb。上电极260的第二表面260sb可以面对电容器介电层250。上电极260的第二表面260sb可以是面对电容器介电层250的表面。
上电极260可以包括例如掺杂的半导体材料、导电金属氮化物(例如，氮化钛、氮化钽、氮化铌或氮化钨)、金属(例如，钌、铱、钛或钽)、导电金属氧化物(例如，氧化铱或氧化铌)等，但是本公开不限于此。在根据一些实施例的半导体装置中，上电极260可以包括氮化钛(TiN)。另外，在根据一些实施例的半导体装置中，上电极260可以包括氮化铌(NbN)。
上电极260可以包括掺杂氟(F)。将在上板电极270的描述中给出上电极260的详细描述。
上板电极270可以设置在上电极260上。上板电极270可以设置在上电极260的第一表面260sa上。
上板电极270包括面对上电极260的第一表面260sa的界面270is。上板电极270的界面270is可以沿着上电极260的轮廓限定。
上板电极270可以包括例如元素半导体材料层和化合物半导体材料层中的至少一种。上板电极270可以包括掺杂的n型杂质或p型杂质。
元素半导体材料层可以包括例如硅层或锗层。化合物半导体材料层可以包括例如硅锗层。在根据一些实施例的半导体装置中，上板电极270可以包括硅锗层。
上板电极270可以包括掺杂氟(F)(即，F掺杂剂)。上板电极270可以包括包含掺杂氟(F)的下板区域270LR和不包含掺杂氟的上板区域270UR。下板区域270LR可以限定在上电极260与上板区域270UR之间。
上板电极270的包括掺杂氟(F)的区域被定义为下板区域270LR。上板电极270的不包括掺杂氟(F)的区域被定义为上板区域270UR。下板区域270LR和上板区域270UR可以根据是否包括掺杂氟(F)来区分。
上板电极270可以包括其中掺杂氟(F)的浓度随着远离上板电极270的界面270is(即，随着距上板电极270的界面270is的距离的增大)而减小的部分。随着远离上板电极270的界面270is，下板区域270LR中的掺杂氟(F)的浓度(/cm3)可以减小。
在上板电极270的包括上板电极270的界面270is的边界部分处，掺杂氟(F)的浓度可以是最大的。随着远离上板电极270的边界部分，掺杂氟(F)的浓度减小。
随着远离上板电极270的界面270is，上电极260中包括的掺杂氟(F)的浓度可以减小。随着从上电极260的第一表面260sa朝向上电极260的第二表面260sb，上电极260中的掺杂氟(F)的浓度可以减小。
尽管图3示出了上电极260中的掺杂氟(F)分布直到上电极的第二表面260sb，但是这仅仅是为了便于描述，并且本公开不限于此。上电极260可以包括包含掺杂氟(F)的第一部分和不包含掺杂氟(F)的第二部分。
尽管图3示出了掺杂氟(F)的浓度在上板电极270的界面270is处最高，但是这仅仅是为了便于描述，并且本公开不限于此。上板电极270中具有最高浓度的掺杂氟(F)的部分可以是具有任意厚度的区域。
在图3中，氟(F)的浓度仅表示对于每个区域(例如，在每个区域的不同部分内)的浓度有多大或多小。在图3中，氟(F)的浓度不表示量化的浓度值。
上板电极270的设置在上支撑件图案150与下支撑件图案140之间和/或下支撑件图案140与蚀刻停止层130之间的部分可以包括上板区域270UR或者可以不包括上板区域270UR。这可以取决于掺杂的氟(F)在上板电极270中扩散的程度。
与示出的示例不同，上板电极270可以不形成在上支撑件图案150与下支撑件图案140之间和/或下支撑件图案140与蚀刻停止层130之间。
包括在电容器介电层250中的介电材料可以包括金属氧化物。如果氧从介电材料释放并且介电材料中的氧空位增加，则电容器的击穿电压降低。也就是说，当在形成电容器介电层250的金属氧化物中出现氧空位时，包括电容器介电层250的电容器的击穿电压会降低。
然而，通过将氟(F)掺杂到上板电极270的与上电极260形成的边界的部分中，可以增加包括电容器介电层250的电容器的击穿电压。
第二层间绝缘层160可以设置在上板电极270上。第二层间绝缘层160可以包括例如氧化硅、氮化硅、氮氧化硅(SiON)、碳氮氧化硅(SiOCN)和它们的组合中的至少一种。
图4至图6是示出根据一些实施例的沿着图2的线A的氟(F)的浓度的不同示例的示意图。为了简化描述，以下描述将集中于与参照图1至图3的描述的不同之处。
参照图4，在根据一些实施例的半导体装置中，电容器介电层250的一部分可以包括掺杂氟(F)。
电容器介电层250中的掺杂氟(F)不分布在整个电容器介电层250中。
电容器介电层250可以包括包含掺杂氟(F)的第一区域和不包含掺杂氟(F)的第二区域。电容器介电层250的第一区域可以与上电极260相邻。在下电极200的界面200is上，可以顺序地限定电容器介电层250的第二区域和电容器介电层250的第一区域。
尽管图4示出了电容器介电层250中的掺杂氟(F)随着其远离上电极260的第二表面260sb而逐渐减小，但是这仅仅是为了便于描述，并且本公开不限于此。
参照图5和图6，在根据一些实施例的半导体装置中，下电极200可以包括掺杂的氟(F)。例如，下电极200可以包括与上电极260和上板电极270中的氟(F)的第一区域间隔开的氟(F)的第二区域。
随着远离下电极200的界面200is，下电极200中包括的掺杂氟(F)的浓度可以减小。在下电极200的包括下电极200的界面200is的边界部分处，掺杂氟(F)的浓度可以是最大的。例如，下电极200中的掺杂氟(F)的浓度可以在下电极200的界面200is处最高。
在图5中，电容器介电层250的与下电极200的界面200is相邻的边界部分不包括掺杂氟(F)。
在图6中，电容器介电层250可以包括包含掺杂氟(F)的第三区域和不包含掺杂氟(F)的第二区域。电容器介电层250的第三区域可以与下电极200相邻。在下电极200的界面200is上，可以顺序地限定电容器介电层250的第三区域和电容器介电层250的第二区域。
尽管已经示出了电容器介电层250中的掺杂氟(F)随着远离下电极200的界面200is而逐渐减小，但是这仅仅是为了便于描述，并且本公开不限于此。
图7是示出根据一些实施例的半导体装置的图。为了简化描述，以下描述将集中于与参照图1至图3的描述的不同之处。
图8是示出沿着图7的线A的氟(F)的浓度的示意图。
参照图7和图8，在根据一些实施例的半导体装置中，上板电极270可以包括第一板电极层271和第二板电极层272。
第一板电极层271可以设置在上电极260的第一表面260sa上。第一板电极层271包括上板电极270的界面270is。
第二板电极层272可以设置在第一板电极层271上。第一板电极层271可以设置在上电极260与第二板电极层272之间。
下板区域270LR可以包括第二板电极层272的一部分和第一板电极层271。上板区域270UR包括第二板电极层272的一部分，但不包括第一板电极层271。
第一板电极层271和第二板电极层272中的每个可以包括包含p型杂质或n型杂质的半导体材料层。在根据一些实施例的半导体装置中，第一板电极层271可以包括元素半导体材料层。第二板电极层272可以包括化合物半导体材料层。例如，第一板电极层271可以包括硅层，第二板电极层272可以包括硅锗层。
上板电极270中的掺杂氟(F)的浓度可以在第一板电极层271中是最高的。随着远离第一板电极层271，第二板电极层272中包括的掺杂氟(F)的浓度可以减小。
图9是示出根据一些实施例的半导体装置的图。为了简化描述，以下描述将集中于与参照图1至图3的描述的不同之处。
图10是示出沿着图9的线A的氟(F)的浓度的示意图。
参照图9和图10，根据一些实施例的半导体装置还可以包括设置在电容器介电层250与上电极260之间的上钝化层265。
上钝化层265可以阻碍/防止电容器介电层250中包括的氧原子移动到上电极260。上钝化层265可以沿着上电极260的第二表面260sb形成。
上钝化层265可以包括金属氧化物。上钝化层265可以包括例如氧化钛、氧化钽、氧化钼、氧化锡和氧化铌中的至少一种。
上钝化层265可以包括掺杂氟(F)。尽管已经示出了上钝化层265中的掺杂氟(F)分布到与电容器介电层250形成边界的部分，但是这仅仅是为了便于描述，并且本公开不限于此。上钝化层265可以包括包含掺杂的氟(F)的第一部分和不包含掺杂氟(F)的第二部分。
图11是示出根据一些实施例的半导体装置的图。图12是示出根据一些实施例的半导体装置的图。为了简化描述，以下描述将集中于与参照图1至图3的描述的不同之处。
参照图11，根据一些实施例的半导体装置还可以包括设置在电容器介电层250与下电极200之间的下钝化层266。
下钝化层266可以阻碍/防止电容器介电层250中包括的氧原子移动到下电极200。下钝化层266可以沿着下电极200的界面200is形成。
下钝化层266可以包括金属氧化物。下钝化层266可以包括例如氧化钛、氧化钽、氧化钼、氧化锡和氧化铌中的至少一种。
参照图12，根据一些实施例的半导体装置还可以包括设置在下电极200与上电极260之间的插入层255。插入层255可以设置在电容器介电层250中。
插入层255可以促进电容器介电层250的结晶。通过插入层255，电容器介电层250可以被划分为电容器介电层250的第一部分250a和电容器介电层250的第二部分250b。插入层255可以与电容器介电层250的第一部分250a和电容器介电层250的第二部分250b接触。
插入层255可以包括例如钛(Ti)、铌(Nb)、钼(Mo)或锡(Sn)的氮化物和氧化物中的至少一种。可选地，插入层255可以包括钌(Ru)和氧化钌中的至少一种。
图13是示出根据一些实施例的半导体装置的图。图14是示出根据一些实施例的半导体装置的图。为了简化描述，以下描述将集中于与参照图1至图3的描述的不同之处。
参照图13，在根据一些实施例的半导体装置中，下电极200可以包括沿着第一接地垫120的顶表面延伸的底部202和从底部202突出的侧壁部201。
下电极200的底部202可以平行于基底100。下电极200的侧壁部201可以沿第二方向DR2延伸。
下电极200的侧壁部201可以具有诸如桶形状的三维形状。下电极200可以具有例如圆筒形状。
参照图14，根据一些实施例的半导体装置还可以包括与下电极200接触并且沿第二方向DR2延伸的绝缘图案170。
绝缘图案170可以设置在蚀刻停止层130上。绝缘图案170可以包括侧壁170s和上表面170us。
第一接地垫120可以设置在蚀刻停止层130中。下电极200可以设置在蚀刻停止层130上。
下电极200可以包括沿着第一接地垫120的顶表面延伸的底部202和从底部202突出的侧壁部201。下电极200的侧壁部201可以沿第二方向DR2延伸。下电极200的侧壁部201可以沿着绝缘图案170的侧壁170s延伸。
下电极200可以包括下电极200的第一侧壁200ss1和下电极200的第二侧壁200ss2。下电极200的第二侧壁200ss2可以面对绝缘图案170的侧壁170s。例如，下电极200可以具有L形状。
电容器介电层250可以沿着下电极200的第一侧壁200ss1延伸。然而，电容器介电层250不沿着下电极200的第二侧壁200ss2延伸。电容器介电层250不设置在下电极200的第二侧壁200ss2与绝缘图案170的侧壁170s之间。电容器介电层250沿着绝缘图案170的上表面170us延伸。
图15是示出根据一些实施例的半导体装置的示意性布局图。图16是沿着图15的线I-I截取的剖视图。
尽管图15示出了包括电容器CAP的动态随机存取存储器(DRAM)的示例布局图，但是本公开不限于此。另外，图15的第四方向DR4可以对应于图1的第一方向DR1。
参照图15，根据一些实施例的半导体装置可以包括多个有源区域ACT。有源区域ACT可以由形成在基底100(见图16)中的器件隔离层305(见图16)限定。
随着半导体装置的设计规则减小，如所示出的，有源区域ACT可以设置成对角线或倾斜的条形状。有源区域ACT可以具有沿第五方向DR5延伸的条形状。
在有源区域ACT上，多个栅电极可以跨过有源区域ACT沿第三方向DR3设置。多个栅电极可以彼此平行地延伸。多个栅电极可以是例如多条字线WL。
字线WL可以以相等的间隔布置。字线WL的宽度或字线WL之间的间隔可以根据设计规则来确定。
在字线WL上，可以设置沿垂直于字线WL的第四方向DR4延伸的多条位线BL。多条位线BL可以彼此平行地延伸。
位线BL可以以相等的间隔布置。位线BL的宽度或位线BL之间的间隔可以根据设计规则来确定。
根据一些实施例的半导体装置可以包括形成在有源区域ACT上的各种接触件布置。各种接触件布置可以包括例如直接接触件DC、掩埋接触件BC、第二接地垫LP等。
这里，直接接触件DC可以指将有源区域ACT电连接到位线BL的接触件。掩埋接触件BC可以指将有源区域ACT电连接到电容器CAP(见图16)的下电极200(见图16)的接触件。
在布置结构中，掩埋接触件BC与有源区域ACT之间的接触面积可以是小的。因此，为了增加与有源区域ACT的接触面积并且增加与下电极200(见图16)的接触面积，可以引入导电的第二接地垫LP。
第二接地垫LP可以设置在有源区域ACT与掩埋接触件BC之间，或者可以设置在掩埋接触件BC与电容器CAP的下电极200之间。在根据一些实施例的半导体装置中，第二接地垫LP可以设置在掩埋接触件BC与电容器CAP的下电极200之间。通过引入第二接地垫LP来扩大接触面积，可以减小有源区域ACT与电容器CAP的下电极200之间的接触电阻。
在根据一些实施例的半导体装置中，直接接触件DC可以设置在有源区域ACT的中心部分中。掩埋接触件BC可以设置在有源区域ACT的两个(即，相对的)端部处。
由于掩埋接触件BC设置在有源区域ACT的两端处，所以第二接地垫LP可以设置为与有源区域ACT的两端相邻，以与掩埋接触件BC部分地叠置。
换言之，掩埋接触件BC可以形成为与器件隔离层305(见图16)以及在相邻字线WL之间和在相邻位线BL之间的有源区域ACT叠置。
字线WL可以形成为掩埋在基底100中。字线WL可以跨过直接接触件DC或掩埋接触件BC之间的有源区域ACT设置。
如所示出的，两条字线WL可以设置为与一个有源区域ACT交叉。由于有源区域ACT设置为倾斜的形状，所以字线WL可以相对于有源区域ACT具有小于90度的角度。
直接接触件DC和掩埋接触件BC可以对称地布置。因此，直接接触件DC和掩埋接触件BC可以沿着第三方向DR3和第四方向DR4设置成直线。
另一方面，与直接接触件DC和掩埋接触件BC不同，第二接地垫LP可以在位线BL延伸的第四方向DR4上布置成Z字形。此外，第二接地垫LP可以设置为在字线WL延伸的第三方向DR3上与每条位线BL的同一侧表面叠置。
例如，第一线中的第二接地垫LP中的每个可以与对应的位线BL的左侧表面叠置，第二线中的第二接地垫LP中的每个可以与对应的位线BL的右侧表面叠置。
参照图15和图16，根据一些实施例的半导体装置可以包括栅极结构315_1和315_2、第二存储接触件350和电容器CAP。
器件隔离层305可以形成在基底100中。器件隔离层305可以具有具备优异的器件隔离特性的浅沟槽隔离(STI)结构。器件隔离层305可以在基底100上限定有源区域ACT。
如图15中所示，由器件隔离层305限定的有源区域ACT可以具有具备短轴和长轴的长岛形状。有源区域ACT可以具有倾斜的形状，以相对于形成在器件隔离层305中的字线WL具有小于90度的角度。
此外，有源区域ACT可以具有倾斜的形状，以相对于形成在器件隔离层305上的位线BL具有小于90度的角度。也就是说，有源区域ACT可以在相对于第三方向DR3和第四方向DR4具有预定角度的第五方向DR5上延伸。
栅极结构315_1和315_2可以形成在基底100和器件隔离层305中。栅极结构315_1和315_2可以跨过器件隔离层305和由器件隔离层305限定的有源区域ACT形成。
栅极结构315_1和315_2包括基底100的有源区域ACT中的栅极结构315_1和器件隔离层305中的栅极结构315_2。
栅极结构315_1和315_2可以包括形成在基底100和器件隔离层305中的掩埋栅极沟槽320t、栅极绝缘层330、栅电极320和栅极块图案340。栅电极320可以对应于字线WL。
例如，形成在基底100中的掩埋栅极沟槽320t的深度可以不同于形成在器件隔离层305中的掩埋栅极沟槽320t的深度。
栅极绝缘层330可以沿着掩埋栅极沟槽320t的侧壁和底表面延伸。栅极绝缘层330可以沿着掩埋栅极沟槽320t的至少一部分的轮廓延伸。
栅极绝缘层330可以包括例如氧化硅、氮氧化硅、氮化硅和具有比氧化硅的介电常数高的介电常数的高介电常数材料中的至少一种。
高介电常数材料可以包括例如从由氧化铪、氧化铪硅、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌组成的组中选择的至少一种。
栅电极320可以形成在栅极绝缘层330上。栅电极320可以填充掩埋栅极沟槽320t的一部分。
栅电极320可以包括例如从由氮化钛(TiN)、碳化钽(TaC)、氮化钽(TaN)、氮化钛硅(TiSiN)、氮化钽硅(TaSiN)、氮化钽钛(TaTiN)、氮化钛铝(TiAlN)、氮化钽铝(TaAlN)、氮化钨(WN)、钌(Ru)、铝化钛(TiAl)、碳氮化钛铝(TiAlCN)、碳化钛铝(TiAlC)、碳化钛(TiC)、碳氮化钽(TaCN)、钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、铂(Pt)、铂化镍(NiPt)、铌(Nb)、氮化铌(NbN)、碳化铌(NbC)、钼(Mo)、氮化钼(MoN)、碳化钼(MoC)、碳化钨(WC)、铑(Rh)、钯(Pd)、铱(Ir)、锇(Os)、银(Ag)、金(Au)、锌(Zn)、钒(V)、掺杂杂质的多晶硅、掺杂杂质的多晶硅锗和它们的组合组成的组中选择的至少一种。栅电极320可以包括导电金属氧化物、导电金属氮氧化物等，并且可以包括上述材料的氧化形式。
栅极块图案340可以形成在栅电极320上。栅极块图案340可以填充掩埋栅极沟槽320t的其中形成有栅电极320的其余部分。栅极块图案340可以包括例如氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、碳氮化硅(SiCN)、碳氮氧化硅(SiOCN)和它们的组合中的至少一种。
第三下层间绝缘层370可以设置在基底100和器件隔离层305上。第三下层间绝缘层370可以覆盖栅极结构315_1和315_2。
第二存储接触件350可以形成在第三下层间绝缘层370中。第二存储接触件350可以连接到基底100。更具体地，第二存储接触件350可以电连接到形成在基底100的有源区域ACT中的源/漏区。
第二存储接触件350可以设置在栅极结构315_1和315_2的至少一侧上。例如，第二存储接触件350可以设置在栅极结构315_1和315_2的两(即，相对)侧处。第二存储接触件350可以对应于掩埋接触件BC。
另外，第二存储接触件350可以对应于图1至图14的第一存储接触件115。
存储垫360可以形成在第二存储接触件350上。存储垫360可以电连接到第二存储接触件350。这里，存储垫360可以对应于第二接地垫LP。
此外，存储垫360可以对应于图1至图14的第一接地垫120。
第三上层间绝缘层375可以形成在第三下层间绝缘层370上。第三上层间绝缘层375可以围绕存储垫360。第三上层间绝缘层375和第三下层间绝缘层370可以对应于图1至图13的第一层间绝缘层110。
下电极蚀刻停止层380可以形成在第三上层间绝缘层375和存储垫360上。下电极蚀刻停止层380可以对应于图1至图14的蚀刻停止层130。
电容器CAP可以设置在存储垫360上。电容器CAP可以连接到存储垫360。也就是说，电容器CAP可以电连接到第二存储接触件350。
电容器CAP可以包括下电极200、电容器介电层250、上电极260和上板电极270。下支撑件图案140和上支撑件图案150可以形成在下电极蚀刻停止层380上。
包括在电容器CAP中的下电极200、电容器介电层250、上电极260和上板电极270与参照图1至图14描述的那些基本相同。
图17至图21是示出根据一些实施例的用于制造半导体装置的方法的中间步骤的图。
参照图17，可以在基底100上的第一层间绝缘层110中形成第一存储接触件115和第一接地垫120。
可以在第一层间绝缘层110上顺序地形成蚀刻停止层130、下模塑层111、下支撑件层140p、上模塑层112和上支撑件层150p。
在第一接地垫120上，可以将下电极200形成为穿过蚀刻停止层130、下模塑层111、下支撑件层140p、上模塑层112和上支撑件层150p。
参照图18，可以形成连接相邻的下电极200的上支撑件图案150和下支撑件图案140。上支撑件图案150和下支撑件图案140中的每个可以与下电极200的侧壁的部分接触。
可以通过去除上支撑件层150p的一部分来形成上支撑件图案150。可以通过未形成上支撑件图案150的区域来去除上模塑层112。
随后，可以通过去除下支撑件层140p的一部分来形成下支撑件图案140。可以通过未形成下支撑件图案140的区域来去除下模塑层111。
因此，可以在上支撑件图案150与下支撑件图案140之间以及在下支撑件图案140与蚀刻停止层130之间形成空间。
参照图19，可以在下电极200上形成电容器介电层250。
电容器介电层250可以沿着下电极200的顶表面和侧表面、下支撑件图案140的底表面和顶表面、上支撑件图案150的底表面和顶表面以及蚀刻停止层130的顶表面形成。电容器介电层250可以沿着下电极200、上支撑件图案150、下支撑件图案140和蚀刻停止层130的轮廓形成。
可以在电容器介电层250上形成上电极260。上电极260可以沿着电容器介电层250的轮廓形成。
参照图20，可以通过表面处理工艺50在上电极260上形成界面层220。界面层220可以沿着上电极260的轮廓形成。
界面层220可以包括氟(F)。例如，可以使用包含半导体元素(例如，硅或锗)的第一前体和包含氟(F)的第二前体来执行表面处理工艺50。第二前体可以包括但不限于三氟化氮(NF3)。
作为示例，界面层220可以是掺杂有氟(F)的半导体材料层。作为另一示例，界面层220可以是上电极260的用氟(F)处理的界面部分。
参照图21，在形成界面层220之后，可以在上电极260上形成上板电极270。
界面层220可以被包括在上板电极270中。结果，可以形成掺杂有氟(F)的上板电极270。
与以上描述不同，在形成电容器介电层250之前，可以在暴露的下电极200上进一步形成包括氟(F)的界面层。
与以上描述不同，界面层220可以是图7的第一板电极层271。
尽管已经参照本发明构思的示例实施例示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求所限定的本发明构思的范围的情况下，可以在其中做出形式和细节上的各种修改。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
接地垫，位于基底上；
下电极，位于接地垫上，下电极电连接到接地垫；
介电层，位于下电极上，介电层沿着下电极的轮廓延伸；
上电极，位于介电层上；以及
上板电极，位于上电极上并且在其中包括第一氟，
其中，上板电极包括面对上电极的界面，并且
其中，上板电极包括第一氟的浓度随着距上板电极的界面的距离增大而减小的部分。
2.根据权利要求1所述的半导体装置，其中，上电极在其中包括第一氟。
3.根据权利要求2所述的半导体装置，
其中，上电极包括面对介电层的第一表面和面对上板电极的第二表面，并且
其中，上电极中的第一氟的浓度从上电极的第二表面到上电极的第一表面减小。
4.根据权利要求1所述的半导体装置，其中，上板电极包括化合物半导体材料层。
5.根据权利要求1所述的半导体装置，
其中，上板电极包括位于上电极上的第一板电极层和位于第一板电极层上的第二板电极层，并且
其中，第一板电极层包括元素半导体材料层，第二板电极层包括化合物半导体材料层。
6.根据权利要求1所述的半导体装置，其中，介电层的一部分在其中包括第一氟。
7.根据权利要求1所述的半导体装置，
其中，下电极在其中包括第二氟，并且
其中，下电极中的第二氟的浓度在下电极的面对介电层的界面处最高。
8.根据权利要求1所述的半导体装置，其中，下电极具有沿着基底的厚度方向延伸的矩形形状或圆筒形状。
9.根据权利要求1所述的半导体装置，其中，下电极包括沿着接地垫的顶表面延伸的底部和从底部的端部突出的侧壁部。
10.一种半导体装置，所述半导体装置包括：
接地垫，位于基底上；
下电极，位于接地垫上，下电极电连接到接地垫；
介电层，位于下电极上，介电层沿着下电极的轮廓延伸；
上电极，位于介电层上；以及
上板电极，包括上板区域和位于上电极上的下板区域，
其中，下板区域位于上电极与上板区域之间，并且
其中，下板区域在其中包括氟并且上板区域不包括氟。
11.根据权利要求10所述的半导体装置，
其中，上板电极包括面对上电极的界面，并且
其中，下板区域中的氟的浓度随着距上板电极的界面的距离增大而减小。
12.根据权利要求10所述的半导体装置，
其中，上电极在其中包括氟，并且
其中，上电极、下电极、介电层和上板电极被包括在半导体装置的电容器中。
13.根据权利要求10所述的半导体装置，其中，上板电极包括化合物半导体材料层。
14.根据权利要求10所述的半导体装置，
其中，上板电极包括位于上电极上的第一板电极层和位于第一板电极层上的第二板电极层，
其中，第一板电极层包括元素半导体材料层，第二板电极层包括化合物半导体材料层，并且
其中，第一板电极层被包括在下板区域中。
15.根据权利要求10所述的半导体装置，所述半导体装置还包括：
钝化层，位于介电层与上电极之间。
16.一种半导体装置，所述半导体装置包括：
沟槽，位于基底中；
栅电极，位于沟槽中；
掩埋接触件，位于栅电极的至少一侧上并且电连接到基底；
接地垫，位于掩埋接触件上；以及
电容器，电连接到接地垫，
其中，电容器包括电连接到接地垫的下电极、位于下电极上的介电层、位于介电层上的上电极以及位于上电极上的上板电极，
其中，上板电极包括氟，并且
其中，上板电极包括氟的浓度随着距上电极的距离增大而减小的部分。
17.根据权利要求16所述的半导体装置，其中，上电极包括氟。
18.根据权利要求16所述的半导体装置，其中，上板电极包括硅锗层。
19.根据权利要求18所述的半导体装置，其中，上板电极还包括置于硅锗层与上电极之间的硅层。
20.根据权利要求16所述的半导体装置，其中，上板电极包括包含氟的下板区域和不包含氟的上板区域。
CN202011169193.5A 2019-10-29 2020-10-28 半导体装置 Pending CN112750833A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190135044A KR20210050686A (ko) 2019-10-29 2019-10-29 반도체 장치 및 이의 제조 방법
KR10-2019-0135044 2019-10-29

Publications (1)

Publication Number Publication Date
CN112750833A true CN112750833A (zh) 2021-05-04

Family

ID=75586142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011169193.5A Pending CN112750833A (zh) 2019-10-29 2020-10-28 半导体装置

Country Status (3)

Country Link
US (1) US11488958B2 (zh)
KR (1) KR20210050686A (zh)
CN (1) CN112750833A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210408018A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Ferroelectric capacitors and methods of fabrication
US11527537B2 (en) * 2021-05-03 2022-12-13 Winbond Electronics Corp. Memory structure and manufacturing method thereof
KR20230170266A (ko) * 2022-06-10 2023-12-19 삼성전자주식회사 반도체 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US6635939B2 (en) * 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
KR100709578B1 (ko) 2004-06-30 2007-04-20 주식회사 하이닉스반도체 티타늄나이트라이드 하부전극을 구비한 반도체 메모리소자의 실린더형 캐패시터 형성방법
KR100634241B1 (ko) * 2005-05-30 2006-10-13 삼성전자주식회사 반도체 커패시터 및 그 제조 방법
JP4850127B2 (ja) * 2007-05-30 2012-01-11 三洋電機株式会社 固体電解コンデンサおよびその製造方法
US8310807B2 (en) * 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8399344B2 (en) 2009-10-07 2013-03-19 Asm International N.V. Method for adjusting the threshold voltage of a gate stack of a PMOS device
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
US8865544B2 (en) 2012-07-11 2014-10-21 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
KR101944479B1 (ko) 2012-11-01 2019-01-31 삼성전자주식회사 반도체 장치의 캐패시터 및 캐패시터의 제조 방법
KR101934421B1 (ko) 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
JP2015179727A (ja) * 2014-03-19 2015-10-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US9202815B1 (en) * 2014-06-20 2015-12-01 Infineon Technologies Ag Method for processing a carrier, a carrier, and a split gate field effect transistor structure
KR102307061B1 (ko) 2014-08-05 2021-10-05 삼성전자주식회사 반도체 소자의 커패시터 제조 방법
JP6216300B2 (ja) * 2014-09-15 2017-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
US9406554B2 (en) * 2014-09-30 2016-08-02 International Business Machines Corporation Diffusion barrier layer formation
KR102247015B1 (ko) 2014-10-14 2021-05-03 삼성전자주식회사 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
GB201420366D0 (en) * 2014-11-17 2014-12-31 Univ Liverpool Dielectric barrier layer
KR102304926B1 (ko) * 2015-09-11 2021-09-24 삼성전자 주식회사 서포터들을 갖는 반도체 소자 및 그 제조 방법
KR102376789B1 (ko) 2017-11-28 2022-03-21 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20210050686A (ko) 2021-05-10
US20210125993A1 (en) 2021-04-29
US11488958B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
US20220122977A1 (en) Semiconductor device and method for fabricating the same
US11488958B2 (en) Semiconductor device electrodes including fluorine
US11711915B2 (en) Semiconductor devices and methods for fabricating thereof
US20220352173A1 (en) Semiconductor device
CN116249343A (zh) 半导体器件
CN112103290A (zh) 半导体器件和制造半导体器件的方法
US11854979B2 (en) Semiconductor device
CN116583104A (zh) 半导体装置
US20230402503A1 (en) Semiconductor device
US20240164084A1 (en) Semiconductor device
KR102681791B1 (ko) 반도체 장치 및 이의 제조 방법
US20230113319A1 (en) Semiconductor device including contact plug
US20230284439A1 (en) Semiconductor memory device and method for fabricating the same
US20230115443A1 (en) Semiconductor device and method for fabricating the same
US20230112600A1 (en) Semiconductor devices
US20220223604A1 (en) Semiconductor structure having composite mold layer
US20230164976A1 (en) Semiconductor device and method of fabricating the same
US20240032276A1 (en) Semiconductor device
US20230397402A1 (en) Microelectronic devices, and related methods of forming microelectronic devices
KR20230014794A (ko) 반도체 메모리 장치 제조 방법
KR20240109599A (ko) 패턴 형성 방법 및 이를 이용한 3차원 반도체 장치의 제조방법
KR20220035887A (ko) 반도체 메모리 장치 및 그 제조 방법
CN117500266A (zh) 半导体装置
CN116096077A (zh) 半导体存储器件及其制造方法
CN118284039A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination