CN112714959B - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN112714959B
CN112714959B CN201980001516.9A CN201980001516A CN112714959B CN 112714959 B CN112714959 B CN 112714959B CN 201980001516 A CN201980001516 A CN 201980001516A CN 112714959 B CN112714959 B CN 112714959B
Authority
CN
China
Prior art keywords
electrode pattern
layer
electrode
display substrate
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001516.9A
Other languages
English (en)
Other versions
CN112714959A (zh
Inventor
卢鹏程
李云龙
田元兰
敖雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN112714959A publication Critical patent/CN112714959A/zh
Application granted granted Critical
Publication of CN112714959B publication Critical patent/CN112714959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示基板及其制作方法、显示装置。显示基板包括：第一电极图案、连接电极图案、第二电极以及发光功能层；第一电极图案位于显示基板的显示区，并包括彼此间隔的多个第一电极，第一电极被配置为接收像素驱动信号；连接电极图案位于显示基板的周边区，并包括多个连接电极；第二电极位于显示区和周边区，并与连接电极图案相连，第二电极与第一电极图案彼此间隔，第二电极被配置为接收第一电源信号；发光功能层位于第一电极图案和第二电极之间；连接电极图案围绕第一电极图案，多个连接电极中至少两个呈彼此隔开的块状。

Description

显示基板及其制作方法、显示装置
技术领域
本公开至少一实施例涉及一种显示基板及其制作方法、显示装置。
背景技术
随着显示装置市场的不断发展，有机发光二极管(Organic Light EmittingDiode，OLED)显示器因其具有自发光、对比度高、厚度薄、视角广响应速度快、可弯折以及使用温度范围广等优点成为了当前的主流的显示装置之一,并成为各大厂商的研究热点。
有机发光二极管通常包括第一电极、第二电极和夹在两个电极之间的有机电致发光元件，有机电致发光元件包括发光功能层，发光功能层包括发光层，发光功能层还可以包括空穴传输层、空穴注入层、电子传输层和电子注入层至少之一，有机电致发单元可在第一电极和第二电极的电驱动进行发光。通常，发光功能层的主流制作工艺是利用精细金属掩模板(Fine Metal Mask，FMM)来蒸镀发光功能层，而采用溅射工艺和刻蚀工艺来制作第一电极。
基于AR/VR产品特性，要求硅基OLED具有高的分辨率，高分辨率会带来较高的工艺难度。
发明内容
本公开的至少一实施例涉及一种显示基板及其制作方法、显示装置。
第一方面，本公开至少一实施例提供一种显示基板，显示基板包括：衬底基板、第一绝缘层、第一电极图案、连接电极图案、第二电极、发光功能层以及第一填充层；第一绝缘层位于所述衬底基板上；第一电极图案位于所述显示基板的显示区，所述第一电极图案包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；连接电极图案位于所述显示基板的周边区，所述连接电极图案围绕所述第一电极图案；第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；发光功能层位于所述第一电极图案和所述第二电极之间；第一填充层位于所述连接电极图案和所述第一电极图案之间；所述第一填充层和所述发光功能层为不同的层；所述第一电极图案和所述连接电极图案位于所述第一绝缘层的远离所述衬底基板的一侧并分别与所述第一绝缘层接触，所述第一绝缘层的位于所述第一电极图案和所述连接电极图案之间的部分具有凹槽，所述第一填充层至少部分位于所述凹槽中。
在本公开一实施例提供的显示基板中，所述第一电极图案包括靠近所述连接电极图案的边缘第一电极，所述第一填充层分别与所述连接电极图案和所述边缘第一电极接触。
在本公开一实施例提供的显示基板中，所述连接电极图案呈环形。
在本公开一实施例提供的显示基板中，所述第二电极与所述第一填充层接触。
在本公开一实施例提供的显示基板中，所述第一填充层包括绝缘层。
在本公开一实施例提供的显示基板中，所述第一填充层包括至少一个导电填充部和至少一个绝缘填充部，所述边缘第一电极与所述绝缘填充部接触，所述边缘第一电极与所述导电填充部彼此间隔。
在本公开一实施例提供的显示基板中，所述第一填充层包括多个导电填充部和多个绝缘填充部，所述多个导电填充部和所述多个绝缘填充部交替设置。
在本公开一实施例提供的显示基板中，所述多个导电填充部的图案密度、所述连接电极图案的图案密度和所述第一电极图案的图案密度中至少两个相同。
本公开一实施例提供的显示基板还包括像素定义层，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间。
在本公开一实施例提供的显示基板中，所述第一填充层或所述第一填充层中的至少一个绝缘填充部与所述像素定义层位于同一层。
在本公开一实施例提供的显示基板中，所述第一电极图案与所述连接电极图案位于同一层。
本公开一实施例提供的显示基板还包括第二填充层，所述第二填充层包括至少一个第二填充部，所述连接电极图案包括多个连接电极，所述第二填充部位于相邻连接电极之间。
在本公开一实施例提供的显示基板中，所述第二填充层包括绝缘层。
在本公开一实施例提供的显示基板中，所述第二填充层和所述第一填充层位于同一层。
在本公开一实施例提供的显示基板中，所述发光功能层与所述第一填充层接触。
在本公开一实施例提供的显示基板中，所述发光功能层与部分所述第一填充层接触。
在本公开一实施例提供的显示基板中，所述第一电极为发光元件的阳极，所述第二电极为所述发光元件的阴极。
在本公开一实施例提供的显示基板中，所述衬底基板包括硅晶圆。
本公开至少一实施例还提供一种显示装置，包括第一方面中所述的任一显示基板。
本公开至少一实施例还提供一种显示基板的制作方法，包括：在衬底基板上形成第一绝缘层；形成第一电极图案，所述第一电极图案位于所述显示基板的显示区，所述第一电极图案包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；形成连接电极图案，所述连接电极图案位于所述显示基板的周边区，所述连接电极图案围绕所述第一电极图案；形成第二电极，所述第二电极位于所述显示区和所述周边区，所述第二电极与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；形成发光功能层，所述发光功能层位于所述第一电极图案和所述第二电极之间；以及形成第一填充层，所述第一填充层位于所述连接电极图案和所述第一电极图案之间；所述第一填充层和所述发光功能层为不同的层，所述第一电极图案和所述连接电极图案位于所述第一绝缘层的远离所述衬底基板的一侧并分别与所述第一绝缘层接触，所述第一绝缘层的位于所述第一电极图案和所述连接电极图案之间的部分具有凹槽，所述第一填充层至少部分位于所述凹槽中。
在本公开一实施例提供的显示基板的制作方法中，所述第一电极图案包括靠近所述连接电极图案的边缘第一电极，所述第一填充层分别与所述连接电极图案和所述边缘第一电极接触。
在本公开一实施例提供的显示基板的制作方法中，所述第二电极与所述第一填充层接触。
本公开一实施例提供的显示基板的制作方法还包括形成像素定义层，所述像素定义层包括多个像素定义部，所述第一电极图案包括彼此间隔的多个第一电极；所述像素定义部位于相邻第一电极之间。
在本公开一实施例提供的显示基板的制作方法中，所述像素定义层和所述第一填充层采用同一构图工艺形成，并且所述第一电极图案和所述连接电极图案采用同一构图工艺形成。
在本公开一实施例提供的显示基板的制作方法中，形成所述第一填充层包括形成至少一个导电填充部和形成至少一个绝缘填充部，所述第一电极图案、所述连接电极图案和所述至少一个导电填充部采用同一构图工艺形成；并且所述像素定义层和所述至少一个绝缘填充部采用同一构图工艺形成。
本公开一实施例提供的显示基板的制作方法还包括形成第二填充层，所述第二填充层包括至少一个第二填充部，所述连接电极图案包括多个连接电极，所述第二填充部位于相邻连接电极之间；在形成所述像素定义层和所述至少一个绝缘填充部的同一构图工艺中形成所述第二填充层。
第二方面，本公开至少一实施例提供一种显示基板，包括：第一电极图案、连接电极图案、第二电极以及发光功能层；第一电极图案位于所述显示基板的显示区，并包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；连接电极图案位于所述显示基板的周边区，并包括多个连接电极；第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；发光功能层位于所述第一电极图案和所述第二电极之间；所述连接电极图案围绕所述第一电极图案，所述多个连接电极中至少两个呈彼此隔开的块状。
本公开一实施例提供的显示基板还包括衬底基板和位于所述衬底基板上的第一绝缘层，所述第一电极图案和所述连接电极图案位于所述第一绝缘层的远离所述衬底基板的一侧并与所述第一绝缘层接触。
在本公开一实施例提供的显示基板中，所述第一绝缘层的位于相邻第一电极之间的部分具有第一凹槽，所述第一绝缘层的位于相邻连接电极之间的部分具有第二凹槽，所述第一凹槽和所述第二凹槽在垂直于所述衬底基板的方向上的尺寸相等。
在本公开一实施例提供的显示基板中，所述连接电极的形状和所述第一电极的形状相同。
在本公开一实施例提供的显示基板中，所述连接电极图案的图案密度和所述第一电极图案的图案密度相同。
本公开一实施例提供的显示基板还包括第一虚设电极图案，所述第一虚设电极图案包括多个第一虚设电极；所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间，所述第一虚设电极的形状和所述第一电极的形状相同。
在本公开一实施例提供的显示基板中，所述第一虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
在本公开一实施例提供的显示基板中，所述第一绝缘层的在垂直于所述衬底基板的方向上与所述多个第一虚设电极交叠的部分不设置过孔。
本公开一实施例提供的显示基板还包括第二虚设电极图案，所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧，所述第二虚设电极的形状和所述第一电极的形状相同。
在本公开一实施例提供的显示基板中，所述第二虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
在本公开一实施例提供的显示基板中，所述第一绝缘层的在垂直于所述衬底基板的方向上与所述多个第二虚设电极交叠的部分不设置过孔。
本公开一实施例提供的显示基板还包括绝缘填充层，所述绝缘填充层覆盖所述多个第一虚设电极，所述多个第一虚设电极和所述绝缘填充层构成第一填充层，所述第一电极图案包括靠近所述连接电极的边缘第一电极，所述绝缘填充层分别与所述连接电极和所述边缘第一电极接触。
在本公开一实施例提供的显示基板中，所述第二电极与所述绝缘填充层接触。
在本公开一实施例提供的显示基板中，所述边缘第一电极与所述多个第一虚设电极彼此绝缘。
本公开一实施例提供的显示基板还包括像素定义层，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间。
在本公开一实施例提供的显示基板中，所述绝缘填充层与所述像素定义层位于同一层。
本公开一实施例提供的显示基板还包括第二填充层，所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间。
在本公开一实施例提供的显示基板中，所述第二填充部分别与所述相邻连接电极接触。
在本公开一实施例提供的显示基板中，所述第二填充层包括绝缘层。
在本公开一实施例提供的显示基板中，所述第二填充层和所述绝缘填充层位于同一层。
在本公开一实施例提供的显示基板中，所述绝缘填充层包括多个绝缘填充部，所述绝缘填充部位于相邻第一虚设电极之间。
在本公开一实施例提供的显示基板中，所述发光功能层与所述第一填充层接触。
在本公开一实施例提供的显示基板中，所述发光功能层与部分所述第一填充层接触。
在本公开一实施例提供的显示基板中，所述连接电极图案呈环形。
在本公开一实施例提供的显示基板中，所述第一电极为发光元件的阳极，所述第二电极为所述发光元件的阴极。
在本公开一实施例提供的显示基板中，所述衬底基板包括硅晶圆。
本公开至少一实施例还提供一种显示装置，包括上述第二方面中任一显示基板。
本公开至少一实施例还提供一种显示基板的制作方法，包括：形成第一电极图案，所述第一电极图案位于所述显示基板的显示区，并包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；形成连接电极图案，所述连接电极图案位于所述显示基板的周边区，并包括多个连接电极；形成第二电极，所述第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；以及形成发光功能层，所述发光功能层位于所述第一电极图案和所述第二电极之间；所述连接电极图案围绕所述第一电极图案，所述多个连接电极中至少两个呈彼此隔开的块状。
在本公开一实施例提供的显示基板的制作方法中，所述连接电极图案的图案密度和所述第一电极图案的图案密度相同。
本公开一实施例提供的显示基板的制作方法还包括：形成第一虚设电极图案，所述第一虚设电极图案包括多个第一虚设电极；所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间；所述第一虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
本公开一实施例提供的显示基板的制作方法还包括形成绝缘填充层，其中，所述绝缘填充层覆盖所述多个第一虚设电极，所述多个第一虚设电极和所述绝缘填充层构成第一填充层，所述第一电极图案包括靠近所述连接电极的边缘第一电极，所述绝缘填充层分别与所述连接电极和所述边缘第一电极接触。
本公开一实施例提供的显示基板的制作方法还包括：形成第二虚设电极图案，其中，所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧，所述第二虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
本公开一实施例提供的显示基板的制作方法还包括：形成像素定义层，其中，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间。
本公开一实施例提供的显示基板的制作方法还包括：形成第二填充层，其中，所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间。
本公开一实施例提供的显示基板的制作方法还包括形成第一虚设电极图案、第二虚设电极图案、像素定义层、绝缘填充层和第二填充层；所述第一虚设电极图案包括多个第一虚设电极，所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间；所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间；所述绝缘填充层覆盖所述多个第一虚设电极；所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间；采用同一构图工艺形成所述像素定义层、所述绝缘填充层和所述第二填充层；采用同一构图工艺形成所述第一电极图案、所述连接电极图案、所述第一虚设电极图案和所述第二虚设电极图案。
在本公开一实施例提供的显示基板的制作方法中，所述绝缘填充层包括多个绝缘填充部，所述绝缘填充部位于相邻第一虚设电极之间。
第三方面，本公开至少一实施例还提供一种显示基板，包括：第一电极图案、连接电极图案、第二电极、发光功能层以及第一虚设电极图案；第一电极图案位于所述显示基板的显示区，并包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；连接电极图案位于所述显示基板的周边区；第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；发光功能层位于所述第一电极图案和所述第二电极之间；第一虚设电极图案包括多个第一虚设电极，所述连接电极图案围绕所述第一电极图案，所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间，所述多个第一虚设电极中的至少两个呈彼此隔开的块状。
本公开一实施例提供的显示基板还包括衬底基板和位于所述衬底基板上的第一绝缘层，所述第一电极图案、所述连接电极图案和所述第一虚设电极图案位于所述第一绝缘层的远离所述衬底基板的一侧并与所述第一绝缘层接触。
在本公开一实施例提供的显示基板中，所述第一绝缘层的在垂直于所述衬底基板的方向上与所述多个第一虚设电极交叠的部分不设置过孔。
在本公开一实施例提供的显示基板中，所述第一虚设电极浮置。
在本公开一实施例提供的显示基板中，所述连接电极图案包括多个连接电极，所述连接电极呈块状。
在本公开一实施例提供的显示基板中，所述连接电极的形状与所述第一电极的形状相同，所述第一虚设电极的形状与所述第一电极的形状相同。
在本公开一实施例提供的显示基板中，所述连接电极图案的图案密度与所述第一电极图案的图案密度相同、所述第一虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
在本公开一实施例提供的显示基板还包括第二虚设电极图案，所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧。
在本公开一实施例提供的显示基板中，所述第一绝缘层的在垂直于所述衬底基板的方向上与所述多个第二虚设电极交叠的部分不设置过孔。
在本公开一实施例提供的显示基板中，所述第二虚设电极呈块状，所述第二虚设电极的形状和所述第一电极的形状相同。
在本公开一实施例提供的显示基板中，所述第二虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
在本公开一实施例提供的显示基板中，所述第一绝缘层的位于相邻第一电极之间的部分、所述第一绝缘层的位于相邻连接电极之间的部分至少之一具有凹槽。
本公开一实施例提供的显示基板还包括绝缘填充层，所述绝缘填充层覆盖所述多个第一虚设电极，所述多个第一虚设电极和所述绝缘填充层构成第一填充层，所述第一电极图案包括靠近所述连接电极的边缘第一电极，所述绝缘填充层分别与所述连接电极和所述边缘第一电极接触。
在本公开一实施例提供的显示基板中，所述第二电极与所述绝缘填充层接触。
在本公开一实施例提供的显示基板中，所述边缘第一电极与所述多个第一虚设电极彼此绝缘。
本公开一实施例提供的显示基板还包括像素定义层，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间。
在本公开一实施例提供的显示基板中，所述绝缘填充层与所述像素定义层位于同一层。
本公开一实施例提供的显示基板还包括第二填充层，所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间。
在本公开一实施例提供的显示基板中，所述第二填充部分别与所述相邻连接电极接触。
在本公开一实施例提供的显示基板中，所述第二填充层包括绝缘层。
在本公开一实施例提供的显示基板中，所述第二填充层和所述绝缘填充层位于同一层。
本公开一实施例提供的显示基板还包括传感器电极图案，所述传感器电极图案包括多个传感器电极；所述传感器电极呈块状，所述传感器电极被配置为接收检测驱动信号。
在本公开一实施例提供的显示基板中，所述传感器电极的形状和所述第一电极的形状相同。
在本公开一实施例提供的显示基板中，所述传感器电极图案的图案密度和所述第一电极图案的图案密度相同。
在本公开一实施例提供的显示基板还包括第三填充层，所述第三填充层包括多个第三填充部，所述第三填充部位于相邻传感器电极、相邻的所述传感器电极和所述第一虚设电极中至少之一之间。
在本公开一实施例提供的显示基板中，所述发光功能层与所述第一填充层接触。
在本公开一实施例提供的显示基板中，所述发光功能层与部分所述第一填充层接触。
在本公开一实施例提供的显示基板中，所述连接电极图案呈环形。
在本公开一实施例提供的显示基板中，所述第一电极为发光元件的阳极，所述第二电极为所述发光元件的阴极。
在本公开一实施例提供的显示基板中，所述衬底基板包括硅晶圆。
本公开至少一实施例还提供一种显示装置，包括第三方面中所述的任一显示基板。
本公开至少一实施例还提供一种显示基板的制作方法，包括：形成第一电极图案，所述第一电极图案位于所述显示基板的显示区，并包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；形成连接电极图案，所述连接电极图案位于所述显示基板的周边区；形成第二电极，所述第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；形成发光功能层，所述发光功能层位于所述第一电极图案和所述第二电极之间；以及形成第一虚设电极图案，所述第一虚设电极图案包括多个第一虚设电极；所述连接电极图案围绕所述第一电极图案，所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间，所述多个第一虚设电极中的至少两个呈彼此隔开的块状。
在本公开一实施例提供的显示基板的制作方法中，所述第一虚设电极呈块状，所述第一虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
本公开一实施例提供的显示基板的制作方法还包括：形成第二虚设电极图案，所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧，所述第二虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
本公开一实施例提供的显示基板的制作方法还包括形成绝缘填充层，其中，所述绝缘填充层覆盖所述多个第一虚设电极，所述多个第一虚设电极和所述绝缘填充层构成第一填充层，所述第一电极图案包括靠近所述连接电极的边缘第一电极，所述绝缘填充层分别与所述连接电极和所述边缘第一电极接触。
本公开一实施例提供的显示基板的制作方法还包括：形成传感器电极图案，其中，所述传感器电极图案包括多个传感器电极；所述传感器电极呈块状，所述传感器电极图案的图案密度和所述第一电极图案的图案密度相同。
本公开一实施例提供的显示基板的制作方法还包括：形成像素定义层，其中，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间。
本公开一实施例提供的显示基板的制作方法还包括：形成第二填充层，其中，所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间。
本公开一实施例提供的显示基板的制作方法还包括：形成第三填充层，所述第三填充层包括多个第三填充部，所述第三填充部位于相邻传感器电极、相邻的所述传感器电极和所述第一虚设电极中至少之一之间。
本公开一实施例提供的显示基板的制作方法还包括形成第二虚设电极图案、传感器电极图案、像素定义层、绝缘填充层、第二填充层和第三填充层；所述传感器电极图案包括多个传感器电极；所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧；所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间；所述绝缘填充层覆盖所述多个第一虚设电极；所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间；所述第三填充层包括多个第三填充部，所述第三填充部位于相邻传感器电极、相邻的所述传感器电极和所述第一虚设电极中至少之一之间；采用同一构图工艺形成所述像素定义层、所述绝缘填充层、所述第二填充层和所述第三填充层；采用同一构图工艺形成所述第一电极图案、所述连接电极图案、所述第一虚设电极图案、所述第二虚设电极图案和所述传感器电极图案。
在本公开一实施例提供的制作方法中，所述绝缘填充层包括多个绝缘填充部，所述绝缘填充部位于相邻第一虚设电极之间。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种有机发光二极管显示基板的平面示意图；
图2A至图2D为一种有机发光二极管显示基板中第一电极图案的制作方法的示意图；
图3为一种有机发光二极管显示基板的平面示意图；
图4为一种有机发光二极管显示基板的剖视示意图；
图5A为本公开一实施例提供的一种显示基板的剖视图；
图5B为本公开一实施例提供的一种显示基板的剖视图；
图6A为本公开一实施例提供的一种显示基板的剖视示意图；
图6B为本公开一实施例提供的一种显示基板的剖视示意图；
图7A为本公开一实施例提供的一种显示基板的剖视示意图；
图7B为本公开一实施例提供的一种显示基板的剖视示意图
图8A为本公开一实施例提供的一种显示基板的剖视示意图；
图8B为本公开一实施例提供的一种显示基板的剖视图；
图9为本公开一实施例提供的显示基板中的第一电极图案、连接电极图案和导电填充部的俯视图；
图10为本公开一实施例提供的显示基板中的第一填充层、第二填充层和像素定义层的俯视图；
图11为本公开一实施例提供的一种显示基板的区域划分示意图；
图12为本公开一实施例提供的一种显示基板的俯视示意图；
图13A为本公开一实施例提供的一种显示基板的剖视示意图；
图13B为本公开一实施例提供的一种显示基板的剖视示意图；
图14A为本公开一实施例提供的显示基板的剖视图；
图14B为本公开一实施例提供的显示基板的剖视图；
图15为本公开一实施例提供的显示基板中的绝缘填充层、第二填充层和像素定义层的俯视图；
图16为本公开一实施例提供的一种显示基板的区域划分示意图；
图17A为本公开一实施例提供的一种显示基板的剖视示意图；
图17B为本公开一实施例提供的一种显示基板的剖视示意图；
图18为本公开一实施例提供的一种显示基板的剖视示意图；
图19为本公开一实施例提供的显示基板中的像素定义薄膜经构图后形成的结构的俯视图；
图20为本公开一实施例提供的显示基板的剖视图；
图21为本公开的实施例提供的显示基板的制作方法中形成的导电薄膜的示意图；
图22为本公开的实施例提供的显示基板的制作方法中形成的像素定义薄膜的示意图；以及
图23为本公开一些实施例提供的一种硅基有机发光显示面板的电路原理示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在有机发光二极管显示装置的制作工艺中，第一电极的制作工艺通常包括：采用溅射工艺在衬底基板上形成导电层；在导电层的远离衬底基板的一侧形成光刻胶图案；以该光刻胶图案为掩膜对导电层进行刻蚀以形成第一电极图案、以及去除光刻胶图案。例如，导电层的材料包括氧化铟锡，但不限于此。
在研究中，本申请的发明人发现，在对导电层进行刻蚀的过程中，该有机发光二极管显示装置的显示区需要形成第一电极图案，而该有机发光二极管显示装置的周边区的导电层部分需要被完全或部分去除，显示区和周边区的图形密度不同，从而导致在同一干刻工艺下，在单位面积内，显示区和周边区需要被刻蚀去掉的导电材料的量差异较大。而干刻工艺的选择性较差，从而一方面容易导致最后形成的第一电极图案的工艺膜厚、和尺寸均一性难以管控，另一方面容易导致第一电极图案下的绝缘层发生过刻现象。
图1为一种有机发光二极管显示基板的平面示意图。如图1所示，该有机发光二极管显示基板10包括显示区11和围绕显示区11的周边区12；显示区11设置有第一电极图案13；第一电极图案13包括多个第一电极130，从而驱动该发光二极管显示基板10中的发光层(未示出)进行发光。
图2A-图2D为一种有机发光二极管显示基板中第一电极图案的制作方法的示意图。如图2A所示，在衬底基板16上形成绝缘层15，在绝缘层15的远离衬底基板16的一侧形成导电层17；如图2B所示，在导电层17的远离绝缘层15的一侧形成光刻胶图案18；如图2C所示，以光刻胶图案18为掩膜对导电层17进行刻蚀以形成第一电极图案13；如图2D所示，剥离光刻胶图案18。
如图1和图2A-图2D所示，该有机发光二极管显示基板包括显示区和周边区，导电层的位于显示区的部分被干刻以形成第一电极图案，而导电层的位于周边区的部分被完全去除，从而导致在同一干刻工艺下，在单位面积内，显示区和周边区需要被刻蚀去掉的导电材料的量差异较大，从而导致刻蚀的不均匀性。当设置足够刻蚀掉导电层的位于周边区的部分的刻蚀参数(例如，干刻气体浓度、流速等)时，导电层的位于显示区的部分容易产生过刻现象，从而导致所形成的第一电极图案的工艺膜厚、和尺寸均一性难以管控，另一方面，由于干刻工艺的选择性较差，从而容易导致第一电极图案下的绝缘层也被刻蚀，造成各种不良。
通常，周边区的导电图案的图案密度(Pattern density)与显示区的第一电极图案的图案密度不相同，并且周边区和显示区的图案密度有很大差异。例如，周边区的导电图案的图案密度小于显示区的第一电极图案的图案密度，周边区可不设置导电图案或设置少量的导电图案。对导电层17进行干刻时，显示区和周边区的导电层17的表面附近的活性基团、侧壁保护物质等的浓度是均匀分布的，因此，图案密度高的区域单位面积上的活性基团和侧壁保护物质要比图案密度低的区域单位面积上的活性基团和侧壁保护物质少，从而，图案密度高的区域的刻蚀深度小于图案密度低的区域的刻蚀深度，这就是所谓的负载效应(Loading effect)，从而导致周边区的刻蚀深度大于显示区的刻蚀深度，可使得导电层17的位于周边区的部分和导电层17的位于显示区的部分的下方的绝缘层材料的损失(Loss)量有较大差异。
发明人发现，绝缘层15的位于周边区12的部分的损失量大于绝缘层15的位于显示区11的部分的损失量。当绝缘层15的位于周边区12的部分的损失量较大时，容易造成短路或后续膜层接触不良。
图3为一种有机发光二极管显示基板的平面示意图。与图1所示的显示基板相比，图3所示的显示基板的周边区12包括连接电极区12a，从而，周边区12包括三个区域：连接电极区12a、第一虚设区121和第二虚设区122。第一虚设区121位于连接电极区12a和显示区11之间，第二虚设区122位于连接电极区12a的远离显示区11的一侧。如图3所示，第二虚设区122位于连接电极区12a的远离第一虚设区121的一侧。设置第一虚设区121可避免显示区和连接电极区12a的需彼此绝缘的元件短路，设置第二虚设区122可利于显示基板的封装，利于提高封装效果。
图4为一种有机发光二极管显示基板的剖视示意图。图4可为图3的剖视图。如图4所示，衬底基板16上设有绝缘层01，绝缘层01中设有过孔011和过孔012，过孔011和过孔012中填充导电材料以分别形成连接件，导电材料包括金属例如钨，但不限于此。绝缘层01上为位于同一层的连接电极14和第一电极图案13。第一电极图案13包括多个第一电极130。第一电极130通过位于过孔011中的连接件与下方的元件例如薄膜晶体管的漏极(图中未示出)相连，连接电极14通过位于过孔012中的连接件与下方的连接线(图中未示出)相连。如图4所示，在形成连接电极14和第一电极图案13之后形成像素定义层01，像素定义层01包括多个像素定义部010，相邻的第一电极130之间设有多个像素定义部010中的一个。例如，多个像素定义部010可彼此相连并一体形成，但不限于此。像素定义层01可包括多个镂空区以分别暴露多个第一电极130。像素定义层01被配置为定义多个子像素。例如，每个镂空区对应一个子像素。例如，每个第一电极130对应一个子像素。如图4所示，形成像素定义层01后形成发光功能层03，发光功能层03覆盖第一电极图案13和像素定义层01。如图4所示，形成发光功能层03后，形成第二电极04，第二电极04与第一电极图案13彼此彼此间隔，以避免第二电极04和第一电极130直接相连，第二电极04与连接电极14相连。例如，第一电极130可采用透明导电材料制作，例如，透明导电材料包括氧化铟锡，但不限于此。
当连接电极与第一电极图案同层形成时，导电层的位于第一虚设区121的部分以及导电层的位于第二虚设区122的部分需要整块刻蚀，也存在工艺上刻蚀不均匀性。
如图4所示，在发光功能层03的靠近连接电极区12a的边界位置处，第二电极04存在较大的高度落差，容易造成第二电极断裂以及降低第二电极与连接电极的连接可靠性。通常的显示基板只在显示区具有像素定义层，周边区(非像素区)无像素定义层材料，从而，导致第二电极与连接电极的接触不平坦。第二电极可采用金属制作。例如，第二电极可采用镁、银等至少之一的金属材料来制作，但不限于此，可根据需要而定。
为了解决上述提出的第二电极存在较大的高度落差，容易造成第二电极断裂以及降低第二电极与连接电极的连接可靠性以及刻蚀不均匀性至少之一的问题，本公开的实施例提供一种显示基板及其制作方法、显示装置。
第一方面，本公开的实施例通过设置第一填充层104a来减小第二电极106的高度落差和/或提高刻蚀均匀性。
图5A为本公开一实施例提供的一种显示基板的剖视图。如图5A所示，显示基板100a包括：第一电极图案103、连接电极图案103a、第二电极106和第一填充层104a。连接电极图案103a围绕第一电极图案103(参见图3)。第二电极106与连接电极图案103a相连。第二电极106与第一电极图案103彼此间隔。第二电极106被配置为接收第一电源信号。第一填充层104a位于连接电极图案103a和第一电极图案103之间。
例如，如图5A所示，第二电极106与第一电极图案103不接触。例如，如图5A所示，显示基板包括衬底基板101。第二电极106与第一电极图案103在平行于衬底基板101的方向上彼此间隔，并且第二电极106与第一电极图案103在垂直于衬底基板101的方向上彼此间隔。例如，连接电极图案103a和第一电极图案103在平行于衬底基板101的方向上彼此间隔。
如图5A所示，显示基板100a包括：显示区11和周边区12，周边区12围绕显示区11。第一电极图案103位于显示基板的显示区11；连接电极图案103a位于显示基板的周边区12，第二电极106位于显示区11和周边区12。例如，第二电极106呈块状，从显示区11延伸到周边区12。
本公开的实施例提供的显示基板，通过设置第一填充层104a，可减小第二电极106的高度落差，提高第二电极106和连接电极图案103a的连接可靠性。
例如，如图5A所示，第一电极图案103包括彼此间隔的多个第一电极1030，第一电极1030被配置为接收像素驱动信号。第一电极图案103包括边缘第一电极103e，边缘第一电极103e靠近连接电极图案103a，第一填充层104a分别与连接电极图案103a和边缘第一电极103e接触，例如，第一填充层104a为绝缘层，从而利于边缘第一电极103e与第二电极106的彼此分隔。例如，边缘第一电极103e为最靠近连接电极图案103a的第一电极1030。
如图5A所示，在本公开一实施例提供的显示基板中，第一填充层104a的侧面分别与连接电极图案103a的侧面和边缘第一电极103e的侧面接触。
如图5A所示，在本公开一实施例提供的显示基板中，为了减小第二电极的高度落差，第二电极106与第一填充层104a接触。
图5B为本公开一实施例提供的一种显示基板的剖视图。图5B所示的显示基板100aa与图5A所示的显示基板100a相比，区别在于：显示基板100aa的第一绝缘层102中设有凹槽G。凹槽G在刻蚀导电薄膜的过程中形成，凹槽G的设置可以利于相邻第一电极彼此间隔，利于提高刻蚀工艺稳定性。如图5B所示，第一绝缘层102中的位于边缘第一电极103e和连接电极图案103a之间的凹槽G在垂直于衬底基板101的方向上的尺寸大于第一绝缘层102中的位于相邻第一电极1030之间的凹槽G或第一绝缘层102中的位于相邻第一电极1030之间的凹槽G在垂直于衬底基板101的方向上的尺寸。图5B所示，第一填充层104a的一部分填充在边缘第一电极103e和连接电极图案103a之间的凹槽G内。
图6A为本公开一实施例提供的一种显示基板的剖视示意图。如图6A所示，显示基板100b与显示基板100a的区别在于：连接电极图案103a包括多个连接电极103a0。如图6A所示，连接电极图案103a包括靠近第一电极图案103的边缘连接电极103ae，第一填充层104a的侧面分别与边缘连接电极103ae的侧面和边缘第一电极103e的侧面接触。边缘连接电极103ae为最靠近第一电极图案103的连接电极103a0。
图6B为本公开一实施例提供的一种显示基板的剖视图。图6B所示的显示基板100bb与图6A所示的显示基板100b相比，区别在于：显示基板100bb的第一绝缘层102中设有凹槽G。图6B所示，第一绝缘层102中的位于边缘第一电极103e和靠近边缘第一电极103e的连接电极103a0之间的凹槽G在垂直于衬底基板101的方向上的尺寸大于第一绝缘层102中的位于相邻第一电极1030之间的凹槽G在垂直于衬底基板101的方向上的尺寸。图6B所示，第一填充层104a的一部分填充在边缘第一电极103e和连接电极图案103a之间的凹槽G内。
图7A为本公开一实施例提供的一种显示基板的剖视示意图。如图7A所示，显示基板100c与显示基板100a的区别在于：第一填充层104a包括至少一个导电填充部103d1和至少一个绝缘填充部104a0，边缘第一电极103e与绝缘填充部104a0接触。例如，边缘第一电极103e与多个导电填充部103d1彼此绝缘。图7A中示出了三个绝缘填充部104a0和两个导电填充部103d1。本公开的实施例中，绝缘填充部104a0的个数和导电填充部103d1的个数不限于图中所示，可根据需要而定。例如，多个导电填充部103d1的图案密度和第一电极图案103的图案密度相同，但不限于此。
如图7A所示，在本公开一实施例提供的显示基板中，第一填充层104a包括多个导电填充部103d1和多个绝缘填充部104a0，多个导电填充部103d1和多个绝缘填充部104a0交替设置。例如，绝缘填充部104a0位于相邻导电填充部103d1。
图7B为本公开一实施例提供的一种显示基板的剖视图。图7B所示的显示基板100cc与图7A所示的显示基板100c相比，区别在于：显示基板100cc的第一绝缘层102中设有凹槽G。图7B所示，第一绝缘层102中的位于边缘第一电极103e和靠近边缘第一电极103e的连接电极103a0之间的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于相邻第一电极1030之间的凹槽G在垂直于衬底基板101的方向上的尺寸，并且第一绝缘层102中的位于相邻连接电极103a0之间的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于相邻第一电极1030之间的凹槽G在垂直于衬底基板101的方向上的尺寸。图7B所示，绝缘填充部104a0的一部分填充在第一绝缘层102中的位于相邻连接电极103a0之间的凹槽G中。图7B所示，绝缘填充部104a0的一部分填充在第一绝缘层102中的位于连接电极图案103a和导电填充部103d1之间的凹槽G中。图7B所示，绝缘填充部104a0的一部分填充在第一绝缘层102中的位于边缘第一电极103e和导电填充部103d1之间的凹槽G中。
图8A为本公开一实施例提供的一种显示基板的剖视示意图。如图8A所示，显示基板100d与显示基板100c的区别在于：连接电极图案103a包括多个连接电极103a0，显示基板100d还包括第二填充层104b，第二填充层104b包括至少一个第二填充部104b0，第二填充部104b0位于相邻连接电极103a0之间。例如，第二填充部104b0分别与该相邻连接电极103a0接触。例如，多个导电填充部103d1的图案密度、第一电极图案103的图案密度和多个连接电极103a0的图案密度相同，但不限于此。
图8B为本公开一实施例提供的一种显示基板的剖视图。图8B所示的显示基板100dd与图8A所示的显示基板100d相比，区别在于：显示基板100dd的第一绝缘层102中设有凹槽G。图8B所示，第一绝缘层102中包括多个凹槽G，多个凹槽G在垂直于衬底基板101的方向上的尺寸均相同。第一绝缘层102中所有凹槽G在垂直于衬底基板101的方向上的尺寸均相同。例如，第一绝缘层102中的位于边缘第一电极103e和靠近边缘第一电极103e的连接电极103a0之间的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于相邻第一电极1030之间的凹槽G在垂直于衬底基板101的方向上的尺寸，第一绝缘层102中的位于相邻导电填充部103d1之间的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于相邻第一电极1030之间的凹槽G在垂直于衬底基板101的方向上的尺寸，第一绝缘层102中的位于相邻第一连接电极103a0之间的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于相邻第一电极1030之间的凹槽G在垂直于衬底基板101的方向上的尺寸。
如图8A所示，在本公开一实施例提供的显示基板中，第二填充层104b为绝缘层。例如，第二填充层104b和第一填充层104a位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
例如，如图8A所示，第一电极图案103的图案密度、多个导电填充部103d1的图案密度和连接电极图案103a的图案密度均相同，从而可提高刻蚀均匀性，进而提高第二电极106与连接电极图案103a的连接可靠性，提高显示基板的性能。
如图5A至图8A所示，在本公开的实施例提供的显示基板中，显示基板还包括发光功能层105，发光功能层105位于第一电极图案103和第二电极106之间，发光功能层105与第一填充层104a为不同的层。例如，发光功能层105与第一填充层104a接触。例如，第一电极图案103和第二电极106通过第一填充层104a和发光功能层105彼此间隔。
如图5A至图8A所示，在本公开一实施例提供的显示基板中，发光功能层105与部分第一填充层104a接触。
如图5A至图8A所示，在本公开一实施例提供的显示基板中，显示基板还包括像素定义层104，像素定义层104包括多个像素定义部1040；多个像素定义部1040中的每个位于相邻第一电极1030之间。例如，多个第一电极1030彼此间隔。例如，多个第一电极1030在平行于衬底基板101的方向上彼此间隔。例如，多个第一电极1030彼此独立，彼此分隔。
如图5A至图8A所示，在本公开一实施例提供的显示基板中，第一电极图案103与连接电极图案103a位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
如图5A至图8A所示，显示基板还包括衬底基板101，以及位于衬底基板101上的第一绝缘层102。第一绝缘层102包括第一过孔V1和第二过孔V2。第一过孔V1和第二过孔V2中填充导电材料以分别形成连接件，导电材料包括金属例如钨，但不限于此。第一绝缘层102上为位于同一层的连接电极图案103a和第一电极图案103。第一电极图案103包括多个第一电极1030。第一电极1030通过位于第二过孔V2中的连接件与下方的元件例如薄膜晶体管的漏极(图中未示出)相连，连接电极103a0或连接电极图案103a通过位于第一过孔V1中的连接件与下方的连接线(图中未示出)相连。如图5B、图6B、图7B至图8B所示，第一电极图案103和连接电极图案103a位于第一绝缘层102的远离衬底基板101的一侧并分别与第一绝缘层102接触，第一绝缘层102的位于第一电极图案103和连接电极图案103a之间的部分具有凹槽，第一填充层104a至少部分位于凹槽G中。
如图5A至图8A所示，连接电极图案103a和第一电极图案103分别与第一绝缘层102接触。
如图5A至图8A所示，周边区12包括第一虚设区121和第二虚设区122。第一虚设区121位于连接电极区12a和显示区11之间，第二虚设区122位于连接电极区12a的远离显示区11的一侧。
如图5A至图8A所示，第一填充层104a在衬底基板101上的正投影与发光功能层105在衬底基板101上的正投影部分重叠。
例如，如图5A和图6A所示，第一填充层104a与像素定义层104位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
如图7A所示，在本公开一实施例提供的显示基板中，至少一个绝缘填充部104a0与像素定义层104位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
如图7A和图8A所示，在本公开一实施例提供的显示基板中，第一电极图案103、至少一个导电填充部103d1与连接电极图案103a位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
例如，如图8A所示，第二填充层104b、第一填充层104a和像素定义层104位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
如图7A至图8A所示，多导电填充部103d1、连接电极图案103a和第一电极图案103分别与第一绝缘层102接触。
如图7A至图8A所示，第一绝缘层102的位于导电填充部103d1正下方的部分不设置过孔。第一绝缘层102的位于连接电极103a0正下方的部分设置第一过孔V1。第一绝缘层102的位于第一电极1030正下方的部分设置第二过孔V2。
例如，第一电极图案中的第一电极可为发光元件的阳极，第二电极可为发光元件的阴极。连接电极与第二电极相连，并与第一电极彼此间隔设置。即，发光元件的两个电极可分别为第一电极和第二电极。连接电极可呈环状，此情况下，连接电极可称作阴极环。发光元件可包括发光功能层。发光功能层包括发光层，发光功能层还可以包括空穴传输层、空穴注入层、电子传输层和电子注入层至少之一，有机电致发光元件可在第一电极和第二电极的电驱动进行发光。发光元件例如包括有机发光二极管，但不限于此。
图9为本公开一实施例提供的显示基板中的第一电极图案、连接电极图案和导电填充部的俯视图。如图9所示，第一电极图案103的图案密度、连接电极图案103的图案密度和多个导电填充部103d1的图案密度可相同。图9示出了连接电极103a0、导电填充部103d1和第一电极1030。例如，如图9所示，第一电极1030的形状、连接电极1030的形状和导电填充部103d1的形状可相同，但不限于此。例如，图9中位于连接电极区12a内的每个连接电极103a0都进行外连接。即，每个连接电极103a0都与位于其正下方的过孔中的连接件相连。每个连接电极103a0都与和该连接电极103a0接触的第一绝缘层中的过孔中的连接件相连。例如，与每个导电填充部103d1接触的绝缘层中位于导电填充部103d1下方的部分在对应导电填充部103d1的位置不设置过孔。例如，连接电极图案103a呈环形。
图10为本公开一实施例提供的显示基板中的第一填充层、第二填充层和像素定义层的俯视图。图10示出了第一填充层104a、第二填充层104b和像素定义层104。如图10所示，像素定义薄膜经构图后的结构包括多个镂空区HR。像素定义薄膜可整面覆盖衬底基板101。多个镂空区HR包括位于显示区11的镂空区HR0、位于第一虚设区121的镂空区HR1和位于连接电极区12a的镂空区HR2。镂空区HR0被配置为暴露第一电极1030，镂空区HR1被配置为暴露导电填充部103d1，镂空区HR2被配置为暴露连接电极103a0。
图9和图10所示的俯视图可对应图8A所示的显示面板，但不限于此。图9和图10中的第二虚设区121内也可以设置第二虚设电极图案，第二虚设电极图案可包括多个第二虚设电极，第二虚设电极图案的图案密度可与第一电极图案的密度相同。
本公开至少一实施例还提供一种显示装置，包括上述第一方面中任一显示基板。显示装置例如包括微OLED显示装置，但不限于此。
本公开至少一实施例还提供一种显示基板的制作方法包括：在衬底基板上形成第一绝缘层；形成第一电极图案103，第一电极图案103位于显示区11，第一电极图案103包括彼此间隔的多个第一电极1030，第一电极1030被配置为接收像素驱动信号；形成连接电极图案103a，连接电极图案103a位于周边区12(周边区12中的连接电极区12a)，连接电极图案103a围绕第一电极图案103；形成第二电极106，第二电极106位于显示区11和周边区12，第二电极106与连接电极图案103a相连，第二电极106与第一电极图案103彼此间隔，第二电极被配置为接收第一电源信号；形成发光功能层105，发光功能层105位于第一电极图案103和第二电极106之间；以及形成第一填充层104a，第一填充层104a位于连接电极图案103a和第一电极图案103之间；第一填充层104a和发光功能层105为不同的层，所述第一电极图案和所述连接电极图案位于所述第一绝缘层的远离所述衬底基板的一侧并分别与所述第一绝缘层接触，所述第一绝缘层的位于所述第一电极图案和所述连接电极图案之间的部分具有凹槽，所述第一填充层至少部分位于所述凹槽中。
在本公开一实施例提供的显示基板的制作方法中，第一电极图案包括靠近连接电极图案的边缘第一电极，第一填充层分别与连接电极图案和边缘第一电极接触。
在本公开一实施例提供的显示基板的制作方法中，第二电极与第一填充层接触。
本公开一实施例提供的显示基板的制作方法还包括形成像素定义层，其中，像素定义层包括多个像素定义部，第一电极图案包括彼此间隔的多个第一电极；像素定义部位于相邻第一电极之间。
在本公开一实施例提供的显示基板的制作方法中，像素定义层和第一填充层采用同一构图工艺形成，并且第一电极图案和连接电极图案采用同一构图工艺形成。
在本公开一实施例提供的显示基板的制作方法中，形成第一填充层包括形成至少一个导电填充部和形成至少一个绝缘填充部，第一电极图案、连接电极图案和至少一个导电填充部采用同一构图工艺形成；并且像素定义层和至少一个绝缘填充部采用同一构图工艺形成。
本公开一实施例提供的显示基板的制作方法还包括形成第二填充层，其中，第二填充层包括至少一个第二填充部，连接电极图案包括多个连接电极，第二填充部位于相邻连接电极之间；在形成像素定义层和至少一个绝缘填充部的同一构图工艺中形成第二填充层。
在本公开一实施例提供的显示基板的制作方法中，形成第一填充层104a包括形成至少一个导电填充部103d1和形成至少一个绝缘填充部104a0，边缘第一电极103e与绝缘填充部104a0接触，边缘第一电极103e与导电填充部103d1彼此绝缘。边缘第一电极103e靠近连接电极图案103a。例如，边缘第一电极103e为最靠近连接电极图案103a的第一电极1030。
在本公开一实施例提供的显示基板的制作方法中，形成第一填充层104a包括形成至少一个导电填充部103d1和形成至少一个绝缘填充部104a0。
在本公开一实施例提供的显示基板的制作方法中，形成第一填充层104a包括形成多个导电填充部103d1和形成多个绝缘填充部104a0，多个导电填充部103d1和多个绝缘填充部104a0交替设置。
在本公开一实施例提供的显示基板的制作方法中，该制作方法还包括形成像素定义层104，形成像素定义层104包括形成多个像素定义部1040，第一电极图案103包括彼此间隔的多个第一电极1030；多个像素定义部1040中的每个位于相邻第一电极1030之间。
在本公开一实施例提供的显示基板的制作方法中，第一填充层104a或至少一个绝缘填充部104a0与像素定义层104由同一膜层采用同一构图工艺形成。
在本公开一实施例提供的显示基板的制作方法中，第一电极图案103与连接电极图案103a由同一膜层采用同一构图工艺形成。
在本公开一实施例提供的显示基板的制作方法中，该制作方法还包括形成第二填充层104b，形成第二填充层104b包括形成至少一个第二填充部104b0，连接电极图案103a包括多个连接电极103a0，第二填充部104b0位于相邻连接电极103a0之间。
在本公开一实施例提供的显示基板的制作方法中，第二填充部104b0分别与相邻连接电极103a0接触。
在本公开一实施例提供的显示基板的制作方法中，第二填充层104b为绝缘层。
在本公开一实施例提供的显示基板的制作方法中，第二填充层104b和第一填充层104a由同一膜层采用同一构图工艺形成。
在本公开一实施例提供的显示基板的制作方法中，发光功能层105与第一填充层104a接触。
在本公开一实施例提供的显示基板的制作方法中，发光功能层105与部分第一填充层104a接触。
本公开一实施例提供的显示基板的制作方法包括：形成位于显示基板的显示区11的第一电极图案103；形成位于显示基板的周边区12的连接电极图案103a，周边区12围绕显示区11；形成第二电极106，第二电极106与连接电极图案103a相连，第二电极106位于显示区11和周边区12，第二电极106与第一电极图案103彼此间隔；形成发光功能层105，发光功能层105位于第一电极图案103和第二电极106之间；以及形成第一填充层104a，第一填充层104a位于连接电极图案103a和第一电极图案103之间。采用该方法可形成图5A至图8A所示的任一显示基板。
本公开一实施例提供的显示基板的制作方法包括：在衬底基板上形成第一绝缘层；在第一绝缘层上形成导电薄膜，对导电薄膜进行一次构图工艺，以同时形成第一电极图案103和连接电极图案103a；在第一电极图案103和连接电极图案103a上形成像素定义薄膜，对像素定义薄膜进行一次构图工艺，以同时形成第一填充层104a和像素定义层104；在第一填充层104a和像素定义层104上形成发光功能层105；在发光功能层105上形成第二电极106。采用该方法可形成图5A至图8A所示的任一显示基板。
本公开一实施例提供的显示基板的制作方法包括：在衬底基板101上形成绝缘薄膜，对绝缘薄膜进行构图形成第一过孔V1和第二过孔V2以形成第一绝缘层102；在第一过孔V1和第二过孔V2中填充导电材料以分别形成连接件；在第一绝缘层102以及连接件上形成导电薄膜，对导电薄膜进行一次构图工艺，以同时形成第一电极图案103和连接电极图案103a；在第一电极图案103和连接电极图案103上形成像素定义薄膜，对像素定义薄膜进行一次构图工艺，以同时形成第一填充层104a和像素定义层104；在第一填充层104a和像素定义层104上形成发光功能层105；在发光功能层105上形成第二电极106。采用该方法可形成图5A至图8A所示的任一显示基板。
本公开一实施例提供的显示基板的制作方法包括：在衬底基板101上形成绝缘薄膜，对绝缘薄膜进行构图形成第一过孔V1和第二过孔V2以形成第一绝缘层102；在第一过孔V1和第二过孔V2中填充导电材料以分别形成连接件；在第一绝缘层102以及连接件上形成导电薄膜，对导电薄膜进行一次构图工艺，以同时形成第一电极图案103、连接电极图案103a和至少一个导电填充部103d1；在第一电极图案103、连接电极图案103和至少一个导电填充部103d1上形成像素定义薄膜，对像素定义薄膜进行一次构图工艺，以同时形成像素定义层104和至少一个绝缘填充部104a0；在像素定义层104和至少一个绝缘填充部104a0上形成发光功能层105；在发光功能层105上形成第二电极106。采用该制作方法可以形成图7A所示的显示基板。
本公开一实施例提供的显示基板的制作方法包括：在衬底基板101上形成绝缘薄膜，对绝缘薄膜进行构图形成第一过孔V1和第二过孔V2以形成第一绝缘层102；在第一过孔V1和第二过孔V2中填充导电材料以分别形成连接件；在第一绝缘层102以及连接件上形成导电薄膜，对导电薄膜进行一次构图工艺，以同时形成第一电极图案103、连接电极图案103a和至少一个导电填充部103d1，连接电极图案103a包括多个连接电极103a0；在第一电极图案103、连接电极图案103和至少一个导电填充部103d1上形成像素定义薄膜，对像素定义薄膜进行一次构图工艺，以同时形成像素定义层104、至少一个绝缘填充部104a0和第二填充层104b；在像素定义层104和至少一个绝缘填充部104a0上形成发光功能层105；在发光功能层105上形成第二电极106。采用该制作方法可以形成图8A所示的显示基板。
例如，采用上述制作方法可形成第一方面中所述的显示基板，显示基板可为上述任一显示基板，对于显示基板的具体描述，可参见上述，在此不再赘述。
第二方面，为了减小第二电极106的高度落差和/或提高刻蚀均匀性，本公开的实施例提供一种显示基板及其制作方法和显示装置。
图11为本公开一实施例提供的一种显示基板的区域划分示意图。如图11所示，显示基板包括显示区11和周边区12，周边区12包括连接电极区12a，从而，周边区12包括三个区域：连接电极区12a、第一虚设区121和第二虚设区122。第一虚设区121位于连接电极区12a和显示区11之间，第二虚设区122位于连接电极区12a的远离显示区11的一侧。如图11所示，第二虚设区122位于连接电极区12a的远离第一虚设区121的一侧。设置第一虚设区121可避免显示区和连接电极区12a的需彼此绝缘的元件短路，设置第二虚设区122可利于显示基板的封装，利于提高封装效果。
图12为本公开一实施例提供的一种显示基板的俯视示意图。图12示出了导电薄膜经一次构图工艺后形成的结构的俯视图。图12示出了显示区11、周边区12、连接电极区12a、第一虚设区121和第二虚设区122。图12还示出了第一电极1030、第一虚设电极de10、第二虚设电极de20和连接电极103a0。第一电极1030位于显示区11、第一虚设电极de10位于第一虚设区121、第二虚设电极de20位于第二虚设区122，连接电极103a0位于连接电极区12a。例如，连接电极图案103a呈环形。
例如，如图12所示，为了提高刻蚀均匀性，第一虚设电极de10呈块状。例如，如图12所示，为了提高刻蚀均匀性，第二虚设电极de20呈块状。如图12所示，为了提高刻蚀均匀性，连接电极103a0呈块状。例如，如图12所示，第一电极1030呈块状。例如，块状包括多边形，但不限于此。例如，如图12所示，第一电极1030、第一虚设电极de10、第二虚设电极de20和连接电极103a0的形状相同，但不限于此。
图13A为本公开一实施例提供的一种显示基板的剖视示意图。如图13A所示，显示基板200a包括：第一电极图案103，位于显示基板的显示区11，并包括彼此间隔的多个第一电极1030，第一电极被配置为接收像素驱动信号；连接电极图案103a，位于显示基板的连接电极区12a，并包括多个连接电极103a0；连接电极区12a围绕显示区11。例如，如图12和图13A所示，多个连接电极103a0围绕多个第一电极1030。
如图12和图13A所示，在本公开一实施例提供的显示基板中，显示基板还包括第二电极106，第二电极106与多个连接电极103a0相连；周边区12围绕显示区11，周边区12包括连接电极区12a和第一虚设区121；第二电极106位于显示区11和周边区12，第二电极106与第一电极图案103彼此间隔。第二电极被配置为接收第一电源信号。
如图12和图13A所示，为了提高刻蚀均匀性，连接电极图案103a的图案密度和第一电极图案103的图案密度相同。
如图12和图13A所示，在本公开一实施例提供的显示基板中，显示基板200a还包括第一虚设电极图案de1，第一虚设电极图案de1位于第一虚设区121，并包括多个第一虚设电极de10。第一虚设区121位于连接电极区12a和显示区11之间，为了提高刻蚀均匀性，第一虚设电极图案de1的图案密度和第一电极图案103的图案密度相同。
如图12和图13A所示，在本公开一实施例提供的显示基板中，显示基板还包括第二虚设电极图案de2，位于第二虚设区122，并包括多个第二虚设电极de20；第二虚设区122位于连接电极区12a的远离显示区11的一侧。为了提高刻蚀均匀性，第二虚设电极图案de2的图案密度和第一电极图案103的图案密度相同。
如图13A所示，在本公开一实施例提供的显示基板中，在第一虚设区121设有第一填充层104a，第一填充层104a包括多个第一虚设电极de10和绝缘填充层104c，第一电极图案103包括靠近连接电极103a0的边缘第一电极103e，绝缘填充层104c分别与连接电极103a0和边缘第一电极103e接触。例如，边缘第一电极103e为最靠近连接电极103a0的第一电极1030。
如图13A所示，在本公开一实施例提供的显示基板中，第二电极106与绝缘填充层104c接触。
如图13A所示，在本公开一实施例提供的显示基板中，边缘第一电极103e与多个第一虚设电极de10彼此绝缘。
在本公开一实施例提供的显示基板中，显示基板还包括像素定义层104，像素定义层104包括多个像素定义部1040。例如，多个像素定义部1040中的每个位于相邻第一电极1030之间。
如图13A所示，在本公开一实施例提供的显示基板中，绝缘填充层104c与像素定义层104位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
如图13A所示，在本公开一实施例提供的显示基板中，第一电极图案103与连接电极图案103a位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
如图13A所示，在本公开一实施例提供的显示基板中，显示基板还包括第二填充层104b，第二填充层104b包括至少一个第二填充部104b0，第二填充部104b0位于相邻连接电极103a0之间。如图13A所示，在本公开一实施例提供的显示基板中，第二填充部104b0分别与相邻连接电极103a0接触。
如图13A所示，在本公开一实施例提供的显示基板中，第二填充层104b为绝缘层。例如，第二填充层104b和绝缘填充层104c位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
如图13A所示，在本公开一实施例提供的显示基板中，显示基板还包括发光功能层105，发光功能层105位于第一电极图案103和第二电极106之间，发光功能层105与绝缘填充层104c接触。进一步例如，发光功能层105与绝缘填充层104c接触。
如图13A所示，在本公开一实施例提供的显示基板中，发光功能层105与部分绝缘填充层104c接触。
如图13A所示，在本公开一实施例提供的显示基板中，第一虚设电极de10不外连接，与其接触的下方的第一绝缘层的位于第一虚设电极de10正下方的部分不设置过孔，可参照对于第一虚设电极103d1的描述。对于第一过孔V1和第二过孔V2可参照之前的描述，在此不再赘述。
本公开的实施例中，图13A以绝缘填充层104c完全覆盖多个第一虚设电极de10为例进行说明，但不限于此。
图13B为本公开一实施例提供的显示基板的剖视图。图13B所示的显示基板200aa与图13A所示的显示基板200a相比，区别在于：显示基板200aa的第一绝缘层102中设有凹槽G。图13B所示，第一绝缘层102中的位于显示区11内的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于周边区12内的凹槽G在垂直于衬底基板101的方向上的尺寸。例如，第一绝缘层102中的所有凹槽G在垂直于衬底基板101的方向上的尺寸均相等。图13B所示，第一绝缘层102中的位于第二虚设区122的凹槽G、第一绝缘层102中的位于连接虚设区12a的凹槽G、第一绝缘层102中的位于第一虚设区121的凹槽G、以及第一绝缘层102中的位于显示区11的凹槽G在垂直于衬底基板101的方向上的尺寸均相等。
图14A为本公开一实施例提供的显示基板的剖视图。如图14A所示，显示基板200b与图13A所示的显示基板200a的区别在于：绝缘填充层104c可包括多个镂空区HR11以分别暴露多个第一虚设电极de10，第二电极106通过绝缘填充层104c中的镂空区与第一虚设电极de10相连。绝缘填充层104c包括多个绝缘填充部104c0。如图14A所示，绝缘填充部104c0位于相邻第一虚设电极de10之间，或位于相邻的第一虚设电极de10和边缘第一电极103e之间、或位于相邻的第一虚设电极de10和连接电极103a0之间。
图14B为本公开一实施例提供的显示基板的剖视图。图14B所示的显示基板200bb与图14A所示的显示基板200b相比，区别在于：显示基板200bb的第一绝缘层102中设有凹槽G。图14B所示，第一绝缘层102中的位于显示区11内的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于周边区12内的凹槽G在垂直于衬底基板101的方向上的尺寸。例如，第一绝缘层102中的所有凹槽G在垂直于衬底基板101的方向上的尺寸均相等。图14B所示，第一绝缘层102中的位于第二虚设区122的凹槽G、第一绝缘层102中的位于连接虚设区12a的凹槽G、第一绝缘层102中的位于第一虚设区121的凹槽G、以及第一绝缘层102中的位于显示区11的凹槽G在垂直于衬底基板101的方向上的尺寸均相等。
图15为本公开一实施例提供的显示基板中的绝缘填充层、第二填充层和像素定义层的俯视图。图15示出了绝缘填充层104c、第二填充层104b和像素定义层104。如图15所示，像素定义薄膜经构图后的结构包括多个镂空区HR。多个镂空区HR包括位于显示区11的镂空区HR0和位于第二虚设区122的镂空区HR2。镂空区HR0被配置为暴露第一电极1030，镂空区HR2被配置为暴露连接电极103a0。图15所示的绝缘填充层、第二填充层和像素定义层可为图13A中的绝缘填充层104c、第二填充层104b和像素定义层104的俯视图。例如，图14A所示的第一填充层、第二填充层和像素定义层的俯视图可参照图10，但不限于此。
本公开至少一实施例还提供一种显示装置，包括上述第二方面中任一显示基板。例如，显示装置包括微OLED显示装置。
本公开至少一实施例还提供一种显示基板的制作方法，包括：形成第一电极图案103，第一电极图案103位于显示基板的显示区11，并包括彼此间隔的多个第一电极1030，第一电极被配置为接收像素驱动信号；形成连接电极图案103a，连接电极图案103a位于显示基板的连接电极区12a，并包括多个连接电极103a0，连接电极区12a围绕显示区11；形成第二电极106，第二电极106位于显示区11和周边区12，第二电极106与连接电极图案103a相连，第二电极106与第一电极图案103彼此间隔，第二电极被配置为接收第一电源信号。多个连接电极103a0围绕多个第一电极1030。连接电极103a0呈块状。
在本公开一实施例提供的显示基板的制作方法中，为了提高刻蚀均匀性，连接电极图案103a的图案密度和第一电极图案103的图案密度相同。
本公开一实施例提供的显示基板的制作方法还包括：形成第一虚设电极图案de1，第一虚设电极图案de1位于显示基板的第一虚设区121，并包括多个第一虚设电极de10；第一虚设区121位于连接电极区12a和显示区11之间；为了提高刻蚀均匀性，第一虚设电极图案de1的图案密度和第一电极图案103的图案密度相同。例如，第一虚设电极de10呈块状。周边区12包括连接电极区12a和第一虚设区121。
本公开一实施例提供的显示基板的制作方法还包括：形成第二虚设电极图案de2，第二虚设电极图案de2位于显示基板的第二虚设区122，并包括多个第二虚设电极de20；第二虚设区122位于连接电极区12a的远离显示区11的一侧，为了提高刻蚀均匀性，第二虚设电极图案de2的图案密度和第一电极图案103的图案密度相同。例如，第二虚设电极de20呈块状。周边区12包括连接电极区12a、第一虚设区121和第二虚设区122。
在本公开一实施例提供的显示基板的制作方法中，在第一虚设区121形成第一填充层104a，第一填充层104a包括多个第一虚设电极de10和绝缘填充层104c，第一电极图案103包括与连接电极103a0相邻的边缘第一电极103e，绝缘填充层104c分别与连接电极103a0和边缘第一电极103e接触。
在本公开一实施例提供的显示基板的制作方法中，第二电极106与绝缘填充层104c接触。
在本公开一实施例提供的显示基板的制作方法中，边缘第一电极103e与多个第一虚设电极de10彼此绝缘。
在本公开一实施例提供的显示基板的制作方法中，制作方法还包括：形成像素定义层104，像素定义层104包括多个像素定义部1040，多个像素定义部1040中的每个位于相邻第一电极1030之间。
在本公开一实施例提供的显示基板的制作方法中，绝缘填充层104c与像素定义层104由同一膜层采用同一构图工艺形成。
在本公开一实施例提供的显示基板的制作方法中，第一电极图案103与连接电极图案103a由同一膜层采用同一构图工艺形成。
本公开一实施例提供的显示基板的制作方法还包括：形成第二填充层104b，第二填充层104b包括至少一个第二填充部104b0，第二填充部104b0位于相邻连接电极103a0之间。例如，第二填充部104b0分别与相邻连接电极103a0接触。例如，第二填充层104b为绝缘层。在本公开一实施例提供的显示基板的制作方法中，第二填充层104b和第一填充层104a由同一膜层采用同一构图工艺形成。
本公开一实施例提供的显示基板的制作方法还包括：形成发光功能层105，发光功能层105位于第一电极图案103和第二电极106之间，发光功能层105与第一填充层104a接触。
在本公开一实施例提供的显示基板的制作方法中，发光功能层105与部分第一填充层104a接触。
本公开一实施例提供的显示基板的制作方法包括：形成第一电极图案，所述第一电极图案位于所述显示基板的显示区，并包括彼此间隔的多个第一电极；形成连接电极图案，所述连接电极图案位于所述显示基板的周边区，并包括多个连接电极；以及形成第二电极，所述第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔；所述连接电极图案围绕所述第一电极图案，所述连接电极呈块状。
本公开一实施例提供的显示基板的制作方法包括：在衬底基板101上形成绝缘薄膜，对绝缘薄膜进行构图形成第一过孔V1和第二过孔V2以形成第一绝缘层102；在第一过孔V1和第二过孔V2中填充导电材料以分别形成连接件；在第一绝缘层102以及连接件上形成导电薄膜，对导电薄膜进行一次构图工艺，以同时形成第一电极图案103、连接电极图案103a和第一虚设电极图案de1，连接电极图案103a包括多个连接电极103a0；在第一电极图案103、连接电极图案103和第一虚设电极图案de1上形成像素定义薄膜，对像素定义薄膜进行一次构图工艺，以同时形成像素定义层104、绝缘填充层104c和第二填充层104b；在像素定义层104和绝缘填充层104c上形成发光功能层105；在发光功能层105上形成第二电极106。采用该制作方法可以形成图13A所示的显示基板。
本公开一实施例提供的显示基板的制作方法包括：在衬底基板101上形成绝缘薄膜，对绝缘薄膜进行构图形成第一过孔V1和第二过孔V2以形成第一绝缘层102；在第一过孔V1和第二过孔V2中填充导电材料以分别形成连接件；在第一绝缘层102以及连接件上形成导电薄膜，对导电薄膜进行一次构图工艺，以同时形成第一电极图案103、连接电极图案103a和第一虚设电极图案de1，连接电极图案103a包括多个连接电极103a0；在第一电极图案103、连接电极图案103和第一虚设电极图案de1上形成像素定义薄膜，对像素定义薄膜进行一次构图工艺，以同时形成像素定义层104、至少一个绝缘填充部104c0和第二填充层104b；在像素定义层104和至少一个绝缘填充部104c0上形成发光功能层105；在发光功能层105上形成第二电极106。采用该制作方法可以形成图14A所示的显示基板。
第三方面，为了减小第二电极106的高度落差和/或提高刻蚀均匀性，本公开的实施例提供一种显示基板及其制作方法和显示装置。
图16为本公开一实施例提供的一种显示基板的区域划分示意图。与图11所示的显示基板相比，显示基板还包括传感器区R1，第一虚设区121的位于传感器区R1和连接电极区12a之间的部分为第一虚设子区1211；第二虚设子区1212位于传感器区R1和显示区11之间。图16还示出了接垫区(pad区)R2。接垫区R2可用来外接电路。
图17A为本公开一实施例提供的一种显示基板的剖视示意图。图17A可为图18中所示的显示基板中M-N处的剖视示意图。如图17A所示，该显示基板300a包括：第一电极图案103、连接电极图案103a、以及第一虚设电极图案de1。第一电极图案103位于显示基板的显示区11，并包括彼此间隔的多个第一电极1030。第一电极被配置为接收像素驱动信号。连接电极图案103a位于显示基板的连接电极区12a，并包括多个连接电极103a0。多个连接电极103a0中至少两个呈彼此隔开的块状。第一虚设电极图案de1位于显示基板的第一虚设区121，并包括多个第一虚设电极de10。设置第一虚设电极图案de1可利于提高刻蚀均匀性。
如图16和图17A所示，连接电极区12a围绕显示区11，第一虚设区121位于连接电极区12a和显示区11之间。连接电极图案103a围绕第一电极图案103，第一虚设电极图案de1围绕第一电极图案103。第一虚设电极图案de1位于连接电极图案103a和第一电极图案103之间。例如，连接电极图案103a呈环形。
例如，如图17A所示，本公开一实施例提供的显示基板还包括第二电极106，第二电极106与连接电极103a0相连；显示基板的周边区12围绕显示区11，周边区12包括连接电极区12a和第一虚设区121；第二电极106位于显示区11和周边区12，第二电极106与第一电极图案103彼此间隔。第二电极被配置为接收第一电源信号。
例如，如图17A所示，连接电极图案103a的图案密度和第一虚设电极图案de1的图案密度中至少一个与第一电极图案103的图案密度相同。
例如，如图17A所示，本公开一实施例提供的显示基板还包括传感器电极图案103b，传感器电极图案103b位于显示基板的传感器区R1，并包括多个传感器电极103b0。传感器电极103b0被配置为接收检测驱动信号。例如，传感器电极图案103b的图案密度和第一电极图案103的图案密度相同。
例如，如图17A所示，本公开一实施例提供的显示基板还包括第二虚设电极图案de2，第二虚设电极图案de2位于显示基板的第二虚设区122，并包括多个第二虚设电极de20；第二虚设区122位于连接电极区12a的远离显示区11的一侧。例如，第二虚设电极图案de2的图案密度和第一电极图案103的图案密度相同。在本公开一实施例提供的显示基板中，第一电极图案103的图案密度、连接电极图案103a的图案密度、传感器电极图案103b的图案密度、第一虚设电极图案de1的图案密度和第二虚设电极图案de2的图案密度均相同。
例如，如图17A所示，在第一虚设子区1211设有第一填充层104a，第一填充层104a包括多个第一虚设电极de10和绝缘填充层104c；第一电极图案103包括与连接电极103a0相邻的边缘第一电极103e，绝缘填充层104c分别与连接电极103a0和边缘第一电极103e接触。例如，如图17A所示，第二电极106与绝缘填充层104c接触。例如，如图17A所示，边缘第一电极103e与多个第一虚设电极de10彼此绝缘。
例如，如图17A所示，显示基板还包括像素定义层104，像素定义层104包括多个像素定义部1040，多个像素定义部1040中的每个位于相邻第一电极1030之间。
例如，如图17A所示，绝缘填充层104c与像素定义层104位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
例如，如图17A所示，第一电极图案103、连接电极图案103a、传感器电极图案103b、第一虚设电极图案de1和第二虚设电极图案de2位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
例如，如图17A所示，显示基板还包括第二填充层104b，第二填充层104b包括至少一个第二填充部104b0，第二填充部104b0位于相邻连接电极103a0之间。例如，第二填充层104b为绝缘层。例如，如图17A所示，第二填充部104b0分别与相邻连接电极103a0接触。
例如，如图17A所示，第二填充层104b和第一填充层104a位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。
例如，如图17A所示，显示基板还包括第三填充层1043，第三填充层1043包括多个第三填充部10430，第三填充部10430位于相邻传感器电极103b0、相邻的传感器电极103b0和第一虚设电极中至少之一之间。图17A以第三填充部10430位于相邻传感器电极103b0之间为例进行说明。
例如，如图17A所示，第三填充层1043与像素定义层104位于同一层，可由同一膜层采用同一构图工艺形成，以节省制作工艺。例如，如图17A所示，像素定义层104、绝缘填充层104c、第二填充层104b、第三填充层1043位于同一层。
例如，如图17A所示，显示基板还包括发光功能层105，发光功能层105位于第一电极图案103和第二电极106之间，发光功能层105与第一填充层104a接触。例如，发光功能层105与部分第一填充层104a接触。例如，如图17A所示，发光功能层105延伸到第一虚设子区1211。发光功能层105覆盖整个显示区11、传感器区R1、第二虚设子区1212和部分第一虚设子区1211，以防止发光功能层105蒸镀到连接电极区122造成第一电极和第二电极短路。例如，如图17A所示，第二电极106从显示区11延伸到周边区12的第二虚设区122，以利于第二电极106与连接电极103a0的连接。
例如，如图17A所示，发光功能层105与传感器电极图案103b接触。例如，如图17A所示，发光功能层105与位于第二虚设子区1212内的第一虚设电极de10不接触，但不限于此。
如图17A所示，在衬底基板101上还设有第二绝缘层IS，第二绝缘层IS上设有导电图案109，导电图案109包括第一导电部1091、第二导电部1092和第三导电部1093。第二绝缘层IS包括第三过孔V11、第四过孔V21、第五过孔V31。第三过孔V11、第四过孔V21、第五过孔V31中分别填充导电材料以形成连接件。第一电极1030通过第一导电部1091与第四过孔V21中的连接件相连。连接电极103a0通过第二导电部1092与第三过孔V11中的连接件相连。传感器电极103b0通过第三导电部1093与第五过孔V31中的连接件相连。需要说明的是，在衬底基板101和第二绝缘层IS之间还设有其他结构，图17A中并没有示出该其他结构。
如图17A所示，显示基板还包括封装层107。封装层107被配置为封装发光元件，以避免水氧侵袭。如图17A所示，封装层107覆盖第二电极106以及第二虚设电极图案de2。如图17A所示，封装层107可覆盖整个衬底基板101以及其上的结构。
图17B为本公开一实施例提供的一种显示基板的剖视示意图。图17B所示的显示基板300aa与图17A所示的显示基板300a相比，区别在于：显示基板300aa的第一绝缘层102中设有凹槽G。图17B所示，第一绝缘层102中的位于显示区11内的凹槽G在垂直于衬底基板101的方向上的尺寸等于第一绝缘层102中的位于周边区12内的凹槽G在垂直于衬底基板101的方向上的尺寸。例如，第一绝缘层102中的所有凹槽G在垂直于衬底基板101的方向上的尺寸均相等。图17B所示，第一绝缘层102中的位于第二虚设区122的凹槽G、第一绝缘层102中的位于连接虚设区12a的凹槽G、第一绝缘层102中的位于第一虚设区121(包括第一虚设子区1211和第二虚设子区1212)的凹槽G、第一绝缘层102中的位于传感器区R1的凹槽G以及第一绝缘层102中的位于显示区11的凹槽G在垂直于衬底基板101的方向上的尺寸均相等。
图18为本公开一实施例提供的显示基板中的导电薄膜经构图后形成的结构的俯视图。显示基板中的其他结构未示出，可参照图17A或图17B。与图12示出的结构相比，图18示出了传感器电极103b0。如图18所示，传感器电极103b0的形状、第一电极1030的形状、连接电极103a0的形状、第一虚设电极de10的形状和第二虚设电极案de20的形状相同，但不限于此。如图18所示，传感器电极图案103b的图案密度、第一电极图案103的图案密度、连接电极图案103a的图案密度、第一虚设电极图案de1的图案密度和第二虚设电极图案de2的图案密度相同。即，多个传感器电极103b0的图案密度、多个第一电极1030的图案密度、多个连接电极103a0的图案密度、多个第一虚设电极de10的图案密度和多个第二虚设电极de20的图案密度相同。
例如，如图18所示，第一虚设电极de10呈块状。呈块状的第一虚设电极de10也可参照图12。
例如，如图18所示，第二虚设电极de20呈块状。呈块状的第二虚设电极de20也可参照图12。
例如，如图18所示，传感器电极103b0、第一电极1030、连接电极103a0、第一虚设电极de10和第二虚设电极de20均呈块状。
图19为本公开一实施例提供的显示基板中的像素定义薄膜经构图后形成的结构的俯视图。与图15所示的结构相比，图19示出了第三填充部10430以及镂空区HR3。镂空区HR3被配置为暴露传感器电极103b0(图19未示出，参照图17A和图17B)。
图20为本公开一实施例提供的显示基板的剖视图。图20所示的显示基板300b与图17A所示的显示基板300a的区别在于：绝缘填充层104c位于第二虚设子区1212的部分包括镂空区HR22。镂空区HR22被配置为暴露位于第二虚设子区1212的第一虚设电极de10。发光功能层105与位于第二虚设子区1212的第一虚设电极de10接触。如图17A和图20所示，发光功能层105与位于第一虚设子区1211的第一虚设电极de10不接触。
本公开至少一实施例还提供一种显示装置，包括上述第三方面中的任一显示基板。显示装置包括微OLED显示装置，但不限于此。第三方面提供的显示基板比第二方面提供的显示基板多了传感器区R1，其余可参照第二方面的描述。
本公开至少一实施例还提供一种显示基板的制作方法，包括：形成第一电极图案，所述第一电极图案位于所述显示基板的显示区，并包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；形成连接电极图案，所述连接电极图案位于所述显示基板的周边区，并包括多个连接电极；形成第二电极，所述第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；形成发光功能层，所述发光功能层位于所述第一电极图案和所述第二电极之间；以及形成第一虚设电极图案，所述第一虚设电极图案包括多个第一虚设电极；所述连接电极图案围绕所述第一电极图案，所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间，所述多个第一虚设电极中的至少两个呈彼此隔开的块状。
本公开至少一实施例还提供一种显示基板的制作方法，包括：形成第一电极图案103，第一电极图案103位于显示基板的显示区11，并包括彼此间隔的多个第一电极1030；形成连接电极图案103a，连接电极图案103a位于显示基板的连接电极区12a，并包括多个连接电极103a0；形成第二电极106，第二电极106位于显示区11和周边区12，第二电极106与连接电极图案103a相连，第二电极106与第一电极图案103彼此间隔；以及形成第一虚设电极图案de1，第一虚设电极图案de1位于显示基板的第一虚设区121，并包括多个第一虚设电极de10；连接电极图案103a围绕第一电极图案103，所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间。第一虚设电极图案de1围绕第一电极图案103。
例如，连接电极区12a围绕显示区11，第一虚设区121位于连接电极区12a和显示区11之间。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，第一电极图案103的图案密度、连接电极图案103a的图案密度和第一虚设电极图案de1的图案密度相同。
例如，本公开至少一实施例还提供一种显示基板的制作方法还包括形成第二虚设电极图案de2，第二虚设电极图案de2位于显示基板的第二虚设区122，并包括多个第二虚设电极de20；第二虚设区122位于连接电极区12a的远离显示区11的一侧，第二虚设电极图案de2的图案密度和第一电极图案103的图案密度相同。
例如，本公开至少一实施例还提供一种显示基板的制作方法还包括形成传感器电极图案103b，传感器电极图案103b位于显示基板的传感器区R1，并包括多个传感器电极103b0；传感器电极图案103b的图案密度和第一电极图案103的图案密度相同。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，第二虚设子区1212位于传感器区R1和显示区11之间；第一虚设区121的位于传感器区R1和连接电极区12a之间的部分为第一虚设子区1211；在第一虚设子区1211形成第一填充层104a，第一填充层104a包括多个第一虚设电极de10和绝缘填充层104c，第一电极图案103包括与连接电极103a0相邻的边缘第一电极103e，绝缘填充层104c分别与连接电极103a0和边缘第一电极103e接触。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，第二电极106与绝缘填充层104c接触。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，边缘第一电极103e与多个第一虚设电极de10彼此绝缘。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，该方法还包括形成像素定义层104，像素定义层104包括多个像素定义部1040，多个像素定义部1040中的每个位于相邻第一电极1030之间。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，绝缘填充层104c与像素定义层104由同一膜层采用同一构图工艺形成。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，第一电极图案103与连接电极图案103a由同一膜层采用同一构图工艺形成。
例如，本公开至少一实施例还提供一种显示基板的制作方法还包括形成第二填充层104b，第二填充层104b包括至少一个第二填充部104b0，第二填充部104b0位于相邻连接电极103a0之间。例如，第二填充部104b0分别与相邻连接电极103a0接触。例如，第二填充层104b为绝缘层。例如，第二填充层104b和第一填充层104a由同一膜层采用同一构图工艺形成。
例如，本公开至少一实施例还提供一种显示基板的制作方法还包括形成第三填充层1043，第三填充层1043包括多个第三填充部10430，第三填充部10430位于相邻传感器电极103b0、相邻第三虚设电极、相邻的传感器电极103b0和第三虚设电极中至少之一之间。例如，第三填充层1043与像素定义层104由同一膜层采用同一构图工艺形成。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，发光功能层105与第一填充层104a接触。例如，发光功能层105与部分第一填充层104a接触。例如，发光功能层105与传感器电极图案103b接触。
例如，在本公开至少一实施例还提供一种显示基板的制作方法中，发光功能层105与位于第二虚设子区内的第一虚设电极de10接触。
本公开一实施例提供的显示基板的制作方法包括：在衬底基板101上形成绝缘薄膜，对绝缘薄膜进行构图形成第一过孔V1、第二过孔V2和第三过孔V3以形成第一绝缘层102；在第一过孔V1、第二过孔V2和第三过孔V3中填充导电材料以分别形成连接件；在第一绝缘层102以及连接件上形成导电薄膜，对导电薄膜进行一次构图工艺，以同时形成第一电极图案103、连接电极图案103a、第一虚设电极图案de1、第二虚设电极图案de2和传感器电极图案103b，连接电极图案103a包括多个连接电极103a0，传感器电极图案103b包括多个传感器电极103b0，第一虚设电极图案de1包括多个第一虚设电极de10，第二虚设电极图案de2包括多个第二虚设电极de20；在第一电极图案103、连接电极图案103a、第一虚设电极图案de1和传感器电极图案103b上形成像素定义薄膜，对像素定义薄膜进行一次构图工艺，以同时形成像素定义层104、绝缘填充层104c、第二填充层104b和第三填充层1043；在像素定义层104、绝缘填充层104c和第三填充层1043上形成发光功能层105；在发光功能层105上形成第二电极106。采用该制作方法可以形成图17A和图18所示的显示基板。
例如，本公开的实施例中，A图案的图案密度是指该图案中包括的多个A的密度，例如，可指单位面积内的A的个数，但不限于此。例如，第一电极图案103的图案密度可指第一电极图案103中多个第一电极1030的密度，其余相关内容可参照于此。
例如，本公开的实施例中，如图5A所示，第一连接件cn1位于第一过孔V1中，第二连接件cn2位于第二过孔V2中。其余附图中的附图标记未给出。
例如，本公开的实施例中，如图9、图12和图18所示，连接电极图案呈环形。
例如，本公开的实施例中，衬底基板101可包括硅晶圆，但不限于此。
例如，本公开的实施例中，第一绝缘层、第二绝缘层至少之一包括氧化硅、氮化硅、氮氧化硅中至少之一。
例如，本公开的实施例中，传感器电极可被配置为测量温度、亮度等至少之一的参数。例如，传感器电极的构造可与显示区的子像素的构造相同。
例如，本公开的实施例中，块状的元件为一个图案，其内不存在镂空区。例如，本公开的实施例中，第一电极图案103不是块状，因其包括的不同的第一电极1030之间存在镂空区，而第一电极1030呈块状，因第一电极1030内不存在镂空区。
例如，本公开的实施例中，显示区包括多个发光元件，多个发光元件可发光以进行图像显示，周边区不发光。
图21为本公开的实施例提供的显示基板的制作方法中形成的导电薄膜的示意图。导电薄膜0103可整面覆盖衬底基板，并经构图工艺形成第一电极图案，以及与第一电极图案位于同一层的元件。与第一电极图案位于同一层的元件包括连接电极图案、第一虚设电极图案、第二虚设电极图案、传感器电极图案等至少之一。在本公开的实施例中，导电薄膜直接形成在第一绝缘层102之上，由导电薄膜经构图形成的结构与第一绝缘层102接触。由导电薄膜经构图形成的结构包括第一电极、连接电极、第一虚设电极、第二虚设电极、传感器电极至少之一。
图22为本公开的实施例提供的显示基板的制作方法中形成的像素定义薄膜的示意图。像素定义薄膜0104可整面覆盖衬底基板，并经构图工艺形成像素定义层，以及与像素定义层位于同一层的元件。与像素定义层位于同一层的元件包括第一填充层、绝缘填充层、第二填充层、第三填充层至少之一
在本公开的实施例中，第一绝缘层102中的位于显示区11中凹槽可称作第一凹槽G1，第一绝缘层102中的位于周边区12中凹槽可称作第二凹槽G2。
在本公开的实施例中，如图7A至图8B所示，第一绝缘层102的在垂直于衬底基板101的方向上与多个导电填充部103d1交叠的部分不设置过孔。
在本公开的实施例中，如图13A至图14B、图17A至图17B以及图20所示，第一绝缘层102的在垂直于衬底基板101的方向上与多个第一虚设电极de10交叠的部分不设置过孔。
在本公开的实施例中，如图13A至图14B、图17A至图17B以及图20所示，第一绝缘层102的在垂直于衬底基板101的方向上与多个第二虚设电极de20交叠的部分不设置过孔。
在本公开的实施例中，如图8A至图8B、图13A至图14B、图17A至图17B以及图20所示，第一绝缘层102的在垂直于衬底基板101的方向上与多个连接电极103a0交叠的部分设置过孔V1。
在本公开的实施例中，如图8A至图8B、图13A至图14B、图17A至图17B以及图20所示，第一绝缘层102的在垂直于衬底基板101的方向上与多个第一电极1030交叠的部分设置过孔V2。
在本公开的实施例中，如图17A至图17B以及图20所示，第一绝缘层102的在垂直于衬底基板101的方向上与多个传感器电极1030交叠的部分设置过孔V3。
在本公开的实施例中，如图8A至图8B、图13A至图13B、以及图17A至图17B所示，导电填充部103d1浮置，第一虚设电极de10浮置，第二虚设电极de20浮置。例如，浮置是指不接收像素驱动信号。在某些实施例中，浮置的结构不直接接收第一电源信号。在某些实施例中，浮置的结构可间接接收第一电源信号。
在本公开的实施例中，第一电极被配置为接收像素驱动信号，所述第二电极被配置为接收第一电源信号，传感器电极被配置为接收检测驱动信号。像素驱动信号例如包括第二电源信号VDD、数据信号、栅信号、发光控制信号EM、复位控制信号RE中至少之一。
在本公开的实施例中，硅晶圆包括硅基衬底和位于硅基衬底上的电路结构，电路结构包括像素电路，检测电路等。
图23为本公开一些实施例提供的一种硅基有机发光显示面板的电路原理示意图。该硅基有机发光显示面板包括位于显示区11中的多个发光元件L以及与各发光元件L一一对应耦接的像素电路110，像素电路110包括驱动晶体管。像素电路110被配置为提供像素驱动信号。并且，该硅基有机发光显示面板还可以包括位于硅基有机发光显示面板的周边区12中的多个电压控制电路120。例如，一行中至少两个像素电路110共用一个电压控制电路120，且一行像素电路110中驱动晶体管的第一极与共用的电压控制电路120耦接，各驱动晶体管的第二极与对应的发光元件L耦接。电压控制电路120被配置为响应于复位控制信号RE，将初始化信号Vinit输出至驱动晶体管的第一极，控制对应的发光元件L复位；以及响应于发光控制信号EM，将第二电源信号VDD输出至驱动晶体管的第一极，以驱动发光元件L发光。通过共用电压控制电路120，可以简化显示区域101中各像素电路的结构，降低显示区11中像素电路的占用面积，从而可以使显示区11设置更多的像素电路和发光元件，实现高PPI的有机发光显示面板。并且，电压控制电路120在复位控制信号RE的控制下将初始化信号Vinit输出至驱动晶体管的第一极，控制对应的发光元件复位，从而可以避免上一帧发光时加载于发光元件上的电压对下一帧发光的影响，进而改善残影现象。例如，驱动晶体管的第一极为源极或漏极之一，驱动晶体管的第二极为源极或漏极之另一。本公开的实施例中，发光元件可包括有机发光二极管，但不限于此。
例如，该硅基有机发光显示面板还可以包括位于显示区11的多个像素单元PX，每个像素单元PX包括多个子像素；各子像素分别包括一个发光元件L与一个像素电路110。进一步地，像素单元PX可以包括3个不同颜色的子像素。这3个子像素可以分别为红色子像素、绿色子像素以及蓝色子像素。当然，像素单元PX也可以包括4个、5个或更多的子像素，这需要根据实际应用环境来设计确定，在此不作限定。
例如，可以使同一行中相邻的至少两个子像素中的像素电路110共用一个电压控制电路120。例如，如图23所示，可以使同一行中的所有像素电路110共用一个电压控制电路120。或者，也可以使同一行中相邻的两个、三个或更多子像素中的像素电路110共用一个电压控制电路120，在此不作限定。这样，通过共用电压控制电路120可以降低显示区A中像素电路的占用面积。
如图26所示，发光元件L的两个电极可分别为第一电极1030和第二电极106。例如，第一电极1030为发光元件L的阳极，第二电极106为发光元件L的阴极。第一电极1030与像素电路110相连，第二电极106可被输入第一电源信号VSS。第一电源信号VSS可通过连接线以及连接电极103a0传输到第二电极106。
在本公开的实施例中，元件A围绕元件B，可指元件A位于元件B的至少一侧，元件A围绕至少部分的元件B即可。元件B不限定为封闭的图形。
在本公开的实施例中，位于同一层的元件可由同一膜层经同一构图工艺行程。例如，位于同一层的元件可位于同一个元件的远离衬底基板的表面上。
需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。
在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (33)

1.一种显示基板，包括：
第一电极图案，位于所述显示基板的显示区，并包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；
连接电极图案，位于所述显示基板的周边区，并包括多个连接电极；
第二电极，位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；以及
发光功能层，位于所述第一电极图案和所述第二电极之间，
其中，所述连接电极图案围绕所述第一电极图案，所述多个连接电极中至少两个呈彼此隔开的块状，
所述显示基板还包括衬底基板和位于所述衬底基板上的第一绝缘层，其中，所述第一电极图案和所述连接电极图案位于所述第一绝缘层的远离所述衬底基板的一侧并与所述第一绝缘层接触，
所述显示基板还包括第一虚设电极图案，其中，所述第一虚设电极图案包括多个第一虚设电极；所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间，所述第一虚设电极的形状和所述第一电极的形状相同。
2.根据权利要求1所述的显示基板，其中，所述第一绝缘层的位于相邻第一电极之间的部分具有第一凹槽，所述第一绝缘层的位于相邻连接电极之间的部分具有第二凹槽，所述第一凹槽和所述第二凹槽在垂直于所述衬底基板的方向上的尺寸相等。
3.根据权利要求1所述的显示基板，其中，所述连接电极的形状和所述第一电极的形状相同。
4.根据权利要求3所述的显示基板，其中，所述连接电极图案的图案密度和所述第一电极图案的图案密度相同。
5.根据权利要求1所述的显示基板，其中，所述第一虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
6.根据权利要求1所述的显示基板，其中，所述第一绝缘层的在垂直于所述衬底基板的方向上与所述多个第一虚设电极交叠的部分不设置过孔。
7.根据权利要求1所述的显示基板，还包括第二虚设电极图案，其中，所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧，所述第二虚设电极的形状和所述第一电极的形状相同。
8.根据权利要求7所述的显示基板，其中，所述第二虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
9.根据权利要求8所述的显示基板，其中，所述第一绝缘层的在垂直于所述衬底基板的方向上与所述多个第二虚设电极交叠的部分不设置过孔。
10.根据权利要求1所述的显示基板，还包括绝缘填充层，其中，所述绝缘填充层覆盖所述多个第一虚设电极，所述多个第一虚设电极和所述绝缘填充层构成第一填充层，所述第一电极图案包括靠近所述连接电极的边缘第一电极，所述绝缘填充层分别与所述连接电极和所述边缘第一电极接触。
11.根据权利要求10所述的显示基板，所述第二电极与所述绝缘填充层接触。
12.根据权利要求10所述的显示基板，其中，所述边缘第一电极与所述多个第一虚设电极彼此绝缘。
13.根据权利要求10-12任一项所述的显示基板，还包括像素定义层，其中，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间。
14.根据权利要求13所述的显示基板，其中，所述绝缘填充层与所述像素定义层位于同一层。
15.根据权利要求10-12任一项所述的显示基板，还包括第二填充层，其中，所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间。
16.根据权利要求15所述的显示基板，其中，所述第二填充部分别与所述相邻连接电极接触。
17.根据权利要求15所述的显示基板，其中，所述第二填充层包括绝缘层。
18.根据权利要求15所述的显示基板，其中，所述第二填充层和所述绝缘填充层位于同一层。
19.根据权利要求15所述的显示基板，其中，所述绝缘填充层包括多个绝缘填充部，所述绝缘填充部位于相邻第一虚设电极之间。
20.根据权利要求10-12任一项所述的显示基板，其中，所述发光功能层与所述第一填充层接触。
21.根据权利要求20所述的显示基板，其中，所述发光功能层与部分所述第一填充层接触。
22.根据权利要求1-12任一项所述的显示基板，其中，所述连接电极图案呈环形。
23.根据权利要求1-12任一项所述的显示基板，其中，所述第一电极为发光元件的阳极，所述第二电极为所述发光元件的阴极。
24.根据权利要求1-12任一项所述的显示基板，其中，所述衬底基板包括硅晶圆。
25.一种显示装置，包括权利要求1-24任一项所述的显示基板。
26.一种显示基板的制作方法，包括：
形成第一电极图案，所述第一电极图案位于所述显示基板的显示区，并包括彼此间隔的多个第一电极，所述第一电极被配置为接收像素驱动信号；
形成连接电极图案，所述连接电极图案位于所述显示基板的周边区，并包括多个连接电极；
形成第二电极，所述第二电极位于所述显示区和所述周边区，并与所述连接电极图案相连，所述第二电极与所述第一电极图案彼此间隔，所述第二电极被配置为接收第一电源信号；以及
形成发光功能层，所述发光功能层位于所述第一电极图案和所述第二电极之间，
其中，所述连接电极图案围绕所述第一电极图案，所述多个连接电极中至少两个呈彼此隔开的块状，
所述制作方法还包括：形成第一虚设电极图案，其中，所述第一虚设电极图案包括多个第一虚设电极；所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间；所述第一虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
27.根据权利要求26所述的制作方法，其中，所述连接电极图案的图案密度和所述第一电极图案的图案密度相同。
28.根据权利要求26-27任一项所述的制作方法，还包括形成绝缘填充层，其中，所述绝缘填充层覆盖所述多个第一虚设电极，所述多个第一虚设电极和所述绝缘填充层构成第一填充层，所述第一电极图案包括靠近所述连接电极的边缘第一电极，所述绝缘填充层分别与所述连接电极和所述边缘第一电极接触。
29.根据权利要求26-27任一项所述的制作方法，还包括：形成第二虚设电极图案，其中，所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧，所述第二虚设电极图案的图案密度和所述第一电极图案的图案密度相同。
30.根据权利要求26-27任一项所述的制作方法，还包括：形成像素定义层，其中，所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间。
31.根据权利要求26-27任一项所述的制作方法，还包括：形成第二填充层，其中，所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间。
32.根据权利要求26-27任一项所述的制作方法，还包括形成第一虚设电极图案、第二虚设电极图案、像素定义层、绝缘填充层和第二填充层，其中，
所述第一虚设电极图案包括多个第一虚设电极，所述第一虚设电极图案位于所述连接电极图案和所述第一电极图案之间；
所述第二虚设电极图案包括多个第二虚设电极；所述第二虚设电极图案位于所述连接电极图案的远离所述第一电极图案的一侧，
所述像素定义层包括多个像素定义部，所述像素定义部位于相邻第一电极之间；
所述绝缘填充层覆盖所述多个第一虚设电极；
所述第二填充层包括至少一个第二填充部，所述第二填充部位于相邻连接电极之间；
采用同一构图工艺形成所述像素定义层、所述绝缘填充层和所述第二填充层；
采用同一构图工艺形成所述第一电极图案、所述连接电极图案、所述第一虚设电极图案和所述第二虚设电极图案。
33.根据权利要求32所述的制作方法，其中，所述绝缘填充层包括多个绝缘填充部，所述绝缘填充部位于相邻第一虚设电极之间。
CN201980001516.9A 2019-08-27 2019-08-27 显示基板及其制作方法、显示装置 Active CN112714959B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/102886 WO2021035546A1 (zh) 2019-08-27 2019-08-27 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN112714959A CN112714959A (zh) 2021-04-27
CN112714959B true CN112714959B (zh) 2024-05-07

Family

ID=74684947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001516.9A Active CN112714959B (zh) 2019-08-27 2019-08-27 显示基板及其制作方法、显示装置

Country Status (4)

Country Link
US (2) US11430853B2 (zh)
EP (1) EP4024465A4 (zh)
CN (1) CN112714959B (zh)
WO (1) WO2021035546A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112714966A (zh) 2019-08-27 2021-04-27 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2021035546A1 (zh) * 2019-08-27 2021-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20210077097A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210095265A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치
TWI832395B (zh) * 2022-08-25 2024-02-11 聚積科技股份有限公司 組裝型發光二極體顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140075320A (ko) * 2012-12-11 2014-06-19 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
CN107742635A (zh) * 2017-09-27 2018-02-27 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN109698224A (zh) * 2019-02-21 2019-04-30 京东方科技集团股份有限公司 显示基板及其制造方法和显示面板
CN109755280A (zh) * 2019-01-10 2019-05-14 昆山国显光电有限公司 有机发光显示面板、制备方法、阴极掩膜板及显示装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698689B1 (ko) 2004-08-30 2007-03-23 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
US7990060B2 (en) * 2007-05-31 2011-08-02 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP4752818B2 (ja) 2007-07-06 2011-08-17 ソニー株式会社 有機ｅｌ表示装置、電子機器、有機ｅｌ表示装置用の基板および有機ｅｌ表示装置の製造方法
KR101099167B1 (ko) * 2008-07-02 2011-12-27 후지 덴키 가부시키가이샤 면발광 표시장치
TW201022779A (en) 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101015850B1 (ko) * 2009-02-09 2011-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법
US9013461B2 (en) 2010-03-18 2015-04-21 Samsung Display Co., Ltd. Organic light emitting diode display
CN103026398B (zh) 2010-07-21 2014-07-09 夏普株式会社 基板及其制造方法、显示装置
KR101891590B1 (ko) * 2011-09-01 2018-08-27 삼성디스플레이 주식회사 게이트 구동회로, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
TWI488084B (zh) 2013-02-08 2015-06-11 Acer Inc 觸控面板
US9825253B2 (en) 2013-06-28 2017-11-21 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR102151752B1 (ko) 2013-08-05 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6114664B2 (ja) * 2013-08-29 2017-04-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102199216B1 (ko) 2014-06-09 2021-01-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치
JP6512833B2 (ja) 2015-01-16 2019-05-15 株式会社ジャパンディスプレイ 表示装置
KR102364863B1 (ko) 2015-03-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102400022B1 (ko) 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR102605957B1 (ko) 2016-02-23 2023-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102601207B1 (ko) * 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
KR101980781B1 (ko) 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180060851A (ko) 2016-11-29 2018-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102397900B1 (ko) * 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치
JP2018112859A (ja) 2017-01-11 2018-07-19 株式会社ジャパンディスプレイ 表示装置
CN106981584B (zh) 2017-03-20 2019-11-26 上海天马有机发光显示技术有限公司 柔性有机发光二极管显示面板、显示装置及其制作方法
WO2018179177A1 (ja) 2017-03-29 2018-10-04 シャープ株式会社 実装方法、実装装置、および製造装置
US20190363290A1 (en) 2017-03-30 2019-11-28 Sharp Kabushiki Kaisha Display device and production method of said display device
KR102457251B1 (ko) 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6947537B2 (ja) * 2017-06-01 2021-10-13 株式会社ジャパンディスプレイ 表示装置
JP2019003040A (ja) 2017-06-15 2019-01-10 株式会社ジャパンディスプレイ 表示装置
CN107452780B (zh) 2017-07-31 2020-05-19 京东方科技集团股份有限公司 Oled基板及制作方法、显示装置
KR102370639B1 (ko) 2017-08-31 2022-03-03 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI648573B (zh) 2017-09-11 2019-01-21 友達光電股份有限公司 陣列基板
KR102360094B1 (ko) 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
CN107799577B (zh) 2017-11-06 2019-11-05 武汉华星光电半导体显示技术有限公司 Amoled显示面板及amoled显示器
KR102056678B1 (ko) 2017-11-23 2019-12-17 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102416038B1 (ko) 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
CN108336109B (zh) 2018-01-02 2021-02-02 厦门天马微电子有限公司 有机发光显示面板、显示装置和有机发光显示母板
KR102572136B1 (ko) 2018-01-08 2023-08-29 삼성디스플레이 주식회사 윈도우를 갖는 전계 발광 장치
KR102534121B1 (ko) 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR102552266B1 (ko) 2018-01-31 2023-07-07 삼성디스플레이 주식회사 표시 장치
KR102393796B1 (ko) * 2018-02-12 2022-05-04 삼성디스플레이 주식회사 감지 유닛 및 이를 포함하는 표시 장치
KR102638296B1 (ko) * 2018-03-19 2024-02-20 삼성디스플레이 주식회사 유기발광표시장치
KR102480092B1 (ko) * 2018-04-30 2022-12-23 삼성디스플레이 주식회사 디스플레이 장치
CN109037282B (zh) 2018-07-24 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN109616506A (zh) 2018-12-18 2019-04-12 武汉华星光电半导体显示技术有限公司 全屏显示面板及其制作方法
CN109904197A (zh) 2019-01-31 2019-06-18 昆山国显光电有限公司 一种显示面板及显示设备
CN109801956A (zh) 2019-03-13 2019-05-24 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
US11482586B2 (en) 2019-07-31 2022-10-25 Beijing Boe Technology Development Co., Ltd. Array substrate having groups of transistors with source and drain electrode indifferent layers
JP7320407B2 (ja) 2019-08-26 2023-08-03 株式会社ジャパンディスプレイ 表示装置
WO2021035546A1 (zh) * 2019-08-27 2021-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2021035547A1 (zh) 2019-08-27 2021-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140075320A (ko) * 2012-12-11 2014-06-19 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
CN107742635A (zh) * 2017-09-27 2018-02-27 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN109755280A (zh) * 2019-01-10 2019-05-14 昆山国显光电有限公司 有机发光显示面板、制备方法、阴极掩膜板及显示装置
CN109698224A (zh) * 2019-02-21 2019-04-30 京东方科技集团股份有限公司 显示基板及其制造方法和显示面板

Also Published As

Publication number Publication date
US11937474B2 (en) 2024-03-19
US11430853B2 (en) 2022-08-30
WO2021035546A1 (zh) 2021-03-04
US20210408205A1 (en) 2021-12-30
EP4024465A1 (en) 2022-07-06
US20220320258A1 (en) 2022-10-06
CN112714959A (zh) 2021-04-27
EP4024465A4 (en) 2022-09-21

Similar Documents

Publication Publication Date Title
CN112714959B (zh) 显示基板及其制作方法、显示装置
KR100993426B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US11239282B2 (en) Pixel structure and fabrication method thereof, display substrate and display apparatus
US10797119B2 (en) Electroluminescent display device
CN112740416B (zh) 显示基板及其制作方法、显示装置
CN112714955B (zh) 显示基板、显示面板及显示基板的制备方法
US9666647B2 (en) OLED display and method of manufacturing the same
KR20160130042A (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
CN108172602A (zh) 显示基板及其制造方法、显示装置
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
CN111937154B (zh) 具有改善的分辨率和可靠性的电致发光器件
KR101166838B1 (ko) 듀얼 플레이트 유기 전계 발광 소자 및 이의 제조 방법
US11626569B1 (en) Quasi global cathode contact method for advanced patterning
US20220254847A1 (en) Display substrate and method of manufacturing the same, display panel, and display apparatus
JP2006331920A (ja) 蒸着マスク、有機エレクトロルミネッセンス表示装置、及び、その製造方法
US20220376204A1 (en) Methods and apparatus for organic light emitting diode display structures
KR101978779B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
JP7547384B2 (ja) 表示基板及びその製造方法、表示装置
US11974472B2 (en) Display substrate and manufacturing method thereof, and display device
CN219019445U (zh) 显示基板及显示装置
CN118139473B (zh) 显示面板及其制备方法、显示装置
WO2023102056A1 (en) Quasi global cathode contact method for advanced patterning
CN117794294A (zh) 一种显示基板及其制备方法、显示装置
KR20160008063A (ko) 유기전계발광 표시장치
CN118102811A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant