CN112687531A - 一种高电子迁移率晶体管源漏电极的制备方法 - Google Patents

一种高电子迁移率晶体管源漏电极的制备方法 Download PDF

Info

Publication number
CN112687531A
CN112687531A CN202011572185.5A CN202011572185A CN112687531A CN 112687531 A CN112687531 A CN 112687531A CN 202011572185 A CN202011572185 A CN 202011572185A CN 112687531 A CN112687531 A CN 112687531A
Authority
CN
China
Prior art keywords
gate
electrode
grid
source
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011572185.5A
Other languages
English (en)
Other versions
CN112687531B (zh
Inventor
陈宜方
祝鸣赛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202011572185.5A priority Critical patent/CN112687531B/zh
Publication of CN112687531A publication Critical patent/CN112687531A/zh
Application granted granted Critical
Publication of CN112687531B publication Critical patent/CN112687531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于晶体管制备技术领域，具体为一种高电子迁移率晶体管源漏电极的制备方法。本发明制备方法采用角向蒸发自对准工艺，基本内容包括：基于T型栅生长工艺，利用高电子迁移率晶体管栅极独特的T型结构，通过角向蒸发的方式精确控制高电子迁移率晶体管器件源极与栅极距离和漏极与栅极的距离，从而使高电子迁移率晶体管器件的源、漏电极与T型栅的位置达到位置可控的自对准的目的，最终为器件性能的提高提供了一个新的可调节的几何参数自由度。本发明方法可以用于制备具有T型栅极结构的高电子迁移率晶体管器件，得到对称或非对称的源极与栅极间距和漏极与栅极间距，同时与现有半导体工艺兼容。

Description

一种高电子迁移率晶体管源漏电极的制备方法
技术领域
本发明属于晶体管制备技术领域，具体涉及一种高电子迁移率晶体管源漏电极的制备方法。
背景技术
随着无线通讯领域向更高速，更低延迟的方向发展。具有更高电子迁移率的高电子迁移率晶体管凭借更高的频率，更低的通讯延迟将会在通讯市场上取得更广泛的应用。但是由于高电子迁移率晶体管获得更高的截止频率特性必须要求更高的加工精度，这极大的提升了高电子迁移率晶体管器件的成本，限制了它的大规模应用。一般来讲，为了获得更高的频率，除了在材料层状结构方面的优化之外，适当降低漏极到栅极间距可以提高晶体管的最大可用增益。但是过低的栅极与源极间距对器件制备过程中光刻设备提出了新的要求。
本方法相对于传统制备高电子迁移率晶体管器件的方法，降低了在制备源漏电极工艺时对高精密套设设备的严重依赖，完成了在1微米套刻精度条件下制备200nm甚至更短的栅极与源极间距，并且极大的降低了高电子迁移率晶体管器件制备栅极过程中对曝光设备的套刻精度要求。
发明内容
本发明的目的在于提供一种制造成本低、工艺简单的制备高电子迁移率晶体管源漏电极的方法，以解决高电子迁移率晶体管制备过程中源极和漏极与栅极间距的精确可控问题，获得更高的器件性能。
本发明提供的制备高电子迁移率晶体管源漏电极的方法，采用角向蒸发自对准工艺。具体基于T型栅生长技术，通过角向蒸发的方式精确控制高电子迁移率晶体管器件源极与栅极距离和漏极与栅极的距离，从而为优化提高器件性能提供了新的可调节的几何参数自由度。其工艺原理是：在高电子迁移率晶体管器件制备过程中，利用电子束光刻机制备栅头宽度、栅脚高度和栅脚宽度可控的T型栅电极，然后在制备好T型栅的高电子迁移率晶体管器件上旋涂LOR胶，将整个器件和T形栅覆盖保护起来，利用LOR可溶于碱性显影液的特性，同时将LOR层用作牺牲层，作用是将T型删栅头下方遮光区域彻底打开，达到曝光显影的目的；经过烘烤固化后再旋涂使用碱性显影液显影的光学光刻胶AZ5214，用光刻机曝光之后显影，将整个源漏和栅极区域打开。最后利用栅极独特的T型结构，通过计算得到蒸镀的的入射角，用来制备高电子迁移率晶体管器件的源漏电极，从而使高电子迁移率晶体管器件的源、漏电极与T型栅的位置达到位置可控的自对准的目的。本发明方法可以用于制备具有T型栅极结构的高电子迁移率晶体管器件，得到对称与非对称的源极与栅极间距，同时与现有半导体工艺兼容。
本发明提供的制备高电子迁移率晶体管源漏电极的方法，具体步骤如下：
（1）以高电子迁移率晶体管制备中T型栅极制备为基础，首先制备精确的栅头、栅脚宽度和高度，已知栅极的栅槽腐蚀深度；
（2）在上述基片上旋涂一层LOR作为保护和牺牲层，并烘烤使其固化；
（3）在上述继续衬底上旋涂光学光刻胶，并烘烤使其固化；
（4）然后利用接触式光学光刻机进行套刻曝光；
（5）取出样品用TMAH或碱性显影液进行显影，然后用去离子水漂洗，获得源极、漏极与栅极的全部区域；
（6）先以光刻胶为掩膜，使用公式（1）计算出合适的蒸镀角度θ，然后按照蒸镀角度进行源极与漏极金属沉积；剥离去掉光刻胶，得到源极与漏极电极；
Figure DEST_PATH_IMAGE001
（1）；
其中，hfoot, hhead和hcap分别代表是T型栅栅脚的高度、T型栅栅头的高度和对器件高掺杂的栅槽腐蚀深度；Whalf-head代表T型栅的栅头宽度与栅脚宽度差值的二分之一；Lgs代表栅极与源极的距离，Lgd代表栅极与漏极的距离。
本发明步骤（1）中，所述的T型栅各项参数需满足：栅脚高度120-200nm栅头宽度400-600nm, 栅脚宽度根据器件工艺要求，栅脚的宽度在30-120 nm之间；栅槽腐蚀深度为10-30 nm。
本发明步骤（2）中，所述LOR胶的厚度为400-500 nm，烘烤温度为170-190℃。
本发明步骤（3）中，所述光学光刻胶采用但不限于AZ5214光刻胶，光刻胶的选择以能被碱性显影液显影为宜，目的是能直接溶解步骤（1）中LOR牺牲层，使T型栅栅头下方能通过显影的方法剥离干净。所述AZ5214为紫外光刻胶，本步骤作为正交使用，厚度为1400-1600nm；烘烤使用热板，烘烤温度为95-110℃，烘烤时间为90-120s，使其固化。
本发明步骤（4）中，所述光学刻机光刻的光源选用365nm的紫外光源，曝光功率为5-7 mW/cm2。
本发明步骤（5）中，所述显影使用的显影液为0.26wt%四甲基氢氧化铵（TMAH）溶液，显影温度为22.8-23.2℃，显影时间为35-60s；在去离子水中漂洗30s，可以使用氮气枪吹干。
本发明步骤（6）中，所述蒸镀角度θ，以T型栅长边为中心轴，器件从源极指向漏极方向蒸发源到基片的方向的夹角。
本发明步骤（6）中，所述制备的源漏电极沉积金属总厚度不超过T型栅栅脚高度的二分之一，否则容易造成栅极源极或者栅极与漏极之间短路。
本发明制备的高电子迁移率晶体管中，漏极或源极与栅极栅脚之间的间距可以做到150 nm甚至更窄（取决于栅头宽度和蒸发角度）。
本发明具有以下优点：
（1）和传统高迁电子迁移率晶体管制备工艺完全兼容，可提高制样成功率，降低成本；
（2）利用角蒸发自对准工艺可以制备漏极与栅极间距和源极与栅极间距对称与非对称器件，可以提升器件的性能；
（3）忽略了传统工艺中制备栅极时对栅极位置的苛刻要求，对套刻标记的误差要求有所降低。
附图说明
图1到图7为实施例1按照本发明制作方法的步骤顺序，（7个）样品结构发生变化图示。
图1：首先生长T型栅极的高电子迁移率晶体管，已知T型栅栅脚的宽度和高度、栅头的宽度和高度，栅槽腐蚀深度对应步骤1。
图2：在样品的正面旋涂420nm厚度的LOR保护层图示，对应步骤2。
图3：在样品的正面旋涂1400nm厚度的AZ5214光刻胶图示，对应步骤3。
图4：需要套刻曝光的区域，对应步骤4。
图5：经过显影和漂洗步骤，对应步骤5。
图6：角向蒸发自对准源漏电极，对应步骤6。
图7：剥离光刻胶得到自对准的源漏电极，对应步骤6。
图8到图14为实施例2按照本发明制作方法的步骤的顺序，（7个）样品结构发生变化图示。
图8：在首先生长T型栅极的高电子迁移率晶体管，已知T型栅栅脚的宽度和高度、栅头的宽度和高度，栅槽腐蚀深度对应步骤1。
图9：在样品的正面旋涂420nm厚度的LOR牺牲层图示，对应步骤2。
图10：在样品的正面旋涂1400nm厚度的AZ5214光刻胶图示，对应步骤3。
图11：需要套刻曝光的区域，对应步骤4。
图12：经过显影和漂洗步骤，对应步骤5。
图13：角向蒸发自对准源漏电极，对应步骤6。
图14：剥离光刻胶得到自对准的源漏电极，对应步骤6。
图15：本发明方法流程图示。
具体实施方式
下面结合附图和实施例进一步描述本发明，但本发明不仅限于这些实施例。凡是对实施例中的工艺参数进行简单的改变，都属于本发明保护范围之内。
本发明方法流程图参见图15所示
实施例1：利用角蒸发自对准工艺制备InP基高电子迁移率晶体管源漏电极
（1）选用30nmT型栅的栅脚宽度，150nm的栅脚高度，栅头宽度为500nm,高度为200nm的T型栅，栅槽的腐蚀深度20nm的InP基高电子迁移率晶体管的基片。如图8所示；
（2）在基片上以4000RPM的转速旋涂LOR牺牲层，用烘箱180℃烘烤30分钟固化取出，如图9所示；
（3）在基片上继续以4000RPM的转速旋涂AZ5214光刻胶，用热板95℃烘烤90秒固化，结果如图10所示；
（4）将样品在接触式光学光刻机进行套刻曝光处理6.25mW/cm2的功率曝光6.7s。结果如图11所示；
（5）用1mol/L的TMAH溶液与去离子水的比例 1:2.5配制0.26wt%的TMAH溶液对曝光的样品进行显影，时间为45s，显影温度23℃；之后在去离子水中漂洗30 秒。结果如图12所示；
（6）根据公式1中提供公式。制备源极与栅极栅脚处间距为105 nm的源漏电极，经计算使用45°角进行角蒸发工艺，沉积源漏电极。结果如图13所示；
（7）将蒸发工艺之后的样品放入70℃的N-甲基吡咯烷酮（NMP）溶液，去除光刻胶、多余金属和LOR牺牲层，获得源漏电极。结果如图14所示。

Claims (8)

1.一种高电子迁移率晶体管源漏电极的制备方法，其特征在于，采用角向蒸发自对准工艺，具体步骤如下：
（1）以高电子迁移率晶体管制备中T型栅极制备为基础，首先制备精确的栅头、栅脚宽度和高度，已知栅极的栅槽腐蚀深度；
（2）在上述基片上旋涂一层LOR作为保护和牺牲层，并烘烤使其固化；
（3）在上述继续衬底上旋涂光学光刻胶，并烘烤使其固化；
（4）然后利用接触式光学光刻机进行套刻曝光；
（5）取出样品用TMAH或碱性显影液进行显影，然后用去离子水漂洗，获得源极、漏极与栅极的全部区域；
（6）先以光刻胶为掩膜，使用公式（1）计算出合适的蒸镀角度θ，然后按照蒸镀角度进行源极与漏极金属沉积；剥离去掉光刻胶，得到源极与漏极电极；
Figure DEST_PATH_IMAGE002
（1）
其中，hfoot，hhead和hcap分别代表是T型栅栅脚的高度、T型栅栅头的高度和对器件高掺杂的栅槽腐蚀深度；Whalf-head代表T型栅的栅头宽度与栅脚宽度差值的二分之一；Lgs代表栅极与源极的距离，Lgd代表栅极与漏极的距离。
2.根据权利要求1所述的制备方法，其特征在于，步骤（1）中，所述的T型栅各项参数需满足：栅脚高度120-200 nm栅头宽度400-600 nm, 栅脚宽度根据器件工艺要求，栅脚的宽度在30-120 nm之间；栅槽腐蚀深度为10-30 nm。
3. 根据权利要求1所述的制备方法，其特征在于，步骤（2）中所述LOR的厚度为400-500nm，烘烤温度为170-190℃。
4.根据权利要求1所述的制备方法，其特征在于，步骤（3）中所述光学光刻胶采用光学AZ5214光刻胶，厚度为1400-1600nm；烘烤使用热板，烘烤温度为95-110℃，烘烤时间为90-120s。
5. 根据权利要求1所述的制备方法，其特征在于，步骤（4）中所述光学刻机光刻的光源选用365nm的紫外光源，曝光功率为5-7 mW/cm2。
6.根据权利要求1所述的制备方法，其特征在于，步骤（5）中，所述显影使用的显影液为0.26wt%四甲基氢氧化铵溶液，显影温度为22.8-23.2℃，显影时间为35-60s；在去离子水中漂洗30s，使用氮气枪吹干。
7.根据权利要求1所述的制备方法，其特征在于，步骤（6）所述蒸镀角度θ，以T型栅长边为中心轴，器件从源极指向漏极方向蒸发源到基片的方向的夹角。
8.根据权利要求1所述的制备方法，其特征在于，步骤（6）中源漏电极沉积金属总厚度不超过T型栅栅脚高度的二分之一。
CN202011572185.5A 2020-12-27 2020-12-27 一种高电子迁移率晶体管源漏电极的制备方法 Active CN112687531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011572185.5A CN112687531B (zh) 2020-12-27 2020-12-27 一种高电子迁移率晶体管源漏电极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011572185.5A CN112687531B (zh) 2020-12-27 2020-12-27 一种高电子迁移率晶体管源漏电极的制备方法

Publications (2)

Publication Number Publication Date
CN112687531A true CN112687531A (zh) 2021-04-20
CN112687531B CN112687531B (zh) 2022-10-11

Family

ID=75452124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011572185.5A Active CN112687531B (zh) 2020-12-27 2020-12-27 一种高电子迁移率晶体管源漏电极的制备方法

Country Status (1)

Country Link
CN (1) CN112687531B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066476A (ja) * 1983-09-21 1985-04-16 Nec Corp 電界効果型トランジスタの製造方法
JPS61194781A (ja) * 1985-02-23 1986-08-29 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの製法
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
CN101459222A (zh) * 2007-12-12 2009-06-17 中国科学院微电子研究所 一种制备有机场效应晶体管的方法
CN105047548A (zh) * 2015-06-13 2015-11-11 复旦大学 一种电子束曝光制备10纳米t型栅的方法
CN105931999A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN106601792A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN108394858A (zh) * 2018-02-27 2018-08-14 合肥工业大学 一种pdms柔性超疏水薄膜的制作方法
CN109285882A (zh) * 2017-07-19 2019-01-29 刘梅 一种高电子迁移率晶体管
CN110783406A (zh) * 2018-07-25 2020-02-11 黄智方 具有第iva族离子注入的mosfet的结构与制造方法
CN111640795A (zh) * 2020-04-28 2020-09-08 西安电子科技大学 一种具有弧形栅电极的氮化镓高频晶体管及制作方法
CN111653618A (zh) * 2020-05-07 2020-09-11 深港产学研基地（北京大学香港科技大学深圳研修院） 内置pn结硅基高压增强型氮化镓晶体管及制造方法
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066476A (ja) * 1983-09-21 1985-04-16 Nec Corp 電界効果型トランジスタの製造方法
JPS61194781A (ja) * 1985-02-23 1986-08-29 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの製法
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
CN101459222A (zh) * 2007-12-12 2009-06-17 中国科学院微电子研究所 一种制备有机场效应晶体管的方法
CN105047548A (zh) * 2015-06-13 2015-11-11 复旦大学 一种电子束曝光制备10纳米t型栅的方法
CN106601792A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN105931999A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN109285882A (zh) * 2017-07-19 2019-01-29 刘梅 一种高电子迁移率晶体管
CN108394858A (zh) * 2018-02-27 2018-08-14 合肥工业大学 一种pdms柔性超疏水薄膜的制作方法
CN110783406A (zh) * 2018-07-25 2020-02-11 黄智方 具有第iva族离子注入的mosfet的结构与制造方法
CN111640795A (zh) * 2020-04-28 2020-09-08 西安电子科技大学 一种具有弧形栅电极的氮化镓高频晶体管及制作方法
CN111653618A (zh) * 2020-05-07 2020-09-11 深港产学研基地（北京大学香港科技大学深圳研修院） 内置pn结硅基高压增强型氮化镓晶体管及制造方法
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法

Also Published As

Publication number Publication date
CN112687531B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
JPH0758707B2 (ja) 半導体装置の形成方法
CN112687531B (zh) 一种高电子迁移率晶体管源漏电极的制备方法
JPH02271538A (ja) 半導体装置の製造方法
WO2011010608A1 (ja) 炭化珪素半導体装置の製造方法
US20050164126A1 (en) Silazane compound and methods for using the same
CN111696862A (zh) 半导体结构及其形成方法
CN115799059B (zh) 一种GaN HEMT BCB介质双层栅制作方法
KR100251993B1 (ko) 티형 게이트 전도막 패턴 형성 방법
CN111430227A (zh) 一种t型光刻图形的根部腔壁角度调整及t型栅制作方法
JPH03147338A (ja) 半導体装置の製造方法
US20020063293A1 (en) Transistor with pi-gate structure and method for producing the same
JP2003008017A (ja) 半導体装置の製造方法
JPH0684954A (ja) 半導体装置の製造方法
CA1260627A (en) Lithographic image size reduction photomask
KR100266659B1 (ko) 반도체소자의 마스크 제조방법
CN114242587A (zh) 具有空气隙结构的GaN HEMT器件及其制备方法
JPS63254728A (ja) レジストパタ−ンの形成方法
CN110808238A (zh) 一种透明半导体材料双面对准标记的制备方法
JPH08203926A (ja) 半導体装置の製造方法
JPH0240924A (ja) 半導体装置の製造方法
WO2020147199A1 (zh) 非对称表面沟道场效应晶体管的制备方法及功率器件
JPH0684950A (ja) 電界効果トランジスタの製造方法
KR960000185B1 (ko) 자동 배치형 위상반전마스크 제조 방법
JPS5923565A (ja) 半導体装置の製法
CN114039010A (zh) 硅基oled像素光刻内切结构制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant