KR100266659B1 - 반도체소자의 마스크 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 마스크 제조방법에 관한 것으로, 종래에는 기판의 상면과 하면을 정렬하기 위해 별도의 정렬장치가 필요한 번거로운 문제점과; 공정이 완료된 후에야 정렬 정확도의 확인이 가능하여 정확한 정렬이 어려운 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 반도체기판의 상부에 산화막 및 실리콘박막을 순차적층한 다수개 웨이퍼의 각 실리콘박막의 상부 및 반도체기판의 하부에 제1,제2질화막을 각기 증착하는 제1단계와; 상기 제1질화막의 상부에 제1포토레지스트를 증착한 후, 상면정렬에 대한 표식을 노광하여 포토레지스트 패턴을 형성하고 계속하여 노출된 제1질화막을 식각하는 제2단계와; 상기 제2질화막상에 제2포토레지스트를 패터닝하고, 제2질화막을 부분적으로 식각하여 하면패턴을 형성하는 제3단계와; 한 개의 웨이퍼를 선택하여 상면정렬에 대한 표식이 된 제1질화막의 상부전면에 제3포토레지스트를 증착한 후, 상면정렬에 대한 표식을 기준으로 부분적으로 노광하여 마스크패턴을 형성하고 계속하여 노출된 제1질화막 및 실리콘박막을 식각하는 제4단계와; 선택된 웨이퍼의 상면에 전체적으로 제3질화막을 증착한 후, 하면에 제2질화막이 부분적으로 식각되어 노출된 반도체기판을 산화막이 노출되도록 식각하는 제5단계와; 상기 제3질화막, 잔여 제2질화막 및 산화막을 식각하여 상기 상면정렬에 대한 표식을 기준으로 상면과 하면의 틀어진 정도를 구한 후, 이를 보정하여 나머지 웨이퍼에 대해 제4단계와 제5단계를 일괄적으로 실시하는 제6단계로 이루어지는 반도체소자의 마스크 제조방법을 통해 하나의 웨이퍼에 대해 선공정을 수행하여 오프셋값을 구한 후, 이를 보정하여 나머지 웨이퍼를 일괄적으로 처리함으로써, 마스크의 제조시간을 단축할 수 있는 효과와; 웨이퍼의 상면과 하면을 정렬하기 위한 별도의 정렬장치가 필요치 않아 제조비용을 줄일 수 있는 효과가 있다.

Description

반도체소자의 마스크 제조방법

본 발명은 반도체소자의 마스크 제조방법에 관한 것으로, 특히 셀 프로젝션 이-빔(cell projection E-beam)노광장치의 마스크 제조시 정면과 후면 패턴의 정열일치도를 향상시키기에 적당하도록 한 반도체소자의 마스크 제조방법에 관한 것이다.

종래 반도체소자의 마스크 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1f는 종래 반도체소자의 마스크 제조방법을 보인 수순단면도로서, 이에 도시한 바와같이 반도체기판(1)의 상부에 산화막(2)과 실리콘박막(3)을 순차적층하는 단계(도1a)와; 그 실리콘박막(3)의 상부에 포토레지스트(PR1)를 도포한 후, 키-패턴에 따라 일부를 식각하여 실리콘박막(3)의 일부를 노출시키는 단계(도1b)와; 그 노출된 실리콘박막(3)을 식각하여 산화막(2)을 노출시킨 후, 포토레지스트(PR1)를 제거하는 단계(도1c)와; 그 실리콘박막(3)과 노출된 산화막(2)의 상면과 반도체기판(1)의 하면에 질화막(4)을 증착한 후, 포토레지스트(PR2)를 통해 반도체기판(1)의 하면에 증착된 질화막(4)의 일부를 식각하여 반도체기판(1)을 노출시키는 단계(도1d)와; 그 포토레지스트(PR2)를 제거한 후, 질화막(4)을 마스크로 이용하여 노출된 반도체기판(1)을 식각하여 산화막(2)을 노출시키는 단계(도1e)와; 노출된 산화막(2) 및 질화막(4)을 제거하는 단계(도1f)로 이루어진다. 이하, 상기한 바와같은 종래의 마스크 제조방법을 좀더 상세히 설명한다.

먼저, 도1a에 도시한 바와같이 반도체기판(1)의 상부에 산화막(2)과 실리콘박막(3)을 순차적층한다. 이때, 반도체기판(1)은 에스오아이(silicon on insulator:SOI) 웨이퍼상에 형성된다.

그리고, 도1b에 도시한 바와같이 실리콘박막(3)의 상부에 포토레지스트(PR1)를 도포한 후, 키-패턴을 형성하여 그 포토레지스트(PR1)의 일부를 식각하여 실리콘박막(3)을 노출시킨다. 이때, 패터닝방법은 이-빔(E-beam)이나 광 노출 툴(optical expose tool)을 이용한다.

그리고, 도1c에 도시한 바와같이 노출된 실리콘박막(3)을 식각하여 산화막(2)을 노출시킨 후, 포토레지스트(PR1)를 제거한다. 이와같이 하여 마스크의 정면패턴이 완성된다.

그리고, 도1d에 도시한 바와같이 실리콘박막(3)과 노출된 산화막(2)의 상면과 반도체기판(1)의 하면에 질화막(4)을 증착한 후, 포토레지스트(PR2)를 통해 반도체기판(1)의 하면에 증착된 질화막(4)의 일부를 식각하여 반도체기판(1)을 노출시킨다. 이때, 포토레지스트(PR2)는 상기 포토레지스트(PR1)를 패터닝한 상면과 틀어지지 않도록 정렬장치를 통해 정확하게 패터닝되어 하면의 반도체기판(1)을 노출시킨다.

그리고, 도1e에 도시한 바와같이 포토레지스트(PR2)를 제거한 후, 질화막(4)을 자기정렬시켜 노출된 반도체기판(1)을 식각하여 산화막(2)을 노출시킨다.

그리고, 도1f에 도시한 바와같이 노출된 산화막(2) 및 질화막(4)을 제거한다.

이와같이 종래 반도체소자의 마스크 제조방법은 반도체기판(1)의 상면에 원하는 트랜치패턴을 형성하고, 이를 기준으로 정렬장치를 통해 정렬하여 반도체기판(1)의 하면에 패턴을 형성한다. 이 반도체기판(1)의 하면에 형성된 패턴을 통해 실리콘이 KOH용액등으로 식각되어 상면과 하면이 관통되고, 이 통로를 통해 전자선이 통과하여 웨이퍼상에 도달함으로써, 원하는 패턴이 형성된다.

그러나, 상기한 바와같은 종래 반도체소자의 마스크 제조방법은 기판의 상면과 하면을 정렬하기 위해 별도의 정렬장치가 필요한 번거로운 문제점과; 공정이 완료된 후에야 정렬 정확도의 확인이 가능하여 정확한 정렬이 어려운 문제점이 있었다.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 별도의 정렬장치를 사용하지 않고, 보다 신속히 다수의 마스크를 제조할 수 있는 반도체소자의 마스크 제조방법을 제공하는데 있다.

도1은 종래 반도체소자의 마스크 제조방법을 보인 수순단면도.

도2는 본 발명의 일 실시예를 보인 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

11:반도체기판 12:산화막

13:실리콘박막 14∼16:제1∼제3질화막

PR1,PR2:포토레지스트

상기한 바와같은 본 발명의 목적은 반도체기판의 상부에 산화막 및 실리콘박막을 순차적층한 다수개 웨이퍼의 각 실리콘박막의 상부 및 반도체기판의 하부에 제1,제2질화막을 각기 증착하는 제1단계와; 상기 제1질화막의 상부에 제1포토레지스트를 증착한 후, 상면정렬에 대한 표식을 노광하여 포토레지스트 패턴을 형성하고 계속하여 노출된 제1질화막을 식각하는 제2단계와; 상기 제2질화막상에 제2포토레지스트를 패터닝하고, 제2질화막을 부분적으로 식각하여 하면패턴을 형성하는 제3단계와; 한 개의 웨이퍼를 선택하여 상면정렬에 대한 표식이 된 제1질화막의 상부전면에 제3포토레지스트를 증착한 후, 상면정렬에 대한 표식을 기준으로 부분적으로 노광하여 마스크패턴을 형성하고 계속하여 노출된 제1질화막 및 실리콘박막을 식각하는 제4단계와; 선택된 웨이퍼의 상면에 전체적으로 제3질화막을 증착한 후, 하면에 제2질화막이 부분적으로 식각되어 노출된 반도체기판을 산화막이 노출되도록 식각하는 제5단계와; 상기 제3질화막, 잔여 제2질화막 및 산화막을 식각하여 상기 상면정렬에 대한 표식을 기준으로 상면과 하면의 틀어진 정도를 구한 후, 이를 보정하여 나머지 웨이퍼에 대해 제4단계와 제5단계를 일괄적으로 실시하는 제6단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 반도체소자의 마스크 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2g는 본 발명의 일 실시예를 보인 수순단면도로서, 이에 도시한 바와같이 반도체기판(11)의 상부에 산화막(12) 및 실리콘박막(13)을 순차적층한 다수개 웨이퍼의 각 실리콘박막(13)의 상부 및 반도체기판(11)의 하부에 제1,제2질화막(14,15)을 각기 증착하는 제1단계(도2a)와; 그 제1질화막(14)의 상부에 포토레지스트(PR11)를 도포한 후, 상면정렬에 대한 표식을 노광하여 정렬패턴을 형성하는 제2단계(도2b)와; 그 정렬패턴에 의해 노출된 제1질화막(14)을 식각한 후, 포토레지스트(PR11)를 제거하는 제3단계(도2c)와; 상기 제2질화막(15)상에 포토레지스트(미도시)를 패터닝하고, 제2질화막(15)을 부분적으로 식각하여 하면패턴을 형성하는 제4단계(도2d)와; 한 개의 웨이퍼를 선택하여 상기 정렬패턴을 기준으로 제1질화막(14)상에 포토레지스트(PR12)를 패터닝하고, 제1질화막(14)과 실리콘박막(13)을 순차식각하여 상면패턴을 형성하는 제5단계(도2e)와; 그 포토레지스트(PR12)를 제거하고, 상면패턴이 형성된 웨이퍼의 상부전면에 제3질화막(16)을 증착하는 제6단계(도2f)와; 웨이퍼의 하면패턴에 의해 노출된 반도체기판(11)을 상기 산화막(12)이 노출되도록 식각하는 제7단계(도2g)와; 그 노출된 산화막(12), 잔여 제2질화막(15) 및 제3질화막(16)을 식각하여 상기 상면정렬에 대한 표식을 기준으로 상면과 하면의 틀어진 정도를 구한 후, 이를 보정하여 나머지 웨이퍼에 대해 제5단계(도2e) 내지 제7단계(도2g)를 일괄적으로 실시하는 제8단계(미도시)로 이루어진다. 이하, 상기한 바와같은 본 발명의 일 실시예를 좀더 상세히 설명한다.

먼저, 도2a에 도시한 바와같이 반도체기판(11)의 상부에 산화막(12) 및 실리콘박막(13)을 순차적층한 다수개 웨이퍼의 각 실리콘박막(13)의 상부 및 반도체기판(11)의 하부에 제1,제2질화막(14,15)을 각기 증착한다. 이때, 웨이퍼는 양면 연마된 에스오아이 웨이퍼를 사용하며, 다수개 웨이퍼에 동시에 공정을 진행한다.

그리고, 도2b에 도시한 바와같이 제1질화막(14)의 상부에 포토레지스트(PR11)를 도포한 후, 상면정렬에 대한 표식을 노광하여 정렬패턴을 형성한다.

그리고, 도2c에 도시한 바와같이 정렬패턴에 의해 노출된 제1질화막(14)을 식각한 후, 포토레지스트(PR11)를 제거한다.

그리고, 도2d에 도시한 바와같이 제2질화막(15)상에 포토레지스트(미도시)를 패터닝하고, 제2질화막(15)을 부분적으로 식각하여 하면패턴을 형성한다.

상기의 공정은 다수개의 웨이퍼에 동일하게 수행된다.

그리고, 도2e에 도시한 바와같이 한 개의 웨이퍼를 선택하여 상기 정렬패턴을 기준으로 제1질화막(14)상에 포토레지스트(PR12)를 패터닝하고, 제1질화막(14)과 실리콘박막(13)을 순차식각하여 상면패턴을 형성한다. 이때, 상기 제1질화막(14)은 이방성 건식식각을 통해 식각하고, 이 제1질화막(14)을 마스크로 수직단면의 실리콘 트랜치식각을 진행한다.

그리고, 도2f에 도시한 바와같이 포토레지스트(PR12)를 제거하고, 상면패턴이 형성된 웨이퍼의 상부전면에 제3질화막(16)을 증착한다.

그리고, 도2g에 도시한 바와같이 웨이퍼의 하면패턴에 의해 노출된 반도체기판(11)을 상기 산화막(12)이 노출되도록 식각한다. 이때, 반도체기판(11)의 식각은 KOH를 이용한 습식식각을 수행한다.

그리고, 노출된 산화막(12), 잔여 제2질화막(15) 및 제3질화막(16)을 식각하여 상기 상면정렬에 대한 표식을 기준으로 상면과 하면의 틀어진 정도를 구한 후, 이를 보정하여 나머지 웨이퍼에 대해 제5단계(도2e) 내지 제7단계(도2g)를 일괄적으로 실시한다. 이때, 제2,제3질화막(15,16)은 뜨거운 인산(H₃PO₄)을 이용하여 식각하고, 산화막(12)은 완충 HF를 이용하여 식각한다.

상기한 바와같은 본 발명에 의한 반도체소자의 마스크 제조방법은 하나의 웨이퍼에 대해 선공정을 수행하여 오프셋값을 구한 후, 이를 보정하여 나머지 웨이퍼를 일괄적으로 처리함으로써, 마스크의 제조시간을 단축할 수 있는 효과와; 웨이퍼의 상면과 하면을 정렬하기 위한 별도의 정렬장치가 필요치 않아 제조비용을 줄일 수 있는 효과가 있다.

Claims (5)

1. 반도체기판의 상부에 산화막 및 실리콘박막을 순차적층한 다수개 웨이퍼의 각 실리콘박막의 상부 및 반도체기판의 하부에 제1,제2질화막을 각기 증착하는 제1단계와; 상기 제1질화막의 상부에 제1포토레지스트를 증착한 후, 상면정렬에 대한 표식을 노광하여 포토레지스트 패턴을 형성하고 계속하여 노출된 제1질화막을 식각하는 제2단계와; 상기 제2질화막상에 제2포토레지스트를 패터닝하고, 제2질화막을 부분적으로 식각하여 하면패턴을 형성하는 제3단계와; 한 개의 웨이퍼를 선택하여 상면정렬에 대한 표식이 된 제1질화막의 상부전면에 제3포토레지스트를 증착한 후, 상면정렬에 대한 표식을 기준으로 부분적으로 노광하여 마스크패턴을 형성하고 계속하여 노출된 제1질화막 및 실리콘박막을 식각하는 제4단계와; 선택된 웨이퍼의 상면에 전체적으로 제3질화막을 증착한 후, 하면에 제2질화막이 부분적으로 식각되어 노출된 반도체기판을 산화막이 노출되도록 식각하는 제5단계와; 상기 제3질화막, 잔여 제2질화막 및 산화막을 식각하여 상기 상면정렬에 대한 표식을 기준으로 상면과 하면의 틀어진 정도를 구한 후, 이를 보정하여 나머지 웨이퍼에 대해 제4단계와 제5단계를 일괄적으로 실시하는 제6단계로 이루어지는 것을 특징으로 하는 반도체소자의 마스크 제조방법.
2. 제 1항에 있어서, 상기 제4단계에서 제1질화막은 이방성 건식식각하는 것을 특징으로 하는 반도체소자의 마스크 제조방법.
3. 제 1항에 있어서, 상기 제5단계에서 반도체기판은 KOH를 이용하여 습식식각하는 것을 특징으로 하는 반도체소자의 마스크 제조방법.
4. 제 1항에 있어서, 상기 제6단계에서 제2,제3질화막은 인산(H₃PO₄)을 이용하여 식각하는 것을 특징으로 하는 반도체소자의 마스크 제조방법.
5. 제 1항에 있어서, 상기 제6단계에서 산화막은 완충 HF를 이용하여 식각하는 것을 특징으로 하는 반도체소자의 마스크 제조방법.