CN112671366A - 滤波电路、滤波器和多工器 - Google Patents
滤波电路、滤波器和多工器 Download PDFInfo
- Publication number
- CN112671366A CN112671366A CN202110076987.5A CN202110076987A CN112671366A CN 112671366 A CN112671366 A CN 112671366A CN 202110076987 A CN202110076987 A CN 202110076987A CN 112671366 A CN112671366 A CN 112671366A
- Authority
- CN
- China
- Prior art keywords
- filter circuit
- layer
- metal layer
- capacitor
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种滤波电路、滤波器和多工器。滤波电路包括至少四层层叠设置的导电层;至少两层导电层电连接用于形成电感,至少两层导电层用于形成电容;沿导电层的层叠方向,电容位于电感之间。在保证电容的电容值的基础上,减小电感占用的水平面积与电容占用的水平面积之和,减小了滤波电路占用的水平面积。当滤波电路的厚度不变时,可以减小滤波电路的体积,进而减小了滤波电路的占用空间,有利于采用滤波电路形成的滤波器和多工器等器件的小型化设计。同时可以保证滤波电路的整体性能,有利于在滤波电路占用相同水平面积的条件下提高滤波电路的整体性能。
Description
技术领域
本发明实施例涉及信号处理技术领域,尤其涉及一种滤波电路、滤波器和多工器。
背景技术
滤波电路广泛应用于集成电路中,例如使用于集成电路的滤波器和多工器等。滤波电路经常会遇到电感和电容并联进行滤波的结构。当采用不同的金属层分别形成电感和电容并进行并联时,滤波电路具有比较大的体积,从而不利于保证滤波电路的性能时使滤波电路实现小型化设计。
发明内容
本发明提供一种滤波电路、滤波器和多工器,以实现在保证滤波电路性能的基础上减小滤波电路的占用体积,有助于滤波电路的小型化设计。
第一方面,本发明实施例提供了一种滤波电路,包括至少四层层叠设置的导电层;
至少两层所述导电层电连接用于形成电感,至少两层所述导电层用于形成电容;沿所述导电层的层叠方向,所述电容位于所述电感之间。
可选地,沿所述导电层的层叠方向,用于形成所述电感的导电层的垂直投影覆盖用于形成所述电容的导电层的垂直投影。
可选地,滤波电路还包括绝缘层,所述绝缘层设置于不同的所述导电层之间;所述绝缘层上设置有第一通孔,所述第一通孔内填充有导电材料;
用于形成所述电感的导电层包括第一连接部,沿所述导电层的层叠方向,所述第一连接部的垂直投影与用于形成所述电容的导电层的垂直投影不交叠,且与所述第一通孔的垂直投影交叠,用于形成所述电感的至少两层所述导电层的第一连接部通过所述第一通孔内的导电材料电连接。
可选地,所述绝缘层上还设置有第二通孔和第三通孔,所述第二通孔和所述第三通孔内填充有所述导电材料;
用于形成所述电感的导电层包括设置有电感端口的第一导电层和第二导电层,用于形成所述电容的导电层包括设置有电容端口的第三导电层和第四导电层,所述第一导电层通过所述第二通孔与所述第三导电层电连接,所述第二导电层通过所述第三通孔与所述第四导电层电连接。
可选地,所述导电层为金属层。
可选地,沿所述导电层的层叠方向,所述滤波电路包括四层层叠设置的第一金属层、第二金属层、第三金属层和第四金属层;
所述第一金属层和所述第四金属层电连接形成所述电感,所述第二金属层作为所述电容的第一极板,所述第三金属层作为所述电容的第二极板,所述第二金属层和所述第三金属层用于形成所述电容。
可选地,所述第一金属层和所述第四金属层通过所述第一通孔电连接,所述第一金属层通过所述第二通孔与所述第三金属层电连接,所述第四金属层通过所述第三通孔与所述第二金属层电连接;或,所述第一金属层通过所述第二通孔与所述第二金属层电连接,所述第四金属层通过所述第三通孔与所述第三金属层电连接。
第二方面,本发明实施例还提供了一种滤波器,包括第一方面任意实施例提供的滤波电路。
第三方面,本发明实施例还提供了一种多工器,包括第一方面任意实施例提供的滤波电路。
可选地,所述多工器包括一个第一端、至少两个第二端以及至少两个所述滤波电路;
每一所述滤波电路串联连接于所述多工器的第一端和任一第二端之间。
本发明实施例的技术方案,通过设置至少四层层叠设置的导电层;至少两层导电层电连接用于形成电感,至少两层导电层用于形成电容;沿导电层的层叠方向,电容位于电感之间。在不减小用于形成电容的导电层在导电层的层叠方向上的交叠面积,保证电容的电容值的基础上,使得用于形成电容的导电层占用的水平面积与用于形成电感的导电层占用的水平面积至少部分交叠,从而可以减小电感占用的水平面积与电容占用的水平面积之和,减小了滤波电路占用的水平面积。当滤波电路的厚度不变时,可以减小滤波电路的体积,进而减小了滤波电路的占用空间,有利于采用滤波电路形成的滤波器和多工器等器件的小型化设计。同时滤波电路中电感和电容的结构可以保持不变,且电感的电感值以及电容的电容值可以保值不变,因此可以保证滤波电路的整体性能,有利于在滤波电路占用相同水平面积的条件下提高滤波电路的整体性能。
附图说明
图1为现有技术提供的一种滤波电路的三维结构示意图;
图2为现有技术提供的一种滤波电路的俯视结构示意图;
图3为本发明实施例提供的一种滤波电路的三维结构示意图;
图4为本发明实施例提供的一种滤波电路的俯视结构示意图;
图5为本发明实施例提供的一种现有技术提供的滤波电路和本申请提供的滤波电路的滤波示意图;
图6为本发明实施例提供的另一种滤波电路的三维结构示意图;
图7为本发明实施例提供的一种多工器的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有技术提供的一种滤波电路的三维结构示意图。如图1所示,该滤波电路包括电感L’和电容C’,电感L’包括串联的第一电感L1’和第二电感L2’,第一电感L1’和第二电感L2’位于不同的金属层,不同的金属层之间设置有绝缘层(图1中未示出)。且绝缘层内设置第一连接孔V1’,第一连接孔V1’内填充有导电材料。第一电感L1’的一端通过第一连接孔V1’与第二电感L2’的第一端电连接。电容C’包括第一极板C1’和第二极板C2’,第一极板C1’和第二极板C2’位于不同的金属层。第一极板C1’和第二极板C2’之间设置介质层(图1中未示出)。介质层上设置有第二连接孔V2’和第三连接孔V3’,第二连接孔V2’和第三连接孔V3’内填充有导电材料。第一极板C1’通过第二连接孔V2’与第一电感L1’的另一端连接,第二极板C2’通过第三连接孔V3’与第二电感L2’的另一端连接,实现电感L’和电容C’的并联连接。图2为现有技术提供的一种滤波电路的俯视结构示意图。如图1和图2所示,滤波电路在水平面的垂直投影面积包括电容C’在水平面上的垂直投影面积a与电感L’在水平面上的垂直投影面积b。此时滤波电路的长l’为0.7mm,宽b’为0.65mm,滤波电路占用的水平面积为0.455mm2。当滤波电路的厚度不变时,电容C’在水平面上的垂直投影面积a与电感L’在水平面上的垂直投影面积b之和越大,滤波电路占用空间越大,即滤波电路的体积越大,不利于保证滤波电路性能的同时实现滤波电路的小型化设计。
针对上述技术问题,本发明实施例提供了一种滤波电路。图3为本发明实施例提供的一种滤波电路的三维结构示意图。如图3所示,该滤波电路包括至少四层层叠设置的导电层M;至少两层导电层M电连接用于形成电感L,至少两层导电层M用于形成电容C;沿导电层的层叠方向X,电容C位于电感L之间。
具体地,滤波电路中的至少四层导电层M层叠设置,在至少两层导电层M电连接形成电感L时,至少两层导电层M可以沿导电层的层叠方向X依次电连接。电感L可以形成至少两层导电层M的螺旋结构,在不额外增加电感L占用水平面积的基础上可以增加电感L的电感值。至少两层导电层M用于形成电容C时,每层导电层M作为电容C的电容极板,使得电容C可以为包括层叠设置的至少两层电容极板的结构,可以实现在不额外增加电容C占用水平面积的基础上增加电容C的电容值。而且,电容C位于电感L之间,在不减小用于形成电容C的导电层M在导电层的层叠方向X上的交叠面积,保证电容C的电容值的基础上,使得用于形成电容C的导电层M占用的水平面积与用于形成电感L的导电层M占用的水平面积至少部分交叠,从而可以减小电感L占用的水平面积与电容C占用的水平面积之和,减小了滤波电路占用的水平面积。当滤波电路的厚度不变时,可以减小滤波电路的体积,进而减小了滤波电路的占用空间,有利于采用滤波电路形成的滤波器和多工器等器件的小型化设计。同时滤波电路中电感L和电容C的结构可以保持不变,且电感L的电感值以及电容C的电容值可以保值不变,因此可以保证滤波电路的整体性能,有利于在滤波电路占用相同水平面积的条件下提高滤波电路的整体性能。
示例性地,如图3所示,图3示出了滤波电路包括四层层叠设置的导电层M,分别为第一层导电层M1、第二层导电层M2、第三层导电层M3和第四层导电层M4。第一层导电层M1和第四层导电层M4电连接形成两层螺旋状的电感L,第二层导电层M2和第三层导电层M3分别作为电容C的两个极板。且第二层导电层M2与第四层导电层M4连接,第三层导电层M3与第一层导电层M1连接,实现电容C和电感L的并联。与现有技术提供的滤波电路(如图1所示)不同的是,用于形成电容C的导电层M与用于形成电感L的导电层M层叠设置,从而使得用于形成电容C的导电层M占用的水平面积与用于形成电感L的导电层M占用的水平面积交叠,减小了滤波电路占用的水平面积。
图4为本发明实施例提供的一种滤波电路的俯视结构示意图。如图4所示,当电容C位于电感L之间时,用于形成电容C的导电层M占用的水平面积与用于形成电感L的导电层M占用的水平面积交叠,从而可以减小滤波电路占用的水平面积。参考图4,此时滤波电路的长l为0.57mm,宽b为0.65mm,滤波电路占用的水平面积为0.371mm2。图5为本发明实施例提供的一种现有技术提供的滤波电路和本申请提供的滤波电路的滤波示意图。其中,横坐标为频率,纵坐标为输出幅值。曲线1为现有技术提供的滤波电路的中心频率的示意曲线,曲线2为本申请提供的滤波电路的中心频率的示意曲线,曲线3为现有技术提供的滤波电路-3dB内的带宽的示意曲线,曲线2为本申请提供的滤波电路-3dB内的带宽的示意曲线。如图5所示,曲线1和曲线2的中心频率近似相等,曲线3和曲线4中-3dB内的带宽近似相等,使得现有技术提供的滤波电路和本申请提供的滤波电路的品质因数近似相等。其中,滤波电路的品质因数为滤波电路的中心频率与-3dB带宽的比值,用于表示滤波电路分离相邻频率成分的能力。品质因数越高,滤波电路的性能越好。由此可知,当设置滤波电路中用于形成电容C的导电层M占用的水平面积与用于形成电感L的导电层M占用的水平面积至少部分交叠,从而可以减小电感L占用的水平面积与电容C占用的水平面积之和,减小了滤波电路占用的水平面积,进而减小了滤波电路的体积。同时可以保证滤波电路的整体性能,有利于在滤波电路占用相同水平面积的条件下提高滤波电路的整体性能。另外,表1为本发明实施例提供的一种现有技术提供的滤波电路和本申请提供的滤波电路的占用面积和性能比较表。如图1和图3所示,在保证现有技术提供的滤波电路与本申请提供的滤波电路除用于形成电容的导电层位置及形状不同,电容值相等,且其他条件相同的情况下,如表1所示,现有技术提供的滤波电路作为对照组,长为0.7mm,宽为0.65mm,占用的水平面积为0.455mm2,且品质因数为41。本申请提供的滤波电路作为实验组,长为0.57mm,宽为0.65mm,占用的水平面积为0.371mm2,且品质因数为39。由此可知,本申请提供的滤波电路相对于现有技术提供的滤波电路占用的水平面积减小,从而可以减小滤波电路的体积,有利于采用滤波电路形成的滤波器和多工器等器件的小型化设计。且同时可以保证本申请提供的滤波电路的品质因数,保证滤波电路的整体性能,有利于在滤波电路占用相同水平面积的条件下提高滤波电路的整体性能。
表1本发明实施例提供的一种现有技术提供的滤波电路和本申请提供的滤波电路的占用面积和性能比较表
长(mm) | 宽(mm) | 水平面积(mm<sup>2</sup>) | Q值 | |
对照组 | 0.7 | 0.65 | 0.455 | 41 |
实验组 | 0.57 | 0.65 | 0.371 | 39 |
需要说明的是,图3中仅是示例性地示出了滤波电路包括四层导电层M,在其他实施例中,滤波电路还可以包括大于四层的导电层M。当导电层M大于四层时,可以根据滤波电路的需要对用于形成电感L的导电层M和用于形成电容C的导电层M的数量进行设置。示例性地,可以设置滤波电路包括6层层叠设置的导电层M。沿导电层的层叠方向X,第一层导电层M和最后一层导电层M电连接形成电感L,其他中间层导电层M形成电容C。另外,在形成滤波电路时,可以通过低温共烧陶瓷(Low Temperature Co-fired Ceramic,LTCC)工艺、表面贴装器件(Surface Mounted Devices,SMD)工艺和集成无源器件(Integrated PassiveDevice,IPD)工艺实现。
继续参考图3和图4,沿导电层的层叠方向X,用于形成电感L的导电层M的垂直投影覆盖用于形成电容C的导电层M的垂直投影。
具体地,当用于形成电感L的导电层M的垂直投影覆盖用于形成电容C的导电层M的垂直投影时,可以使用于形成电容C的导电层M占用的水平面积完全位于用于形成电感L的导电层M占用的水平面积内,从而可以使得电容C占用的水平面积与电感L占用的水平面积之和最小,进而使得滤波电路占用的水平面积最小。减小了滤波电路的占用空间,有利于采用滤波电路形成的滤波器和多工器等器件的小型化设计。同时可以保证滤波电路的整体性能,有利于在滤波电路占用相同水平面积的条件下提高滤波电路的整体性能。
图6为本发明实施例提供的另一种滤波电路的三维结构示意图。如图6所示,滤波电路还包括绝缘层,绝缘层设置于不同的导电层M之间;绝缘层上设置有第一通孔V1,第一通孔V1内填充有导电材料;用于形成电感L的导电层M包括第一连接部L1,沿导电层的层叠方向X,第一连接部L1的垂直投影与用于形成电容C的导电层M的垂直投影不交叠,且与第一通孔V1的垂直投影交叠,用于形成电感L的至少两层导电层M的第一连接部L1通过第一通孔V1内的导电材料电连接。
具体地,绝缘层(图6中未示出)设置于不同的导电层M之间,例如,可以在不同的导电层M之间填充介质材料,从而形成绝缘层,可以避免不同的导电层M之间短路。第一连接部L1的垂直投影与用于形成电容C的导电层M的垂直投影不交叠,即沿导电层的层叠方向X,用于形成电感L的至少两层导电层M之间仅设置有绝缘层,然后在绝缘层上设置第一通孔V1,使得用于形成电感L的至少两层导电层M的第一连接部L1可以直接通过第一通孔V1内的导电材料电连接,避免了第一通孔V1内的导电层与设置于电感L直接的电容C短路导致的滤波电路连接异常。
继续参考图6,绝缘层上还设置有第二通孔V2和第三通孔V3,第二通孔V2和第三通孔V3内填充有导电材料;用于形成电感L的导电层M包括设置有电感端口的第一导电层M11和第二导电层M12,用于形成电容C的导电层M包括设置有电容端口的第三导电层M13和第四导电层M14,第一导电层M11通过第二通孔V2与第三导电层M13电连接,第二导电层M12通过第三通孔V3与第四导电层M14电连接。
具体地,图6中示例性地示出了用于形成电感L的导电层M包括两层,第一导电层M11的第一连接部L1和第二导电层M12的第一连接部L1通过第一通孔V1电连接,第一导电层M11和第二导电层M12还包括第二连接部L2,分别作为电感L的两个端口。另外,图6中示例性地示出了用于形成电容C的导电层M包括两层,第三导电层M13和第四导电层M14分别作为电容C的第一极板和第二极板。第一导电层M11的第二连接部L2通过第二通孔V2与第三导电层M13电连接,第二导电层M12的第二连接部L2通过第三通孔V3与第四导电层M14电连接,可以实现电感L的两个端口分别与电容C的两个极板连接,实现电感L和电容C的并联连接。
需要说明的是,图6中示例性地示出了用于形成电感L的导电层M为两层,用于形成电容C的导电层M为两层。在其他实施例中,当用于形成电感L的导电层M大于两层,和/或用于形成电容C的导电层M大于两层时,仅设置作为电感L的端口所在的导电层M以及作为电容C的端口所在的导电层M电连接,实现电感L和电容C的并联连接。
在上述各技术方案的基础上,导电层为金属层。
具体地,金属层的导电性质强,通过设置比较薄的金属层,即可实现用于形成电感和电容的需求,同时可以使得金属层形成的电容和电感组成的滤波电路的体积比较小。示例性地,金属层的厚度可以为8um。
示例性地,沿导电层的层叠方向,滤波电路包括四层层叠设置的第一金属层、第二金属层、第三金属层和第四金属层;第一金属层和第四金属层电连接形成电感,第二金属层作为电容的第一极板,第三金属层作为电容的第二极板,第二金属层和第三金属层用于形成电容。
具体地,第一金属层和第四金属层电连接形成电感,且第一金属层和第四金属层层叠设置,可以在不额外增加电感占用水平面积的基础上可以增加电感的电感值。另外,第二金属层和第三金属层分别作为电容的第一极板和第二极板,用于形成电容。且第二金属层和第三金属层与第一金属层和第四金属层层叠设置,因此沿金属层的层叠方向,第二金属层和第三金属层形成的电容设置于电感L之间,电容占用的水平面积与电感占用的水平面积交叠,从而可以减小了滤波电路占用的水平面积,进而减小了滤波电路的占用空间,有利于采用滤波电路形成的滤波器和多工器等器件的小型化设计。同时可以保证滤波电路的整体性能,有利于在滤波电路占用相同水平面积的条件下提高滤波电路的整体性能。
示例性地,第一金属层和第四金属层通过第一通孔电连接,第一金属层通过第二通孔与第三金属层电连接,第四金属层通过第三通孔与第二金属层电连接;或,第一金属层通过第二通孔与第二金属层电连接,第四金属层通过第三通孔与第三金属层电连接。
具体地,第一金属层和第四金属层可以通过第一通孔电连接,第一金属层通过第二通孔与第三金属层电连接,第四金属层通过第三通孔与第二金属层电连接,可以实现电感和电容的并联连接。或者,第一金属层通过第二通孔与第二金属层电连接,第四金属层通过第三通孔与第三金属层电连接,同样可以实现电感和电容的并联连接。
本发明实施例还提供一种滤波器。该滤波器包括本发明任意实施例提供的滤波电路。
具体地,滤波器至少包括本发明任意实施例提供的滤波电路,因此具有滤波电路的有益效果,此处不再赘述。另外,滤波器还可以包括其他滤波电路,用于提高滤波器的滤波功能。示例性地,其他滤波电路可以是低通滤波电路、高通滤波电路或带通滤波电路,本发明实施例不做限定。
本发明实施例还提供一种多工器。图7为本发明实施例提供的一种多工器的结构示意图。如图7所示,该多工器包括本发明任意实施例提供的滤波电路210。
继续参考图7,多工器包括一个第一端IN、至少两个第二端以及至少两个滤波电路210;每一滤波电路210串联连接于多工器的第一端IN和一第二端之间。
具体地,图7中示例性地示出了多工器包括一个第一端IN和n个第二端,分别为OUT1、OUT2……OUTn。每个滤波电路210串联于第一端IN和一第二端之间。例如,第一个滤波电路210串联于第一端IN和第一个第二端OUT1之间,第二个滤波电路210串联于第一端IN和第一个第二端OUT2之间……以此类推。由于多工器具有本发明任意实施例提供的滤波电路210,因此具有滤波电路的有益效果,此处不再赘述。
需要说明的是,多工器还可以包括其他滤波电路,其他滤波电路串联于第一端IN和一第二端之间,其他滤波电路可以是低通滤波电路、高通滤波电路或带通滤波电路,本发明实施例不做限定。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种滤波电路,其特征在于,包括至少四层层叠设置的导电层;
至少两层所述导电层电连接用于形成电感,至少两层所述导电层用于形成电容;沿所述导电层的层叠方向,所述电容位于所述电感之间。
2.根据权利要求1所述的滤波电路,其特征在于,沿所述导电层的层叠方向,用于形成所述电感的导电层的垂直投影覆盖用于形成所述电容的导电层的垂直投影。
3.根据权利要求2所述的滤波电路,其特征在于,还包括绝缘层,所述绝缘层设置于不同的所述导电层之间;所述绝缘层上设置有第一通孔,所述第一通孔内填充有导电材料;
用于形成所述电感的导电层包括第一连接部,沿所述导电层的层叠方向,所述第一连接部的垂直投影与用于形成所述电容的导电层的垂直投影不交叠,且与所述第一通孔的垂直投影交叠,用于形成所述电感的至少两层所述导电层的第一连接部通过所述第一通孔内的导电材料电连接。
4.根据权利要求3所述的滤波电路,其特征在于,所述绝缘层上还设置有第二通孔和第三通孔,所述第二通孔和所述第三通孔内填充有所述导电材料;
用于形成所述电感的导电层包括设置有电感端口的第一导电层和第二导电层,用于形成所述电容的导电层包括设置有电容端口的第三导电层和第四导电层,所述第一导电层通过所述第二通孔与所述第三导电层电连接,所述第二导电层通过所述第三通孔与所述第四导电层电连接。
5.根据权利要求4所述的滤波电路,其特征在于,所述导电层为金属层。
6.根据权利要求5所述的滤波电路,其特征在于,沿所述导电层的层叠方向,所述滤波电路包括四层层叠设置的第一金属层、第二金属层、第三金属层和第四金属层;
所述第一金属层和所述第四金属层电连接形成所述电感,所述第二金属层作为所述电容的第一极板,所述第三金属层作为所述电容的第二极板,所述第二金属层和所述第三金属层用于形成所述电容。
7.根据权利要求6所述的滤波电路,其特征在于,所述第一金属层和所述第四金属层通过所述第一通孔电连接,所述第一金属层通过所述第二通孔与所述第三金属层电连接,所述第四金属层通过所述第三通孔与所述第二金属层电连接;或,所述第一金属层通过所述第二通孔与所述第二金属层电连接,所述第四金属层通过所述第三通孔与所述第三金属层电连接。
8.一种滤波器,其特征在于,包括权利要求1-7任一项所述的滤波电路。
9.一种多工器,其特征在于,包括权利要求1-7任一项所述的滤波电路。
10.根据权利要求9所述的多工器,其特征在于,所述多工器包括一个第一端、至少两个第二端以及至少两个所述滤波电路;
每一所述滤波电路串联连接于所述多工器的第一端和任一第二端之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110076987.5A CN112671366A (zh) | 2021-01-20 | 2021-01-20 | 滤波电路、滤波器和多工器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110076987.5A CN112671366A (zh) | 2021-01-20 | 2021-01-20 | 滤波电路、滤波器和多工器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112671366A true CN112671366A (zh) | 2021-04-16 |
Family
ID=75415771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110076987.5A Pending CN112671366A (zh) | 2021-01-20 | 2021-01-20 | 滤波电路、滤波器和多工器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112671366A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022267756A1 (zh) * | 2021-06-21 | 2022-12-29 | 安徽安努奇科技有限公司 | 3d滤波电路与3d滤波器 |
-
2021
- 2021-01-20 CN CN202110076987.5A patent/CN112671366A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022267756A1 (zh) * | 2021-06-21 | 2022-12-29 | 安徽安努奇科技有限公司 | 3d滤波电路与3d滤波器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101820596B1 (ko) | 복합 전자 부품 | |
JP6801826B2 (ja) | フィルタ素子 | |
JP4539422B2 (ja) | チップ型多段フィルタ装置 | |
TWI614990B (zh) | 電路保護裝置 | |
JP2006261584A (ja) | 積層コンデンサ | |
JP4303693B2 (ja) | 積層型電子部品 | |
US9444424B2 (en) | Polar-type low pass filter and demultiplexer equipped therewith | |
JP4539715B2 (ja) | 積層コンデンサアレイ | |
CN108063606B (zh) | 层叠型滤波器 | |
US6903628B2 (en) | Lowpass filter formed in multi-layer ceramic | |
CN212752225U (zh) | 线圈部件以及包括其的滤波器电路 | |
CN112671366A (zh) | 滤波电路、滤波器和多工器 | |
US7099645B2 (en) | Multilayer LC filter | |
JPH07263908A (ja) | チップ型高周波ローパスフィルタ | |
CN214429521U (zh) | 滤波电路、滤波器和多工器 | |
JPH10322157A (ja) | 積層型ノイズフィルタ | |
US20220131516A1 (en) | Diplexer | |
JP2002344276A (ja) | 高周波電力分配・合成回路および高周波電力分配・合成部品 | |
WO2010106840A1 (ja) | 電子部品 | |
KR100961500B1 (ko) | 노이즈 필터 | |
JP5285951B2 (ja) | バンドパスフィルタ及び積層型バンドパスフィルタ。 | |
JP4952779B2 (ja) | 積層コンデンサアレイ | |
KR20230021980A (ko) | 복합 소자 | |
CN114257202A (zh) | 滤波电路和多工器 | |
JPH0922831A (ja) | 積層複合電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |