CN112670245B - 半导体元件的制作方法 - Google Patents
半导体元件的制作方法 Download PDFInfo
- Publication number
- CN112670245B CN112670245B CN201910978377.7A CN201910978377A CN112670245B CN 112670245 B CN112670245 B CN 112670245B CN 201910978377 A CN201910978377 A CN 201910978377A CN 112670245 B CN112670245 B CN 112670245B
- Authority
- CN
- China
- Prior art keywords
- patterns
- mask
- pattern
- strip
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体元件的制作方法。该方法包括：在衬底基板上形成刻蚀停止层；在形成刻蚀停止层的衬底基板上形成多个第一条状图形；在形成第一条状图形的衬底基板上形成多个第二条状图形，其中第一条状图形与第二条状图形交叠；以第二条状图形为掩膜板，对第一条状图形进行刻蚀，并移除第二条状图形，形成多个节点接触区图案；在形成节点接触区图案的衬底基板上形成掩膜层，掩膜层的顶面与节点接触区图案500的顶面齐平，且覆盖节点接触区图案500之间的刻蚀停止层200；移除节点接触区图案，以掩膜层为掩膜板，对刻蚀停止层进行刻蚀，在刻蚀停止层中形成通孔，以实现小尺寸通孔的制作。
Description
技术领域
本发明涉及半导体制作工艺技术领域，尤其涉及一种半导体元件的制作方法。
背景技术
随着半导体器件密度的增加，所需的图形间距和宽度逐渐缩小,DRAM特征尺寸逐渐缩小,2017年DRAM(Dynamic Random Access Memory，动态随机存取存储器)光刻图案的半间距为18nm，请参考表1,已经小于193nm沉浸式技术(ArF准分子镭射)光刻的曝光极限。
| Year of Production | 2013 | 2017 | 2019 | 2024 |
| DRAM 1/2pitch(nm) | 28 | 18 | 14 | 8 |
目前，在形成存储节点接触时，一般是利用光刻工艺直接定义出存储节点接触的形成区域。即，利用光刻工艺直接界定出所形成的存储节点接触的尺寸和位置。然而，随着特征尺寸的不断微缩，在利用上述方法形成存储节点接触时，则必然会面临着由于需形成的存储节点接触的尺寸较小，使得在光刻工艺中定义出的存储节点接触的形成区域较小，从而出现无法直接精准定义出所需要的图形的问题。
发明内容
基于此，针对无法直接通过光刻工艺精确定义电容连接线连接区的问题，提供一种半导体元件的制作方法。
本发明实施例提供了一种半导体元件的制作方法，其特征在于，包括：
在衬底基板上形成刻蚀停止层；
形成多个第一条状图形；
形成多个第二条状图形，其中所述第一条状图形与所述第二条状图形交叠；
以所述第二条状图形为掩膜，对所述第一条状图形进行刻蚀，并移除所述第二条状图形，形成多个节点接触区图案；
形成掩膜层，所述掩膜层的顶面与所述节点接触区图案的顶面齐平，且覆盖所述节点接触区图案之间的所述刻蚀停止层；
移除所述节点接触区图案，以所述掩膜层为掩膜，对所述刻蚀停止层进行刻蚀，在所述刻蚀停止层中形成通孔。
在其中一个实施例中，所述第一条状图形的延伸方向与所述第二条状图形的延伸方向相互垂直。
在其中一个实施例中，所述形成多个第一条状图形，包括：
形成多个呈条状的第一掩膜图案；
在形成所述第一掩膜图案的衬底基板上形成第一牺牲层，并通过回刻工艺对所述第一牺牲层进行刻蚀，保留所述第一掩膜图案侧壁上的第一牺牲层；
移除所述第一掩膜图案，形成所述第一条状图形。
在其中一个实施例中，所述形成多个呈条状的第一掩膜图案，包括：
在形成所述刻蚀停止层的衬底基板上依次形成第一掩膜材料层和光刻胶；
对所述光刻胶进行曝光显影后，形成包括多个条状图案的第一图形传输层；
以所述第一图形传输层为掩膜板对所述第一掩膜材料层进行刻蚀，形成所述第一掩膜图案。
在其中一个实施例中，在形成所述第一条状图形的衬底基板上形成多个所述第二条状图形，包括：
在形成所述第一条状图形的衬底基板形成多个条状的第二掩膜图案；
在形成所述第二掩膜图案的衬底基板上形成第二牺牲层，并对所述第二牺牲层进行刻蚀；
移除所述第二掩膜图案，形成所述第二条状图形。
在其中一个实施例中，在形成所述第一条状图形的衬底基板上形成多个所述第二条状图形，包括：
形成所述第一条状图形的衬底基板成多个条状的第二掩膜图案；
在形成所述第二掩膜图案的衬底基板上形成第三牺牲层，所述第三牺牲层覆盖所述第二掩膜图案的顶部和侧壁，以及所述第二掩膜图案之间的刻蚀停止层；
对所述第三牺牲层进行刻蚀，形成间隙壁；
形成填充相邻的间隙壁之间区域的第四牺牲层，并对所述第四牺牲层进行平坦化处理，使得所述第四牺牲层的顶面与所述第二牺牲掩膜层以及所述间隙壁的顶面齐平，形成条状的第三掩膜图案；
刻蚀掉所述间隙壁，形成包括间隔设置的所述第二掩膜图案和所述第三掩膜图案的所述第二条状图形。
在其中一个实施例中，所述间隙壁的厚度为10～30nm。
在其中一个实施例中，所述第二条状图形的线宽为30～45nm。
在其中一个实施例中，所述半导体衬底具有源区和隔离区，所述有源区具有一短轴方向，所述第一条状图案沿所述短轴方向延伸。
在其中一个实施例中，所述第二条状图形的线宽大于所述第一条状图形的线宽。
在其中一个实施例中，所述第二条状图形的线宽与所述第一条状图形的线宽的差值为10～20nm。
在其中一个实施例中，采用碳化物、氧化物、氮化物或氮氧化物制作所述刻蚀停止层。
在其中一个实施例中，采用氧化硅制作所述第一条状图形，采用氮化硅制作所述第二条状图形，采用多晶硅制作所述掩膜层。
在其中一个实施例中，采用干法刻蚀工艺对所述第一条状图形进行刻蚀。
综上，本发明提供的半导体元件的制作方法中，通过以第二条状图形为掩膜板对第一条状图形进行刻蚀，从而精确定义出线宽更小的形成柱状图形，以及可以通过改变第一条状图形与第二条状图形的交叉角度而获得不同形状的柱状图形，以满足实际生产需求，然后再通过形成掩膜层以及移除所述节点接触区图案，以掩膜层为掩膜对刻蚀停止层进行刻蚀，即可在刻蚀停止层中形成尺寸更小的通孔，以解决无法直接通过光刻工艺精确定义电容连接线连接区的问题。
附图说明
图1为发明实施例提供的一种半导体元件的制作方法流程图；
图2为发明实施例提供的另一种半导体元件的制作方法流程图；
图3为发明实施例提供的一种节点接触区图案与有源区的相对位置关系示意图；
图4为本发明实施例提供的制作第一条状图案的流程示意图；
图5为本发明实施例提供的一种制作第二条状图案的流程示意图；
图6为本发明实施例提供的另一种制作第二条状图案的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参见图1和图2，本发明实施例提供了一种半导体元件的制作方法，包括：
步骤S110，在衬底基板100上形成刻蚀停止层200；
步骤S120，在形成所述刻蚀停止层200的衬底基板上形成多个第一条状图形300；
步骤S130，在形成所述第一条状图形300的衬底基板上形成多个第二条状图形400，其中所述第一条状图形300与所述第二条状图形400交叠；
步骤S140，以所述第二条状图形400为掩膜板，对所述第一条状图形300进行刻蚀，并移除所述第二条状图形400，形成多个节点接触区图案500；
步骤S150，在形成所述节点接触区图案500的衬底基板上形成掩膜层600，所述掩膜层600的顶面与所述节点接触区图案500的顶面齐平，且覆盖所述节点接触区图案500之间的所述刻蚀停止层200；
步骤S160，移除所述节点接触区图案500，以所述掩膜层600为掩膜板，对所述刻蚀停止层200进行刻蚀，在所述刻蚀停止层200中形成通孔700。
可以理解，本发明提供的半导体元件的制作方法中，通过以第二条状图形400为掩膜板对第一条状图形300进行刻蚀，即可精确定义出线宽更小的节点接触区图案500，以及可以通过改变第一条状图形300与第二条状图形400的交叉角度而获得不同形状的节点接触区图案500，以满足实际生产需求。然后再通过形成掩膜层600以及移除所述节点接触区图案500，以掩膜层600为掩膜对刻蚀停止层200进行刻蚀，即可在刻蚀停止层200中形成尺寸更小的通孔，进而降低半导体元件的特征尺寸，以解决无法直接通过光刻工艺精确定义电容连接线连接区的问题。此外，在所述阻挡层上直接形成节点接触区图案500，可以简化元件的制作工艺步骤。
请参见图3，在其中一个实施例中，所述半导体衬底100具有源区110和隔离区120，所述有源区100具有一短轴方向S，所述第一条状图案300沿所述短轴方向S延伸。
在其中一个实施例中，所述第一条状图形300的延伸方向与所述第二条状图形400的延伸方向相互垂直。本实施例中所述第一条状图形300的延伸方向与所述第二条状图形400的延伸方向相互垂直，可以使在刻蚀后形成的通孔横截面最大，降低设置在所述通孔中电容连接线的电阻，进一步提升产品效能。此外，所述第一条状图形300的延伸方向与所述第二条状图形400的延伸方向之间的夹角也可以根据具体需求进行设置，夹角可以是大于0的任一数值，通过控制所述第一条状图形300的延伸方向与所述第二条状图形400的延伸方向之间的交叉角度，可获得不同形状的节点接触区图案500，进而获得各种形状的通孔。
在其中一个实施例中，所述第一条状图形300的线宽与所述第二条状图形400的线宽相同。可以理解，所述第一条状图形300的线宽与所述第二条状图形400的线宽相同时，可使用相同的工艺以及相同的工艺参数形成所述第一条状图形300和所述第二条状图形400，进而简化工艺设计。此外，所述第一条状图形300的线宽与所述第二条状图形400的线宽也可以不相同，具体可根据实际需求设定。
在其中一个实施例中，采用自对准双重成像(Self-aligned Double Patterning,SADP)技术分别制作所述第一条状图形300和所述第二条状图形400。自对准双重成像技术，即使用一次光刻完成后，相继使用非光刻工艺步骤(薄膜沉积、刻蚀等)实现对对图形数量的倍增。可以理解，采用自对准双重成像技术制作所述第一条状图形300和所述第二条状图形400时，具体工艺中可通过调整薄膜沉积过程和回刻过程的工艺参数，使第一条状图形300及所述第二条状图形400具有较小的线宽间距，同时实现图形数量的倍增。在其中一个实施例中，利用SADP技术形成的第一条状图形300及所述第二条状图形400的线宽为15～30nm，因此以所述第二条状图形400为掩膜，通过对所述第一条状图形300进行刻蚀形成的节点接触区图案500具有较小的尺寸，通过所述节点接触区图案500精确定义出的通孔也具有较小的尺寸，满足半导体元件特征尺寸的不断微缩的要求。
在其中一个实施例中，所述形成多个第一条状图形300，包括：
形成多个呈条状的第一掩膜图案；
在形成所述第一掩膜图案的衬底基板上形成第一牺牲层300a，并通过回刻工艺对所述第一牺牲层300a进行刻蚀，保留所述第一掩膜图案侧壁上的第一牺牲层；
移除所述第一掩膜图案，形成所述第一条状图形300。
本实施例中，所述第一牺牲层300a和第一掩膜图案材料的选取是工艺成功的关键，它们必须保证有较好的刻蚀选择性。
在其中一个实施例中，所述形成多个呈条状的第一掩膜图案，包括：
在形成所述刻蚀停止层200的衬底基板上依次形成第一掩膜材料层和光刻胶；
对所述光刻胶进行曝光显影后，形成包括多个条状图案的第一图形传输层；
以所述第一图形传输层为掩膜板对所述第一掩膜材料层进行刻蚀，形成所述第一掩膜图案。
请参见图4，本实施例中，制作第一条状图形300的具体工艺包括：
一，在半导体衬底基板上依次沉积绝缘材料和掩膜材料，形成刻蚀停止层200和第一牺牲掩膜层810；其中，可采用Carbon、SiC(碳化硅)、Oxide(氧化硅)、Nitride(氮化硅)或者SiON(氮氧化硅)，可采用多晶硅、氧化硅或氮化硅形成所述第一牺牲掩膜层810，本实施例中，选用Carbon形成所述刻蚀停止层200，选用多晶硅形成所述第一牺牲掩膜层810。然后在所述第一牺牲掩膜层810上涂覆一层光刻胶，并对光刻胶进行曝光、清洗等步骤后形成包括条状图案的第一图形传输层820；以第一图形传输层820为掩膜板，对所述第一牺牲掩膜层810进行刻蚀，将条状图案转移到所述第一牺牲掩膜层810，在第一牺牲掩膜层810中形成第一掩膜图案，然后去除掉剩余的光刻胶。
二，利用原子层沉积技术或化学气相沉积法在所述第一掩膜图案上沉积第一牺牲层300a，所述第一牺牲层300a均匀的覆盖所述第一掩膜图案的顶部和侧壁，以及所述第一掩膜图案之间的刻蚀阻挡层，使用反应离子刻蚀工艺把沉积的第一牺牲层300a进行刻蚀，由于第一掩膜图案侧壁的几何效应，沉积在第一掩膜图案侧壁上的材料会保留下来。然后，利用刻蚀工艺去除第一掩膜图案，形成所述第一条状图形300在所述刻蚀停止层200的表面。本实施例中，可采用湿法刻蚀或干法刻蚀去除所述第一掩膜图案。
在其中一个实施例中，对所述第一牺牲层300a进行刻蚀的步骤包括：利用含卤素的气体对所述第一牺牲层300a的侧壁和平面高选择性蚀刻，保留所述第一牺牲层300a的侧壁，形成所述第一条状图形300。在蚀刻第一牺牲层时，可通过使用含卤素的气体(如CF4、CH2F2、CHF3、C4F8等气体)在CCP或ICP腔室进行侧壁和平面高选择性蚀刻，将底部和顶部的第一牺牲层300a蚀刻掉，留下侧壁，最终达到缩小特征尺寸和增加数量的目的。
请参见图5，在其中一个实施例中，在形成所述第一条状图形300的衬底基板上形成多个第二条状图形400，具体包括：
一，在形成所述第一条状图形300的衬底基板上沉积多晶硅材料，以形成第二牺牲掩膜层910，然后在第二牺牲掩膜层的表面涂覆一层光刻胶。然后对光刻胶进行曝光、清洗等步骤后形成包括条状图案的第二图形传输层920，其中，所述第二图形传输层中的条状图案的延伸方向与第一条状图形300的延伸方向交叉。以第二图形传输层920为掩膜板，对所述第二牺牲掩膜层910刻蚀至刻蚀停止层200上停止，将条状图案转移到剩余的所述第二牺牲掩膜层910，形成第二掩膜图案，然后去除掉剩余的光刻胶。二，利用原子层沉积技术或化学气相沉积法在所述第二掩膜图案上沉积氮化硅材料，以形成第二牺牲层400a，所述第二牺牲层400a均匀的覆盖所述第二掩膜图案的顶部和侧壁，以及所述第二掩膜图案之间的刻蚀停止层200，然后使用反应离子刻蚀工艺对沉积的第二牺牲层400a进行刻蚀。由于第二掩膜图案侧壁的几何效应，沉积在第二掩膜图案侧壁上的材料会保留下来。然后，使用干法刻蚀方式蚀刻所述第二掩膜图案至刻蚀停止层200停止，形成所述第二条状图形400。
可以理解，通过控制沉积所述第一牺牲层300a、第二牺牲层400a的厚度，进而控制所述第一条状图形300、第二条状图形400的厚度，从而可获得大小不同的节点接触区图案，进而获得大小不同的通孔。
在其中一个实施例中，利用SADP技术形成所述第一条状图形300，利用反向SADP技术形成所述第二条状图形400。可以理解，利用反向SADP技术形成的第二条状图形400的线宽大于利用SADP技术形成的所述第二条状图形40的线宽，因此当所述第一条状图案300沿所述有源区100的短轴方向S延伸，所述第二条状图形400沿所述有源区100的长轴方向L(或其它的与所述短轴方向交叉的方向)延伸时，利用SADP技术形成所述第一条状图形300，可以减小占用有源区110的面积，利用反向SADP技术形成所述第二条状图形400，可以增大连接到有源区110的可能性，即可以解决overlay偏移的问题，同时增大在通孔中形成的电容连接线与有源区110的接触电阻，增强半导体元件的导电性。
请参见图6，在形成所述第一条状图形300的衬底基板上形成多个第二条状图形400，具体包括：
一，在形成所述第一条状图形300的衬底基板上沉积多晶硅材料，以形成第二牺牲掩膜层910，然后在第二牺牲掩膜层的表面涂覆一层光刻胶。然后对光刻胶进行曝光、清洗等步骤后形成包括条状图案的第二图形传输层920，其中，所述第二图形传输层中的条状图案的延伸方向与第一条状图形300的延伸方向交叉。以第二图形传输层920为掩膜板，对所述第二牺牲掩膜层910刻蚀至刻蚀停止层200上停止，将条状图案转移到剩余的所述第二牺牲掩膜层910，形成第二掩膜图案，然后去除掉剩余的光刻胶。二，利用原子层沉积技术或化学气相沉积法在所述第二掩膜图案上沉积氮化硅材料，以形成第三牺牲层，所述第三牺牲层均匀的覆盖所述第二掩膜图案的顶部和侧壁，以及所述第二掩膜图案之间的刻蚀停止层200，然后使用反应离子刻蚀工艺对沉积的第三牺牲层进行刻蚀。由于第二掩膜图案侧壁的几何效应，沉积在第二掩膜图案侧壁上的材料会保留下来，形成间隙壁GL。然后，沉积氧化硅材料形成第四牺牲层以填充间隙壁GL之间的区域，并通过回刻蚀或化学机械研磨工艺对所述第四牺牲层进行平坦化处理，使得第四牺牲层的顶面与所述第二牺牲掩膜层910以及所述间隙壁GL的顶面齐平，形成第三掩膜图案。然后，以所述第二掩膜图案和所述第三掩膜图案为掩膜，使用干法刻蚀方式蚀刻所述间隙壁GL至刻蚀停止层200停止，形成所述第二条状图形400，所述第二条状图形400包括间隔设置的第二掩膜图案和第三掩膜图案。
在其中一个实施例中，所述第二条状图形400的线宽大于所述第一条状图形300的线宽。可以理解，当所述第一条状图案300沿所述有源区100的短轴方向S延伸，所述第一条状图形的线宽较小时，可减小占用有源区110的面积，增大第二条状图形的线宽则可以有效解决overlay偏移的问题，同时降低与有源区的接触电阻。
在其中一个实施例中，所述第二条状图形的线宽为30～45nm。可以理解，所述第二条状图形的线宽为30～45nm时，既能满足在较小的存储节点接触形成区内精确定义出电容连接线连接区，且能有效解决overlay偏移的问题，同时增大在通孔中形成的电容连接线与有源区110的接触电阻。
在其中一个实施例中，所述第二条状图形400的线宽与所述第一条状图形300的线宽的差值为10～20nm。可以理解，当第二条状图形的线宽为30～45nm，所述第二条状图形400的线宽与所述第一条状图形300的线宽的差值为10～20nm时，可形成尺寸较小的节点接触区图案，并有效解决overlay偏移的问题，同时降低与有源区的接触电阻。
在其中一个实施例中，所述间隙壁GL的厚度为10～30nm。可以理解，当所述间隙壁GL的厚度为10～30nm时，可确保在移除所述节点接触区图案500后，剩余的掩膜层600在后续过程中不会先坍塌或倾斜等问题，同时也避免了因间隙壁GL厚度过大而导致第二条状图形400的线宽变小的问题。
在其中一个实施例中，以所述第二条状图形400为掩膜板，采用干法刻蚀工艺对所述第一条状图形300进行刻蚀。本实施例中，以所述第二条状图形400为掩膜板，采用干法刻蚀工艺对第一条状图形300进行刻蚀，直至到所述刻蚀停止层200为止。可以理解，采用湿法刻蚀工艺可能会将第一条状图形300和第二条状图形400一同刻蚀掉，因此步骤中只能采用干法刻蚀工艺。另外，本发明中其它步骤中涉及到的蚀刻工艺既可以采用干法刻蚀，也可以采用湿法刻蚀。最后，利用干法刻蚀工艺去除所述第二条状图形400，形成所述节点接触区图案500。
在其中一个实施例中，形成所述掩膜层600，包括：在所述衬底基板上形成第三掩膜材料层，并刻蚀回所述节点接触区图案500的高度。本实施例中，因为要填满节点接触区图案500之间的区域，所以需要沉积多的掩膜材料以形成其高度大于所述节点接触区图案500的高度的所述第三掩膜材料层。因此，后续需要利用化学机械抛光第三掩膜材料层至所述节点接触区图案500的高度，以露出所述节点接触区图案500的顶部，形成所述掩膜层600，此时通孔的形状和位置可被定义，即为所述节点接触区图案所覆盖的区域。本实施例中，采用多晶硅材料制作第三掩膜材料层。
在其中一个实施例中，所述衬底基板为半导体材料基板，具体可以是硅衬底基板、锗衬底基板或者是硅-锗衬底基板。本实施例中，选用硅晶圆衬底作为所述衬底基板。
在其中一个实施例中，采用碳化物、氧化物、氮化物或氮氧化物制作所述刻蚀停止层200。具体的可以是Carbon、SiC(碳化硅)、Oxide(氧化硅)、Nitride(氮化硅)或者SiON(氮氧化硅)。本实施例中，选用Carbon形成所述刻蚀停止层200。
在其中一个实施例中，采用氧化硅制作所述第一条状图形300，采用多晶硅制作所述掩膜层600时，可利用湿法刻蚀工艺，利用氧化硅相对多晶硅和氮化硅具有高刻蚀选择比，快速刻蚀掉节点接触区图案500，刻蚀过程中对掩膜层600的刻蚀速度很慢，且刻蚀停止层200厚度几乎不变，因此在实现制作较小尺寸的通孔的同时，还可以减少制作过程中刻蚀停止层200的形成厚度，进而减少制作成本。
综上，本发明提供的半导体元件的制作方法中，通过以第二条状图形400为掩膜板对第一条状图形300进行刻蚀，即可精确定义出线宽更小的节点接触区图案500以及可以通过改变第一条状图形300与第二条状图形400的交叉角度而获得不同形状的柱状图形，以满足实际生产需求，然后再形成掩膜层600以及移除所述节点接触区图案500，以掩膜层600为掩膜板对刻蚀停止层200进行刻蚀，即可在刻蚀停止层200中形成尺寸更小的通孔，进而降低半导体元件的特征尺寸。此外，在形成节点接触区图案后再形成掩膜层，可省去在掩膜层上方形成掩膜阻挡层的步骤，从而简化了工艺步骤。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种半导体元件的制作方法，其特征在于，包括：
在衬底基板上形成刻蚀停止层；
在形成所述刻蚀停止层的衬底基板上形成多个第一条状图形；
在形成所述第一条状图形的衬底基板上形成多个第二条状图形，其中所述第一条状图形与所述第二条状图形交叠；
以所述第二条状图形为掩膜，对所述第一条状图形进行刻蚀，并移除所述第二条状图形，形成多个节点接触区图案；
在形成所述节点接触区图案的衬底基板上形成掩膜层，所述掩膜层的顶面与所述节点接触区图案的顶面齐平，且覆盖所述节点接触区图案之间的所述刻蚀停止层；
移除所述节点接触区图案，以所述掩膜层为掩膜，对所述刻蚀停止层进行刻蚀，在所述刻蚀停止层中形成通孔。
2.如权利要求1所述的半导体元件的制作方法，其特征在于，所述第一条状图形的延伸方向与所述第二条状图形的延伸方向相互垂直。
3.如权利要求1所述的半导体元件的制作方法，其特征在于，所述形成多个所述第一条状图形，包括：
形成多个呈条状的第一掩膜图案；
在形成所述第一掩膜图案的衬底基板上形成第一牺牲层，并对所述第一牺牲层进行刻蚀，保留所述第一掩膜图案侧壁上的第一牺牲层；
移除所述第一掩膜图案，形成所述第一条状图形。
4.如权利要求1所述的半导体元件的制作方法，其特征在于，在形成所述第一条状图形的衬底基板上形成多个所述第二条状图形，包括：
在形成所述第一条状图形的衬底基板形成多个条状的第二掩膜图案；
在形成所述第二掩膜图案的衬底基板上形成第二牺牲层，并对所述第二牺牲层进行刻蚀；
移除所述第二掩膜图案，形成所述第二条状图形。
5.如权利要求1所述的半导体元件的制作方法，其特征在于，在形成所述第一条状图形的衬底基板上形成多个所述第二条状图形，包括：
形成所述第一条状图形的衬底基板成多个条状的第二掩膜图案；
在形成所述第二掩膜图案的衬底基板上形成第三牺牲层，所述第三牺牲层覆盖所述第二掩膜图案的顶部和侧壁，以及所述第二掩膜图案之间的刻蚀停止层；
对所述第三牺牲层进行刻蚀，形成间隙壁；
形成填充相邻的间隙壁之间区域的第四牺牲层，并对所述第四牺牲层进行平坦化处理，使得所述第四牺牲层的顶面与所述第二掩膜图案以及所述间隙壁的顶面齐平，形成条状的第三掩膜图案；
刻蚀掉所述间隙壁，形成包括间隔设置的所述第二掩膜图案和所述第三掩膜图案的所述第二条状图形。
6.如权利要求5所述的半导体元件的制作方法，其特征在于，所述间隙壁的厚度为10～30nm。
7.如权利要求5所述的半导体元件的制作方法，其特征在于，所述第二条状图形的线宽为30～45nm。
8.如权利要求1所述的半导体元件的制作方法，其特征在于，所述半导体衬底具有源区和隔离区，所述有源区具有一短轴方向，所述第一条状图案沿所述短轴方向延伸。
9.如权利要求8所述的半导体元件的制作方法，其特征在于，所述第二条状图形的线宽大于所述第一条状图形的线宽。
10.如权利要求9所述的半导体元件的制作方法，其特征在于，所述第二条状图形的线宽与所述第一条状图形的线宽的差值为10～20nm。
11.如权利要求1所述的制作方法，其特征在于，采用碳化物、氧化物、氮化物或氮氧化物制作所述刻蚀停止层。
12.如权利要求1所述的制作方法，其特征在于，采用氧化硅制作所述第一条状图形，采用氮化硅制作所述第二条状图形，采用多晶硅制作所述掩膜层。
13.如权利要求12所述的制作方法，其特征在于，采用干法刻蚀工艺对所述第一条状图形进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910978377.7A CN112670245B (zh) | 2019-10-15 | 2019-10-15 | 半导体元件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910978377.7A CN112670245B (zh) | 2019-10-15 | 2019-10-15 | 半导体元件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112670245A CN112670245A (zh) | 2021-04-16 |
| CN112670245B true CN112670245B (zh) | 2022-07-05 |
Family
ID=75400075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910978377.7A Active CN112670245B (zh) | 2019-10-15 | 2019-10-15 | 半导体元件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112670245B (zh) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070122050A (ko) * | 2006-06-23 | 2007-12-28 | 주식회사 하이닉스반도체 | 이중 패터닝 공정을 이용한 캐패시터 패턴 형성 방법 |
| KR100819673B1 (ko) * | 2006-12-22 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 패턴 형성 방법 |
| JP5035562B2 (ja) * | 2007-08-22 | 2012-09-26 | 信越化学工業株式会社 | パターン形成方法 |
| KR101145336B1 (ko) * | 2010-05-31 | 2012-05-14 | 에스케이하이닉스 주식회사 | 반도체 장치의 콘택홀 형성방법 |
| KR101145335B1 (ko) * | 2010-07-06 | 2012-05-14 | 에스케이하이닉스 주식회사 | 반도체 장치의 콘택 홀 제조 방법 |
| KR20130046664A (ko) * | 2011-10-28 | 2013-05-08 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| KR101926418B1 (ko) * | 2012-05-16 | 2018-12-10 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102327667B1 (ko) * | 2015-01-14 | 2021-11-17 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US9812364B2 (en) * | 2015-10-28 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device with an overlay mask pattern |
| CN108281413B (zh) * | 2017-01-06 | 2019-09-17 | 联华电子股份有限公司 | 制作电容器的方法 |
| CN109494192B (zh) * | 2017-09-11 | 2020-10-09 | 联华电子股份有限公司 | 半导体元件以及其制作方法 |
| CN110534525B (zh) * | 2018-05-24 | 2022-04-19 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
| CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
-
2019
- 2019-10-15 CN CN201910978377.7A patent/CN112670245B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112670245A (zh) | 2021-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100640640B1 (ko) | 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법 | |
| TWI356446B (en) | Methods to reduce the critical dimension of semico | |
| KR101449772B1 (ko) | 효율적인 피치 멀티플리케이션 프로세스 | |
| US8334211B2 (en) | Process for improving critical dimension uniformity of integrated circuit arrays | |
| KR102346568B1 (ko) | 복수의 물질들을 가진 층을 사용하여 기판을 패터닝하는 방법 | |
| KR100734464B1 (ko) | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 | |
| US20110312184A1 (en) | Method for forming pattern of semiconductor device | |
| KR101307705B1 (ko) | 집적 회로의 제조시 복수의 전도성 라인들을 형성하는 방법, 전도성 라인들의 어레이를 형성하는 방법 및 집적 회로 | |
| TWI633583B (zh) | 形成記憶體fin圖案的方法與系統 | |
| WO2008061031A1 (en) | Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures | |
| TW200939301A (en) | Method for manufacturing a semiconductor device | |
| US9218984B2 (en) | Method for manufacturing a semiconductor device | |
| CN102522370B (zh) | 接触孔的形成方法 | |
| US8143163B2 (en) | Method for forming pattern of semiconductor device | |
| CN113097145B (zh) | 半导体结构的制备方法 | |
| KR20080022387A (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
| CN112670245B (zh) | 半导体元件的制作方法 | |
| JP2006135067A (ja) | 半導体装置およびその製造方法 | |
| JP2010531061A (ja) | 半導体デバイス、および半導体デバイスを含む電子システムの製造中に、対称なフォトマスクを用いて対称もしくは非対称な機構を選択的に形成するための方法 | |
| CN110349845B (zh) | 形成半导体结构的方法 | |
| US8129094B2 (en) | Method for manufacturing a semiconductor device | |
| CN111146082B (zh) | 头对头图形的制备方法 | |
| CN112614775A (zh) | 半导体器件及其制造方法 | |
| Carlson et al. | Negative and iterated spacer lithography processes for low variability and ultra-dense integration | |
| US20220230881A1 (en) | Active region array formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |