CN112668279A - 一种过孔建模方法 - Google Patents
一种过孔建模方法 Download PDFInfo
- Publication number
- CN112668279A CN112668279A CN202011615645.8A CN202011615645A CN112668279A CN 112668279 A CN112668279 A CN 112668279A CN 202011615645 A CN202011615645 A CN 202011615645A CN 112668279 A CN112668279 A CN 112668279A
- Authority
- CN
- China
- Prior art keywords
- template
- package
- information
- modeling method
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000003475 lamination Methods 0.000 claims abstract description 12
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 12
- 238000010030 laminating Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract description 2
- 238000004088 simulation Methods 0.000 description 4
- 238000012356 Product development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
本发明的一种过孔建模方法，获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息，并根据层叠信息和封装信息设置BGA阵列、core via和buildup via。通过分解过孔建模不同的部件，并建立模板结合模板进行各种参数设计，相对于传统的手动构建，提高了建模的速度，进一步提高了工作的效率。
Description
技术领域
本发明属于电路板仿真技术领域，具体来说是一种过孔建模方法。
背景技术
印刷电路板(Printed Circuit Board，PCB板)和封装基板是重要的电子部件，随着电子产品往更高的速度和更高的频率发展，为了能够在产品设计前期指导产品设计减小产品开发周期快速推向市场，PCB和封装基板的仿真是现代产品开发必不可少的部分。
在现有技术中，仿真模型中PCB和封装的过孔主要通过手动构建，需要花费大量的时间和人力，且大大降低了工作效率。综上所述，如何实现PCB和封装过孔快速建模是现有技术亟需解决的问题。
发明内容
1.发明要解决的技术问题
本发明的目的在于解决现有的仿真模型中PCB和封装的过孔需要手动构建，效率低效果差的问题。
2.技术方案
为达到上述目的，本发明提供的技术方案为：
本发明的一种过孔建模方法，获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息，并根据层叠信息和封装信息设置BGA阵列、core via和buildup via。
优选的，具体包括如下步骤：
S100、获取参数信息；
S200、建立层叠模板和过孔模板；
S300、BGA阵列设计；
S400、core via设计；
S500、buildup via设计。
优选的，所述步骤S100获取的参数信息具体为获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息。
优选的，所述步骤S200具体为根据步骤S100获取的参数信息建立BGA的封装模板、封装的层叠模板和过孔模板。
优选的，所述步骤S300具体为选择步骤S200建立的BGA的封装模板、封装的层叠模板和过孔模板，设置BGA阵列电源地与信号的排布方式，设置BGA阵列横向和纵向的数量和间距以及横向或纵向相应行或列位置的偏移。
优选的，所述步骤S400具体为选择步骤S200建立的core via封装信息，再选择core via排列方式，设置core via的间距以及core via引线的宽度，并设置GND过孔排列方式。
优选的，添加所需的buildup via并结合步骤S200建立的BGA的封装模板、封装的层叠模板和过孔模板，选择对应的引线的长度、宽度和角度。
3.有益效果
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
本发明的一种过孔建模方法，获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息，并根据层叠信息和封装信息设置BGA阵列、core via和buildup via。通过分解过孔建模不同的部件，并建立模板结合模板进行各种参数设计，相对于传统的手动构建，提高了建模的速度，进一步提高了工作的效率。
附图说明
图1为本发明的一种过孔建模方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述，附图中给出了本发明的若干实施例，但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件；当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件；本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同；本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明；本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
参照附图1，本实施例的一种过孔建模方法，获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息，并根据层叠信息和封装信息设置BGA阵列、core via和buildup via。
具体包括如下步骤：
S100、获取参数信息；
S200、建立层叠模板和过孔模板；
S300、BGA阵列设计；
S400、core via设计；
S500、buildup via设计。
所述步骤S100获取的参数信息具体为获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息。
所述步骤S200具体为根据步骤S100获取的参数信息建立BGA的封装模板、封装的层叠模板和过孔模板。
所述步骤S300具体为选择步骤S200建立的BGA的封装模板、封装的层叠模板和过孔模板，设置BGA阵列电源地与信号的排布方式，设置BGA阵列横向和纵向的数量和间距以及横向或纵向相应行或列位置的偏移。
所述步骤S400具体为选择步骤S200建立的core via封装信息，再选择core via排列方式，设置core via的间距以及core via引线的宽度，并设置GND过孔排列方式。
添加所需的buildup via并结合步骤S200建立的BGA的封装模板、封装的层叠模板和过孔模板，选择对应的引线的长度、宽度和角度。
以上所述实施例仅表达了本发明的某种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种过孔建模方法，其特征在于：获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息，并根据层叠信息和封装信息设置BGA阵列、core via和buildup via。
2.根据权利要求1所述的一种过孔建模方法，其特征在于，具体包括如下步骤：
S100、获取参数信息；
S200、建立层叠模板和过孔模板；
S300、BGA阵列设计；
S400、core via设计；
S500、buildup via设计。
3.根据权利要求2所述的一种过孔建模方法，其特征在于：所述步骤S100获取的参数信息具体为获取PCB板或封装层叠以及过孔的参数信息，建立PCB板或封装层叠信息以及过孔的封装信息。
4.根据权利要求2所述的一种过孔建模方法，其特征在于：所述步骤S200具体为根据步骤S100获取的参数信息建立BGA的封装模板、封装的层叠模板和过孔模板。
5.根据权利要求4所述的一种过孔建模方法，其特征在于：所述步骤S300具体为选择步骤S200建立的BGA的封装模板、封装的层叠模板和过孔模板，设置BGA阵列电源地与信号的排布方式，设置BGA阵列横向和纵向的数量和间距以及横向或纵向相应行或列位置的偏移。
6.根据权利要求4所述的一种过孔建模方法，其特征在于：所述步骤S400具体为选择步骤S200建立的core via封装信息，再选择core via排列方式，设置core via的间距以及core via引线的宽度，并设置GND过孔排列方式。
7.根据权利要求4所述的一种过孔建模方法，其特征在于：添加所需的buildup via并结合步骤S200建立的BGA的封装模板、封装的层叠模板和过孔模板，选择对应的引线的长度、宽度和角度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011615645.8A CN112668279B (zh) | 2020-12-30 | 2020-12-30 | 一种过孔建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011615645.8A CN112668279B (zh) | 2020-12-30 | 2020-12-30 | 一种过孔建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112668279A true CN112668279A (zh) | 2021-04-16 |
| CN112668279B CN112668279B (zh) | 2023-12-08 |
Family
ID=75411387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011615645.8A Active CN112668279B (zh) | 2020-12-30 | 2020-12-30 | 一种过孔建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112668279B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060082526A (ko) * | 2005-01-12 | 2006-07-19 | 삼성전자주식회사 | 리드프레임 패키지와 ｂｇａ 패키지의 집중 회로 모델자동 추출 방법과 시스템 |
| CN103699706A (zh) * | 2012-09-27 | 2014-04-02 | 鸿富锦精密工业（深圳）有限公司 | 电源pcb布线模块化系统及方法 |
| US20180150593A1 (en) * | 2016-11-28 | 2018-05-31 | Fujitsu Limited | Via model generation method, information processing device, and non-transitory computer-readable recording medium storing via model generation program |
| CN109299534A (zh) * | 2018-09-20 | 2019-02-01 | 深圳市博科技股份有限公司 | 一种印刷电路板的建模方法及装置 |
| CN109558683A (zh) * | 2018-12-03 | 2019-04-02 | 上海泽丰半导体科技有限公司 | 一种基于Via Wizard软件的数据信息录入方法及系统 |
| CN109657374A (zh) * | 2018-12-25 | 2019-04-19 | 曙光信息产业(北京)有限公司 | 印刷电路板的建模系统以及建模方法 |
| CN110012598A (zh) * | 2019-03-11 | 2019-07-12 | 深圳欣旺达智能科技有限公司 | 电池保护板 |
| CN110728108A (zh) * | 2019-09-11 | 2020-01-24 | 无锡江南计算技术研究所 | 一种超高速SerDes电路系统参数配置方法 |
-
2020
- 2020-12-30 CN CN202011615645.8A patent/CN112668279B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060082526A (ko) * | 2005-01-12 | 2006-07-19 | 삼성전자주식회사 | 리드프레임 패키지와 ｂｇａ 패키지의 집중 회로 모델자동 추출 방법과 시스템 |
| CN103699706A (zh) * | 2012-09-27 | 2014-04-02 | 鸿富锦精密工业（深圳）有限公司 | 电源pcb布线模块化系统及方法 |
| US20180150593A1 (en) * | 2016-11-28 | 2018-05-31 | Fujitsu Limited | Via model generation method, information processing device, and non-transitory computer-readable recording medium storing via model generation program |
| CN109299534A (zh) * | 2018-09-20 | 2019-02-01 | 深圳市博科技股份有限公司 | 一种印刷电路板的建模方法及装置 |
| CN109558683A (zh) * | 2018-12-03 | 2019-04-02 | 上海泽丰半导体科技有限公司 | 一种基于Via Wizard软件的数据信息录入方法及系统 |
| CN109657374A (zh) * | 2018-12-25 | 2019-04-19 | 曙光信息产业(北京)有限公司 | 印刷电路板的建模系统以及建模方法 |
| CN110012598A (zh) * | 2019-03-11 | 2019-07-12 | 深圳欣旺达智能科技有限公司 | 电池保护板 |
| CN110728108A (zh) * | 2019-09-11 | 2020-01-24 | 无锡江南计算技术研究所 | 一种超高速SerDes电路系统参数配置方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112668279B (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1098368A4 (en) | MODULAR COMPONENT AND METHOD FOR PRODUCING THE SAME | |
| JP5050810B2 (ja) | Ｃａｄ装置およびｃａｄプログラム | |
| CN109558683B (zh) | 一种基于Via Wizard软件的数据信息录入方法及系统 | |
| WO2004059539A3 (en) | A method for accounting for process variation in the design of integrated circuits | |
| US20080301600A1 (en) | CAD apparatus and check support apparatus | |
| CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
| CN103533746A (zh) | 改进叠层结构的高密度互连集成印制电路板及其制作方法 | |
| CN112512217A (zh) | 一种用于双面背钻产品pcb防焊塞孔方法 | |
| CN112668279A (zh) | 一种过孔建模方法 | |
| CN101932207B (zh) | 多层印刷电路板设计方法及多层印刷电路板 | |
| CN101377791B (zh) | 三维NoC噪声仿真系统及其仿真方法 | |
| CN105208769A (zh) | 印刷电路板及其丝印方法 | |
| CN113705143B (zh) | 一种自动化仿真系统和自动化仿真方法 | |
| CN101257767B (zh) | 印刷电路板及其制造方法 | |
| CN107613640B (zh) | 一种表面贴装方法和印刷电路板组件 | |
| CN200990726Y (zh) | 印刷电路板 | |
| CN104765931A (zh) | 一种pcb设计方法及系统 | |
| CN102542087A (zh) | 封装接脚对应设计自动化系统及方法 | |
| CN113987999A (zh) | 基于cps协同仿真的微系统pdn去耦网络优化方法 | |
| CN201185511Y (zh) | Bga封装定位结构 | |
| WO2011012993A3 (en) | Modular prototyping of a circuit for manufacturing | |
| CN201673504U (zh) | 键合线建模系统 | |
| CN105430918A (zh) | Pcb板的制作方法 | |
| CN118201221A (zh) | 一种模块化的pcb设计方法 | |
| CN104394651A (zh) | 一种电子产品可制造性规范的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 401, No.5, Lane 60, Naxian Road, Pudong New Area, Shanghai Applicant after: Xinhe Semiconductor Technology (Shanghai) Co.,Ltd. Address before: Room 401, No.5, Lane 60, Naxian Road, Pudong New Area, Shanghai Applicant before: Core and semiconductor technology (Shanghai) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |