CN109299534A - 一种印刷电路板的建模方法及装置 - Google Patents

一种印刷电路板的建模方法及装置 Download PDF

Info

Publication number
CN109299534A
CN109299534A CN201811097928.0A CN201811097928A CN109299534A CN 109299534 A CN109299534 A CN 109299534A CN 201811097928 A CN201811097928 A CN 201811097928A CN 109299534 A CN109299534 A CN 109299534A
Authority
CN
China
Prior art keywords
circuit board
model
printed circuit
equivalent
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811097928.0A
Other languages
English (en)
Other versions
CN109299534B (zh
Inventor
黄刚
吴均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yibo Science And Technology Co Ltd
Original Assignee
Shenzhen Yibo Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yibo Science And Technology Co Ltd filed Critical Shenzhen Yibo Science And Technology Co Ltd
Priority to CN201811097928.0A priority Critical patent/CN109299534B/zh
Publication of CN109299534A publication Critical patent/CN109299534A/zh
Application granted granted Critical
Publication of CN109299534B publication Critical patent/CN109299534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明实施例公开了一种印刷电路板的建模方法及装置，其中，印刷电路板的建模方法包括：生成印刷电路板上各链路结构对应的等效模型，其中，每个所述等效模型包括传输线模型或分立元件模型或受控源模型；配置各所述等效模型的初始参数，其中，所述初始参数符合对应链路结构的设计参数；搭建各所述等效模型，以构建所述印刷电路板完整的链路结构。本发明实施例解决了印刷电路板的建模和仿真耗费时间长且建模效率低的问题，在保证较高仿真精度的情况下可高效地对印刷电路板进行建模。

Description

一种印刷电路板的建模方法及装置
技术领域
本发明实施例涉及印刷电路板建模技术，尤其涉及一种印刷电路板的建模方法及装置。
背景技术
印制电路板(Printed Circuit Board，PCB)又称印刷电路板，印刷线路板，是电子产品物理支撑以及信号传输的重要组成部分，而在PCB板上，存在各类的走线形式，例如过孔、绕线和连接器等。对于板上的过孔、绕线和跨分割这些比较复杂结构的仿真，通常会采用高精度的三维建模仿真的方法去得到它们的无源参数，但是这通常需要耗费非常多的时间在建模和仿真上，而且如果遇到了类似的结构，只能通过再次的建模仿真去得到它们的无源参数，效率低下。
发明内容
本发明提供一种印刷电路板的建模方法及装置，以实现印刷电路板高效率的建模且保证较高的仿真精度。
第一方面，本发明实施例提供了一种印刷电路板的建模方法，包括：
生成印刷电路板上各链路结构对应的等效模型，其中，每个所述等效模型包括传输线模型或分立元件模型或受控源模型；
配置各所述等效模型的初始参数，其中，所述初始参数符合对应链路结构的设计参数；
搭建各所述等效模型，以构建所述印刷电路板完整的链路结构。
第二方面，本发明实施例还提供了一种印刷电路板的建模装置，包括：
等效模型生成模块，用于生成所述印刷电路板上各链路结构的等效模型，其中，每个所述等效模型包括传输线模型或分立元件模型或受控源模型；
初始参数配置模块，用于配置各所述等效模型的初始参数，其中，所述初始参数符合对应链路结构的设计参数；
等效模型搭建模块，用于搭建各所述等效模型，以构建所述印刷电路板完整的链路结构。
本发明实施例基于印刷电路板上的各链路结构在电子线路中对应的等效模型，根据待仿真印刷电路板的各链路结构，可在仿真软件中生成传输线模型、分立元件模型和受控源模型中的至少一种等效模型，来等效待仿真印刷电路板上的各链路结构，继而只需对各等效模型配置初始参数，并根据印刷电路板上各链路结构之间的连接关系对应搭建各等效模型，即可完成印刷电路板的平面建模，大大节省了印刷电路板的建模时间；而且对通过本发明的建模方法构建的印刷电路板模型进行仿真时，仍可达到现有的三维建模所得到的仿真精度，具有较高的仿真精度；另外，针对与已构建的印刷电路板的链路结构相似或相近的印刷电路板，本发明只需对已构建的印刷电路板模型中的至少一个等效模型的配置参数进行调整，或在已构建的印刷电路板模型基础上添加所需等效模型，便可构建出新的印刷电路板模型，无需重新对印刷电路板进行建模，提高了印刷电路板的建模效率。因此，采用本发明实施例提供的印刷电路板的建模方法，可解决印刷电路板的建模和仿真耗费时间长且建模效率低的问题，在保证较高仿真精度的情况下实现对印刷电路板高效的建模。
附图说明
图1为本发明实施例一中的一种印刷电路板的建模方法的流程图；
图2是本发明实施例一中的一种印刷电路板的传输线走线结构示意图；
图3是本发明实施例一中的一种印刷电路板的绕线结构示意图；
图4是本发明实施例一中的一种印刷电路板的跨分割结构示意图；
图5是本发明实施例一中的一种印刷电路板的通孔过孔结构示意图；
图6是本发明实施例一中的一种印刷电路板的有stub过孔结构示意图；
图7是本发明实施例一中的第一种印刷电路板的链路结构示意图；
图8是本发明实施例一中的第一种印刷电路板的完整链路结构的仿真等效模型示意图；
图9是本发明实施例一中的第二种印刷电路板的链路结构示意图；
图10是本发明实施例一中的第二种印刷电路板的完整链路结构的仿真等效模型示意图；
图11是本发明实施例一中的第三种印刷电路板的链路结构示意图；
图12是本发明实施例一中的第三种印刷电路板的完整链路结构的仿真等效模型示意图；
图13是本发明实施例一中的第四种印刷电路板的完整链路结构的仿真等效模型示意图；
图14是本发明实施例二中的一种印刷电路板的建模方法流程图；
图15是本发明实施例二中的对图8完整链路结构的散射参数的仿真结果图；
图16是本发明实施例二中的对图8完整链路结构的TDR阻抗的仿真结果图；
图17是本发明实施例二中的对图10完整链路结构的散射参数的仿真结果图；
图18是本发明实施例二中的对图10完整链路结构的TDR阻抗的仿真结果图；
图19是本发明实施例二中的对图12完整链路结构的散射参数的仿真结果图；
图20是本发明实施例二中的对图12完整链路结构的TDR阻抗的仿真结果图；
图21是本发明实施例二中的对图13完整链路结构的散射参数的仿真结果图；
图22是本发明实施例二中的对图13完整链路结构的TDR阻抗的仿真结果图；
图23为本发明实施例三中提供的一种印刷电路板的建模装置的结构框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一中的一种印刷电路板的建模方法的流程图，本实施例可适用于仿真印刷电路板上链路结构的情况，该方法可以由软件和/或硬件来执行，具体包括如下步骤：
步骤101、生成印刷电路板上各链路结构对应的等效模型，其中，每个等效模型包括传输线模型或分立元件模型或受控源模型。
其中，分立元件模型可包括电阻、电容、电感、二极管和三极管等独立的具有单独功能的元件模型，受控源模型可包括电压控制电压源模型、电流控制电压源模型、电压控制电流源模型和电流控制电流源模型。本实施具体可根据印刷电路板上的链路结构选择生成对应的等效模型。
具体的，根据用户输入的指令在仿真软件中生成等效模型，以确保对应生成印刷电路板上各链路结构的等效模型。示例性的，可根据用户对仿真软件中等效模型图标的点击和拖动操作等进行等效模型的生成，也可根据用户输入的等效模型的名称进行等效模型的生成。
本实施例中，印刷电路板上的链路结构可根据走线形式进行划分，具体可划分为传输线走线、过孔、绕线和跨分割。传输线走线可理解为处于印刷电路板同一印刷电路层呈直线结构的印制导线，图2是本发明实施例一中的一种印刷电路板的传输线走线结构示意图，如图2所示，传输线走线201呈一直线设置于印刷电路板的一印刷电路层202上。
绕线可理解为处于印刷电路板同一印刷电路层呈弯折结构的印制导线，如图3所示，绕线205在弯折部203可呈直角弯折。当信号属于低频信号时，绕线不会对信号传输造成大的影响，而当信号处于高频段时，绕线会对信号传输造成极大的影响。虽然在布线时尽量会采用直线的结构，但是由于实际情况的不同，不可避免的会遇到折线或者弧线的布线方式。需要注意的是，图3中仅示出了一种折线结构，即两相邻传输线呈直角的形式，而两相邻传输线呈其他角度的情况也属于本发明的保护范围。
跨分割可理解为传输线走线位于印刷电路板上分隔带的部分。如图4所示，传输线走线201在一印刷电路层202被分隔带204分割，传输线走线201穿过该分隔带204，当传输信号为高频时，由于参考平面的不连续，信号传输过程中会存在电磁干扰等问题。
过孔可理解为金属化孔，其中，过孔可包括通孔过孔、盲孔过孔和埋孔过孔，过孔还可以为有stub过孔。通孔过孔可理解为贯穿于印刷电路板表层到底层的金属化孔，且接外部电路的单元分别位于表层和底层。示例性的，如图5所示，其中印刷电路板为四层结构，包括：表层301，第二层302，第三层303，底层304，印制导线305和通孔过孔306；印制导线305接外部电路，信号通过表层301的印制导线305，再通过过孔306传输至底层304，最后通过底层304的印制导线305传输至底层电路，以完成信号的传输。有stub过孔可理解为贯穿于表层到底层的金属化孔，且接外部电路的单元一端位于底层或表层，另一端位于印刷电路板的中间层。示例性的，如图6所示，外部电路一端连接位于表层301的印制线路305，另一端连接位于第三层303的印制线路，信号通过表层301的印制导线305，再通过过孔体306传输至第三层303，最后通过第三层303的印制导线305传输至底层电路，以完成信号的传输。
值得注意的是，通孔过孔部分和有stub过孔部分的模型并不局限于本实施例中所示，例如印刷电路板也包括除四层结构以外的多层结构，变换接外部电路的印制线路305所处的层从而得到类似的结构的也属于本发明的保护范围。
将链路结构划分完成之后，生成传输线模型的叠层结构或传输线模型，以等效印刷电路板的传输线走线。
具体的，当相邻两结构之间的传输线走线的长度低于或等于设定阈值，即传输线走线对信号传输影响较小时，可将传输线走线等效为传输线模型，以获得更快的仿真时间；当传输线走线的长度高于设定阈值时，此时传输线走线部分对信号传输影响较大，将传输线走线部分等效为传输线模型的叠层结构以获得更精确的仿真结果。在本实施例中，设定阈值可为400mil。
生成传输线模型，以等效印刷电路板的通孔过孔；
生成传输线模型的串联结构，以等效印刷电路板的有stub过孔；
具体的，将信号传输过程中所通过的过孔部分等效为传输线模型，接入链路中，而信号不经过的部分等效为传输线模型，一端接入链路中，另一端悬空。
生成电容模型，以等效印刷电路板的绕线的呈容性的直角；
绕线中，既存在呈容性的直角结构，又存在传输线走线，直角结构可等效为一个与链路并联的电容，传输线走线可根据上述等效方法等效为传输线模型或传输线模型的叠层结构。
生成电压控制电压源模型、电流控制电流源模型及传输线模型的组合结构，以等效印刷电路板的跨分割的呈感性的分隔带。
步骤102、配置各等效模型的初始参数，其中，初始参数符合对应链路结构的设计参数。
其中，链路结构的设计参数可为一范围值。在该设计参数下设计的链路结构可满足信号传输的设定需求，不同的链路结构中的可变参量可不同，对应设计参数的数值范围也可不同，等效模型的初始参数可配置为对应可变参量的设计参数的任一数值。
在等效印刷电路板的传输线走线时，配置传输线模型的叠层结构的介电常数、损耗因子、长度和线宽或配置传输线模型的长度和阻抗；
基于步骤101，按照传输线走线的长短不同，传输线走线可等效为两种不同的模型，当等效为传输线模型时，可配置的初始参数包括传输线模型的长度和阻抗；当等效为传输线模型的叠层结构时，需配置的初始参数包括介电常数、损耗因子、长度和线宽。
在等效印刷电路板的过孔时，配置传输线模型的长度和阻抗；配置传输线模型的长度和阻抗可根据过孔的设计参数配置。
在等效印刷电路板的绕线的呈容性的直角时，配置电容模型的容值；在等效印刷电路板的跨分割的呈感性的分隔带时，配置电压控制电压源模型、电流控制电流源模型及传输线模型的组合结构中传输线模型的长度和阻抗。
组合结构中传输线模型的长度和阻抗可根据分隔带内传输线走线部分的设计参数进行配置。
步骤103、搭建各所述等效模型，以构建印刷电路板完整的链路结构。
可根据印刷电路板上各链路结构之间的连接关系对应搭建各等效模型。
示例性的，图7为本实施例中第一种印刷电路板的链路结构的示意图，用于差分信号的传输，包括：400mil位于印刷电路板表层的传输线走线701，表层到底层的通孔过孔702,100mil位于印刷电路板底层的传输线走线703，底层到第三层有stub过孔704,4000mil位于印刷电路板第三层的传输线走线705，第三层到底层的有stub过孔704，100mil位于印刷电路板底层的传输线走线703，表层到底层的通孔过孔702,400mil位于印刷电路板表层的传输线走线701，上述各部分依次电连接。本实施例中，利用差分信号通道进行仿真，图7中未示出差分线结构。图8为本发明实施例一中的第一种印刷电路板的完整链路结构的仿真等效模型示意图，包括：第一种信号通道的整体等效模型706，单端转差分模块707，电阻708和设定仿真环境的端口709。在本实施例采用的仿真软件中，传输线模型为TLINP，传输线模型的叠层结构为ML1CTL，传输线模型的串联结构为两个串联的TLINP。当两条传输线模型的叠层结构ML1CTL距离小于预设阈值时，可采用ML2CTL模型，以获得更为精确的仿真结果。
图9为本实施例一中第二种印刷电路板的链路结构的示意图，表示印刷电路板布线中多次直角绕线的结构。包括：传输线走线801具有十个直角结构802。
图10为本实施例一中第二种印刷电路板的完整链路结构的仿真等效模型示意图，包括：完整链路结构的等效模型803，设定仿真环境的端口804。
图11为本实施例一中的第三种印刷电路板的链路结构的示意图，包括，传输线走线901，分割沟道902和分隔带903，链接成图11中所示结构。图12为本实施例一中的第三种印刷电路板的完整链路结构的仿真等效模型示意图。包括：电压控制电压源904，电流控制电流源905，传输线模型的叠层结构901，设置仿真环境的端口906，传输线模型907；其中，信号返回到分隔带903时，在高频情况下信号会分成两路，一路信号直接穿过分隔带903，可等效为电流控制电流源905；另外一路绕过分隔带901进行传输，可等效为电压控制电压源904。
图13为本实施例一中的第四种印刷电路板的完整链路结构的仿真等效模型示意图，其中第四种链路结构的示意图未示出。其结构为连续的过孔换层，包括：设置仿真环境的端口1003，单端口转差分模块1002，传输线模型的叠层结构1004，相连的四个传输线模型的串联结构1001表示连续的过孔换层结构，从左到右依次表示第三层到表层的有stub过孔，表层到第三层的有stub过孔，第三层到表层的有stub过孔和表层到第三层的有stub过孔。
需要注意的是，步骤102和步骤103的执行顺序可相互调换，即也可先执行搭建各等效模型的步骤，再执行配置各等效模型的初始参数的步骤。
本发明实施例一提供的印刷电路板的建模方法，基于印刷电路板上的各链路结构在电子线路中对应的等效模型，根据待仿真印刷电路板的各链路结构，可在仿真软件中生成传输线模型、分立元件模型和受控源模型中的至少一种等效模型，来等效待仿真印刷电路板上的各链路结构，继而只需对各等效模型配置初始参数，并根据印刷电路板上各链路结构之间的连接关系对应搭建各等效模型，即可完成印刷电路板的平面建模，大大节省了印刷电路板的建模时间；而且对通过本发明的建模方法构建的印刷电路板模型进行仿真时，仍可达到现有的三维建模所得到的仿真精度，具有较高的仿真精度；另外，针对与已构建的印刷电路板的链路结构相似或相近的印刷电路板，本发明只需对已构建的印刷电路板模型中的至少一个等效模型的配置参数进行调整，或在已构建的印刷电路板模型基础上添加所需等效模型，便可构建出新的印刷电路板模型，无需重新对印刷电路板进行建模，提高了印刷电路板的建模效率。因此，采用本发明实施例提供的印刷电路板的建模方法，可解决印刷电路板的建模和仿真耗费时间长且建模效率低的问题，在保证较高仿真精度的情况下实现对印刷电路板高效的建模。
实施例二
图14为本发明实施例二提供的一种印刷电路板的建模方法的流程图，在本实施例中，还包括：对搭建好的印刷电路板模型进行仿真；根据仿真结果调整至少一个等效模型的初始参数，以使仿真结果与对印刷电路板的实际测试结果的误差保持在可允许范围内。
相应的，如图14所示，本发明实施例提供的印刷电路板的建模方法包括：
步骤101、生成印刷电路板上各链路结构对应的等效模型，其中，每个等效模型包括传输线模型或分立元件模型或受控源模型。
步骤102、配置各等效模型的初始参数，其中，初始参数符合对应链路结构的设计参数。
步骤103、搭建各所述等效模型，以构建印刷电路板完整的链路结构。
步骤104、对搭建好的印刷电路板模型进行仿真；
具体的，本实施例中采用ADS软件进行仿真，获取整体链路结构的无源参数，其中，无源参数包括散射参数和TDR阻抗等。值得注意的是，本发明实施例中所采用的仿真软件仅用于解释本发明，本领域技术人员采用类似的仿真软件获得相同结果的也属于本发明的保护范围。
根据结果调整至少一个等效模型的初始参数，以使仿真结果与对印刷电路板的实际测试结果的误差保持在可允许范围内。
根据印刷电路板使用场景的不同，对仿真结果的精度要求也会有所不同。
图15表示本发明实施例二中的对图8完整链路结构的散射参数的仿真结果图，图16是本发明实施例二中的对图8完整链路结构的TDR阻抗的仿真结果图；其中，图15左侧附图表示链路结构的S11参数随频率变化结果图，图15右侧附图表示S12参数随频率变化结果图；图16表示TDR阻抗随时间变化结果图。其中，虚线表示仿真结果，实线表示测试结果，其中S11为输入反射系数，也就是输入回波损耗，S12为反向传输系数，也就是隔离。
图17表示本发明实施例二中的对图10完整链路结构的散射参数的仿真结果图，图18是本发明实施例二中的对图10完整链路结构的TDR阻抗的仿真结果图；其中，图17左侧附图表示链路结构的S11参数随频率变化结果图，图17右侧附图表示S12参数随频率变化结果图；图18表示TDR阻抗随时间变化结果图。其中，虚线表示仿真结果，实线表示测试结果。
图19表示本发明实施例二中对图12完整链路结构的散射参数的仿真结果图，图20是本发明实施例二中的对图12完整链路结构的TDR阻抗的仿真结果图；其中，图19左侧附图表示链路结构的S11参数随频率变化结果图，图19右侧附图表示S12参数随频率变化结果图；图20表示TDR阻抗随时间变化结果图。其中，虚线表示仿真结果，实线表示测试结果。
图21表示本发明实施例二中对图13完整链路结构的散射参数的仿真结果图，图22是本发明实施例二中的对图13完整链路结构的TDR阻抗的仿真结果图；其中，图21左侧附图表示链路结构的S11参数随频率变化结果图，图21右侧附图表示S12参数随频率变化结果图；图22表示TDR阻抗随时间变化结果图。其中，虚线表示仿真结果，实线表示测试结果。
从仿真结果的附图可以得出，本发明实施例所提供的印刷电路板的建模方法的仿真精度高，且由于本方案的等效模型都是可以从软件中直接点击和拖动完成，省去了大量的三维建模的时间，且仿真时间相比于三维建模的仿真时间也缩短了很多，极大地提高了印刷电路板仿真的效率。
步骤105、保存调整初始参数后的印刷电路板模型。
具体的，可建立数据库，将调整初始参数后的印刷电路板模型保存到数据库中，当遇到类似的印刷电路板结构时，可直接在数据库中调用已存在的等效模型或类似的等效模型通过调整初始参数即可获得精确的仿真结果，极大地提高了仿真效率。
实施例三
图23为本发明实施例三中提供的一种印刷电路板的建模装置的结构框图，如图23所示，该印刷电路板的建模装置包括：
等效模型生成模块1101，用于生成印刷电路板上各链路结构的等效模型；
其中，每个等效模型包括传输线模型或分立元件模型或受控源模型；
初始参数配置模块1102，用于配置各等效模型的初始参数；
其中，初始参数符合对应链路结构的设计参数；
等效模型搭建模块1103，用于搭建各等效模型，以构建印刷电路板完整的链路结构。
其中，链路结构可按照走线形式进行划分。可选的，链路结构包括传输线走线、过孔、绕线和跨分割。
可选的，生成模块1101可具体用于：
生成传输线模型的叠层结构或传输线模型，以等效印刷电路板的传输线走线；
生成传输线模型，以等效印刷电路板的通孔过孔；
生成传输线模型的串联结构，以等效印刷电路板的有stub过孔；
生成电容模型，以等效印刷电路板的绕线的呈容性的直角；
生成电压控制电压源模型、电流控制电流源模型及传输线模型的组合结构，以等效印刷电路板的跨分割的呈感性的分隔带。
可选的，配置模块1102可具体用于：
在等效印刷电路板的传输线走线时，配置传输线模型的叠层结构的介电常数、损耗因子、长度和线宽或配置传输线模型的长度和阻抗；
在等效印刷电路板的过孔时，配置传输线模型的长度和阻抗；
在等效印刷电路板的绕线的呈容性的直角时，配置电容模型的容值；
在等效印刷电路板的跨分割的呈感性的分隔带时，配置组合结构中传输线模型的长度和阻抗。
继续参考图23，本发明实施例中提供的印刷电路板的建模装置，还可包括：
仿真模块1104，用于对搭建好的印刷电路板模型进行仿真，并根据仿真结果调整至少一个所述等效模型的初始参数，以使仿真结果与对所述印刷电路板的实际测试结果的误差保持在可允许范围内；
数据库模块1105，用于保存调整初始参数后的印刷电路板模型。
本实施例中的印刷电路板的建模装置，用于执行本发明实施例中的任意一种印刷电路板的建模方法，具备执行方法相应的功能模块和有益效果，未在本实施例详尽描述的内容请参考方法实施例。
值得注意的是，上述印刷电路板的建模装置的实施例中，所包括的各个模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能模块的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种印刷电路板的建模方法，其特征在于，包括：
生成印刷电路板上各链路结构对应的等效模型，其中，每个所述等效模型包括传输线模型或分立元件模型或受控源模型；
配置各所述等效模型的初始参数，其中，所述初始参数符合对应链路结构的设计参数；
搭建各所述等效模型，以构建所述印刷电路板完整的链路结构。
2.根据权利要求1所述的印刷电路板的建模方法，其特征在于，所述链路结构按照走线形式进行划分。
3.根据权利要求2所述的印刷电路板的建模方法，其特征在于，所述链路结构包括传输线走线、过孔、绕线和跨分割。
4.根据权利要求3所述的印刷电路板的建模方法，其特征在于，所述生成印刷电路板上各链路结构对应的等效模型，包括以下至少一种：
生成所述传输线模型的叠层结构或所述传输线模型，以等效所述印刷电路板的所述传输线走线；
生成所述传输线模型，以等效所述印刷电路板的通孔过孔；
生成所述传输线模型的串联结构，以等效所述印刷电路板的有stub过孔；
生成电容模型，以等效所述印刷电路板的所述绕线的呈容性的直角；
生成电压控制电压源模型、电流控制电流源模型及所述传输线模型的组合结构，以等效所述印刷电路板的所述跨分割的呈感性的分隔带。
5.根据权利要求4所述的印刷电路板的建模方法，其特征在于，所述配置各所述等效模型的初始参数，包括：
在等效所述印刷电路板的所述传输线走线时，配置所述传输线模型的叠层结构的介电常数、损耗因子、长度和线宽或配置所述传输线模型的长度和阻抗；
在等效所述印刷电路板的所述过孔时，配置所述传输线模型的长度和阻抗；
在等效所述印刷电路板的所述绕线的呈容性的直角时，配置所述电容模型的容值；
在等效所述印刷电路板的所述跨分割的呈感性的分隔带时，配置所述组合结构中所述传输线模型的长度和阻抗。
6.根据权利要求1所述的印刷电路板的建模方法，其特征在于，还包括：
对搭建好的印刷电路板模型进行仿真；
根据仿真结果调整至少一个所述等效模型的初始参数，以使仿真结果与对所述印刷电路板的实际测试结果的误差保持在可允许范围内。
7.根据权利要求6所述的印刷电路板的建模方法，其特征在于，在所述根据仿真结果调整至少一个所述等效模型的初始参数之后，还包括：
保存调整所述初始参数后的印刷电路板模型。
8.一种印刷电路板的建模装置，其特征在于，包括：
等效模型生成模块，用于生成所述印刷电路板上各链路结构的等效模型，其中，每个所述等效模型包括传输线模型或分立元件模型或受控源模型；
初始参数配置模块，用于配置各所述等效模型的初始参数，其中，所述初始参数符合对应链路结构的设计参数；
等效模型搭建模块，用于搭建各所述等效模型，以构建所述印刷电路板完整的链路结构。
9.根据权利要求8所述的印刷电路板的建模装置，其特征在于，还包括：
仿真模块，用于对搭建好的印刷电路板模型进行仿真，并根据仿真结果调整至少一个所述等效模型的初始参数，以使仿真结果与对所述印刷电路板的实际测试结果的误差保持在可允许范围内。
10.根据权利要求9所述的印刷电路板的建模装置，其特征在于，还包括：
数据库模块，用于保存调整所述初始参数后的印刷电路板模型。
CN201811097928.0A 2018-09-20 2018-09-20 一种印刷电路板的建模方法及装置 Active CN109299534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811097928.0A CN109299534B (zh) 2018-09-20 2018-09-20 一种印刷电路板的建模方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811097928.0A CN109299534B (zh) 2018-09-20 2018-09-20 一种印刷电路板的建模方法及装置

Publications (2)

Publication Number Publication Date
CN109299534A true CN109299534A (zh) 2019-02-01
CN109299534B CN109299534B (zh) 2023-07-25

Family

ID=65163599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811097928.0A Active CN109299534B (zh) 2018-09-20 2018-09-20 一种印刷电路板的建模方法及装置

Country Status (1)

Country Link
CN (1) CN109299534B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112668279A (zh) * 2020-12-30 2021-04-16 芯和半导体科技(上海)有限公司 一种过孔建模方法
CN112801328A (zh) * 2019-11-14 2021-05-14 鸿富锦精密电子(天津)有限公司 产品印刷参数设定装置、方法及计算机可读存储介质
CN113095032A (zh) * 2021-03-30 2021-07-09 山东英信计算机技术有限公司 一种高速过孔自动建模方法、装置、终端及存储介质

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030177450A1 (en) * 2002-03-12 2003-09-18 Alex Nugent Physical neural network design incorporating nanotechnology
CN1477919A (zh) * 2002-08-23 2004-02-25 华为技术有限公司 一种用于印刷电路板设计的方法及装置
US20050114806A1 (en) * 2003-11-21 2005-05-26 Frantisek Gasparik Analysis of integrated circuits for high frequency performance
US20060004837A1 (en) * 2004-06-30 2006-01-05 Genovker Victoria V Advanced switching peer-to-peer protocol
TW200610968A (en) * 2004-09-23 2006-04-01 Frontend Analog And Digital Technology Corp Conductive line inductor measurement and modeling method and system
CN1866262A (zh) * 2005-12-05 2006-11-22 华为技术有限公司 一种电容等效模型的建模装置和方法
US20090172618A1 (en) * 2007-12-28 2009-07-02 Fujitsu Limited Technique for creating analysis model and technique for creating circuit board model
CN103488840A (zh) * 2013-09-27 2014-01-01 中国东方电气集团有限公司 一种印制电路板级传导电磁干扰建模的系统和方法
CN103995933A (zh) * 2014-06-18 2014-08-20 上海傲亚微电子有限公司 一种新型晶体管小信号等效电路模型
CN104217044A (zh) * 2013-06-03 2014-12-17 鸿富锦精密工业（深圳）有限公司 印刷电路板电流传输建模方法和装置
CN105095544A (zh) * 2014-05-14 2015-11-25 中芯国际集成电路制造(上海)有限公司 肖特基二极管spice模型及其形成方法、应用方法
CN206272947U (zh) * 2016-11-24 2017-06-20 湖南长城银河科技有限公司 一种印刷电路板
CN107238788A (zh) * 2016-03-29 2017-10-10 深圳市汇顶科技股份有限公司 基于矩阵电容板的触控芯片测试系统及其测试方法
CN107590338A (zh) * 2017-09-14 2018-01-16 深圳市博科技有限公司 一种拟合传输线阻抗上漂的数学模型的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030177450A1 (en) * 2002-03-12 2003-09-18 Alex Nugent Physical neural network design incorporating nanotechnology
CN1477919A (zh) * 2002-08-23 2004-02-25 华为技术有限公司 一种用于印刷电路板设计的方法及装置
US20050114806A1 (en) * 2003-11-21 2005-05-26 Frantisek Gasparik Analysis of integrated circuits for high frequency performance
US20060004837A1 (en) * 2004-06-30 2006-01-05 Genovker Victoria V Advanced switching peer-to-peer protocol
TW200610968A (en) * 2004-09-23 2006-04-01 Frontend Analog And Digital Technology Corp Conductive line inductor measurement and modeling method and system
CN1866262A (zh) * 2005-12-05 2006-11-22 华为技术有限公司 一种电容等效模型的建模装置和方法
US20090172618A1 (en) * 2007-12-28 2009-07-02 Fujitsu Limited Technique for creating analysis model and technique for creating circuit board model
CN104217044A (zh) * 2013-06-03 2014-12-17 鸿富锦精密工业（深圳）有限公司 印刷电路板电流传输建模方法和装置
CN103488840A (zh) * 2013-09-27 2014-01-01 中国东方电气集团有限公司 一种印制电路板级传导电磁干扰建模的系统和方法
CN105095544A (zh) * 2014-05-14 2015-11-25 中芯国际集成电路制造(上海)有限公司 肖特基二极管spice模型及其形成方法、应用方法
CN103995933A (zh) * 2014-06-18 2014-08-20 上海傲亚微电子有限公司 一种新型晶体管小信号等效电路模型
CN107238788A (zh) * 2016-03-29 2017-10-10 深圳市汇顶科技股份有限公司 基于矩阵电容板的触控芯片测试系统及其测试方法
CN206272947U (zh) * 2016-11-24 2017-06-20 湖南长城银河科技有限公司 一种印刷电路板
CN107590338A (zh) * 2017-09-14 2018-01-16 深圳市博科技有限公司 一种拟合传输线阻抗上漂的数学模型的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. VENKOBA RAO, P.C. KAPUR: "Simulation of multi-stage gravity separation circuits by size–density bivariate partition function", 《INTERNATIONAL JOURNAL OF MINERAL PROCESSING》, vol. 89, no. 1, pages 23 - 29, XP025679766, DOI: 10.1016/j.minpro.2008.08.002 *
李小荣: "《中国优秀硕士学位论文全文数据库信息科技辑》", 30 June 2011, pages: 5 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112801328A (zh) * 2019-11-14 2021-05-14 鸿富锦精密电子(天津)有限公司 产品印刷参数设定装置、方法及计算机可读存储介质
CN112801328B (zh) * 2019-11-14 2023-10-31 富联精密电子(天津)有限公司 产品印刷参数设定装置、方法及计算机可读存储介质
CN112668279A (zh) * 2020-12-30 2021-04-16 芯和半导体科技(上海)有限公司 一种过孔建模方法
CN112668279B (zh) * 2020-12-30 2023-12-08 芯和半导体科技（上海）股份有限公司 一种过孔建模方法
CN113095032A (zh) * 2021-03-30 2021-07-09 山东英信计算机技术有限公司 一种高速过孔自动建模方法、装置、终端及存储介质
CN113095032B (zh) * 2021-03-30 2023-03-14 山东英信计算机技术有限公司 一种高速过孔自动建模方法、装置、终端及存储介质

Also Published As

Publication number Publication date
CN109299534B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
CN109299534A (zh) 一种印刷电路板的建模方法及装置
US7880094B2 (en) Differential signal layout printed circuit board
CN103687290A (zh) 刚挠结合板及其信号传输线布线方法和装置
Wu et al. Delaunay–Voronoi modeling of power-ground planes with source port correction
Choi et al. An approximate closed-form transfer function model for diverse differential interconnects
CN108112162A (zh) 信号传输线及其设计方法、柔性印刷电路板
CN109001540B (zh) 介电常数获取方法及相关装置
CN107396541B (zh) 一种优化视频信号线阻抗匹配的方法
US7665057B2 (en) Method for calculating optimal length of trace between adjoining bends and computer accessible storage media
Orlov et al. Quasistatic simulation of ultrashort pulse propagation in the spacecraft autonomous navigation system power circuit with modal reservation
US8922298B2 (en) Method and apparatus for cable emulation
CN105389441B (zh) 1553b网络中指定位置的反射电压的获取方法及装置
CN104133117A (zh) 一种针对高速信号损耗测试的设计
Beyene et al. An accurate transient analysis of high-speed package interconnects using convolution technique
CN107464483A (zh) 一种积木模块式微波无源器件辅助教学系统
Mnaouer et al. Modeling of microstrip and PCB traces to enhance crosstalk reduction
JP5240828B2 (ja) 半導体パッケージ基板の設計方法
Rimolo-Donadio et al. Including stripline connections into network parameter based via models for fast simulation of interconnects
EP3114770B1 (en) Line simulator
Stewart et al. Microstrip discontinuity modeling
Shan et al. Certain investigation on impedance control of high speed signals in printed circuit board
CN205546177U (zh) 一种阻抗板
Nicolaescu et al. Two PCB traces coupling analysis
Tsai et al. Noise reduction between high speed differential pairs and ground shape
Müller et al. Effect of mixed-reference planes on single-ended and differential links in multilayer substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant