CN112652629A - 半导体存储器装置及其制造方法 - Google Patents

半导体存储器装置及其制造方法 Download PDF

Info

Publication number
CN112652629A
CN112652629A CN202010650969.9A CN202010650969A CN112652629A CN 112652629 A CN112652629 A CN 112652629A CN 202010650969 A CN202010650969 A CN 202010650969A CN 112652629 A CN112652629 A CN 112652629A
Authority
CN
China
Prior art keywords
slit
stack
memory device
semiconductor memory
support structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010650969.9A
Other languages
English (en)
Other versions
CN112652629B (zh
Inventor
李相范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112652629A publication Critical patent/CN112652629A/zh
Application granted granted Critical
Publication of CN112652629B publication Critical patent/CN112652629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本技术包括半导体存储器装置及其制造方法。半导体存储器装置包括第一半导体层、各自设置在第一半导体层上的单元堆叠和外围堆叠、在第一方向上延伸并且穿透单元堆叠和外围堆叠的第一缝隙结构、穿透外围堆叠并且与第一缝隙结构间隔开的穿透结构、以及穿透外围堆叠的支撑结构。支撑结构包括彼此间隔开的第一侧壁部分和将第一侧壁部分彼此连接的第二侧壁部分，并且穿透结构被设置在第一侧壁部分之间。

Description

半导体存储器装置及其制造方法
相关申请的交叉引用
本申请要求于2019年10月11日在韩国知识产权局提交的韩国专利申请号10-2019-0126177的优先权，其全部内容通过引用并入本文。
技术领域
本公开涉及半导体存储器装置及其制造方法，并且更具体地涉及三维半导体存储器装置及其制造方法。
背景技术
半导体存储器装置包括能够存储数据的存储器单元。
根据存储和维持数据的方法，半导体存储器装置可以被分类为易失性半导体存储器装置和非易失性半导体存储器装置。易失性半导体存储器装置是其中当切断电源时丢失所存储的数据的存储器装置，并且非易失性半导体存储器装置是其中即使切断电源也保持所存储的数据的存储器装置。
近来，随着便携式电子装置的使用增加，非易失性半导体存储器装置的使用增加，并且为了便携性和大容量，要求半导体存储器装置的高集成度和大容量。为了这样的高集成度和大容量，已提出了三维半导体存储器装置。
发明内容
本公开的实施例提供了能够改进操作可靠性的半导体存储器装置及其制造方法。
根据本公开的实施例的一种半导体存储器装置可以包括第一半导体层、各自设置在第一半导体层上的单元堆叠和外围堆叠、在第一方向上延伸并且穿透单元堆叠和外围堆叠的第一缝隙结构、穿透外围堆叠并且与第一缝隙结构间隔开的穿透结构、以及穿透外围堆叠的支撑结构。支撑结构可以包括彼此间隔开的第一侧壁部分和将第一侧壁部分彼此连接的第二侧壁部分，并且穿透结构可以被设置在第一侧壁部分之间。
根据本公开的实施例的一种半导体存储器装置可以包括第一半导体层、各自设置在第一半导体层上的单元堆叠和外围堆叠、以及穿透外围堆叠的支撑结构。外围堆叠可以包括被支撑结构围绕的第一部分和被支撑结构与第一部分间隔开的第二部分，第一部分可以包括在垂直方向上布置的第一绝缘图案以及填充一个或多个空间的绝缘膜，每个空间在相邻第一绝缘图案对之间，并且第二部分可以包括交替堆叠的第二绝缘图案和牺牲图案。
根据本公开的实施例的一种半导体存储器装置可以包括第一半导体层、各自设置在第一半导体层上的单元堆叠和外围堆叠、穿透外围堆叠的穿透结构、以及穿透外围堆叠的支撑结构。外围堆叠可以包括支撑结构中的第一部分以及将第一部分和单元堆叠连接的第二部分，并且穿透结构可以穿透第一部分。
根据本公开的实施例的一种制造半导体存储器装置的方法可以包括：形成单元堆叠和外围堆叠；形成穿透外围堆叠的支撑结构；形成穿透第一部分的穿透缝隙；通过穿透缝隙去除第一部分的第一牺牲图案；利用第一导电图案来填充第一空间；以及通过穿透缝隙去除第一部分的第一导电图案。外围堆叠包括设置在支撑结构中的第一部分。第一部分包括第一牺牲图案和第一绝缘图案。每个第一空间在第一部分的相邻第一绝缘图案对之间。
根据本公开的实施例的一种制造半导体存储器装置的方法可以包括：形成单元堆叠和外围堆叠，外围堆叠包括绝缘图案和牺牲图案；形成穿透外围堆叠的支撑结构；形成穿透单元堆叠和外围堆叠的第一缝隙；形成穿透外围堆叠的穿透缝隙；通过第一缝隙和穿透缝隙去除外围堆叠的牺牲图案；利用导电图案填充空间；以及去除由穿透缝隙暴露的导电图案。第一缝隙的一部分可以设置在支撑结构中。穿透缝隙可以设置在支撑结构中。每个空间在外围堆叠的相邻绝缘图案对之间。
在根据本公开的实施例的半导体存储器装置中，外围堆叠的被支撑结构围绕的一部分可以不包括导电图案。因此，可以改进根据本公开的实施例的半导体存储器装置的操作可靠性。
附图说明
图1A是根据本公开的实施例的半导体存储器装置的平面图。
图1B是沿图1A的线A-A’截取的截面图。
图1C是沿图1A的线B-B’截取的截面图。
图1D是沿图1A的线C-C’截取的截面图。
图2A、图3A、图4A、图5A和图6A是用于描述根据本公开的实施例的制造半导体存储器装置的方法的平面图。
图2B、图3B、图4B、图5B和图6B是分别沿图2A、图3A、图4A、图5A和图6A的线A-A’截取的截面图。
图2C、图3C、图4C、图5C和图6C是分别沿图2A、图3A、图4A、图5A和图6A的线B-B’截取的截面图。
图3D、图4D、图5D和图6D是分别沿图3A、图4A、图5A和图6A的线C-C’截取的截面图。
图7是图示根据本公开的实施例的存储器系统的配置的框图。
图8是图示根据本公开的实施例的计算系统的配置的框图。
具体实施方式
根据本说明书或本申请中所公开的概念的实施例的具体结构或功能描述被示出仅用于描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式来执行，并且该描述不限于在本说明书或本申请中描述的实施例。
图1A是根据本公开的实施例的半导体存储器装置的平面图。图1B是沿图1A的线A-A’截取的截面图。图1C是沿图1A的线B-B’截取的截面图。图1D是沿图1A的线C-C’截取的截面图。
参考图1A至图1D，根据本实施例的半导体存储器装置可以包括第一半导体层SP1。第一半导体层SP1可以具有沿由第一方向D1和第二方向D2限定的平面延伸的板的形状。例如，第一半导体层SP1可以包括多晶硅。
尽管未示出，但是可以在第一半导体层SP1之下设置包括外围电路结构和连接结构的衬底。衬底可以是单晶半导体衬底。例如，衬底可以是体硅衬底、绝缘体上硅衬底、锗衬底、绝缘体上锗衬底、硅锗衬底或通过选择性外延生长方法形成的外延薄膜。
外围电路结构可以包括NMOS晶体管、PMOS晶体管、电阻器和电容器。NMOS晶体管、PMOS晶体管、电阻器和电容器可以用作构成行解码器、列解码器、页缓冲器电路和输入/输出电路的元件。连接结构可以包括接触插塞和电线。
第二半导体层SP2可以被设置在第一半导体层SP1上。第三半导体层SP3可以被设置在第二半导体层SP2上。第二半导体层SP2和第三半导体层SP3可以具有沿由第一方向D1和第二方向D2限定的平面延伸的板的形状。例如，第二半导体层SP2和第三半导体层SP3可以包括多晶硅。可以在第一半导体层SP1、第二半导体层SP2和第三半导体层SP3中的一个或多个中掺杂杂质。
外围堆叠PE可以被设置在第三半导体层SP3上。外围堆叠PE可以包括在垂直方向(即，第三方向D3)上堆叠的多个层。单元堆叠CE可以被设置在第三半导体层SP3上。单元堆叠CE可以包括在垂直方向上堆叠的多个层。外围堆叠PE和单元堆叠CE可以彼此连接。稍后将更详细地描述外围堆叠PE和单元堆叠CE。
可以设置穿透单元堆叠CE和外围堆叠PE的第一缝隙结构SS1。第一缝隙结构SS1可以进一步穿透第二半导体层SP2和第三半导体层SP3。第一缝隙结构SS1可以在第一方向D1上延伸。第一缝隙结构SS1可以包括导电材料。例如，第一缝隙结构SS1可以包括多晶硅或钨或两者。例如，当第一缝隙结构SS1包括多晶硅和钨时，第一缝隙结构SS1的下部可以包括多晶硅，并且第一缝隙结构SS1的上部可以包括钨。
可以设置穿透单元堆叠CE和外围堆叠PE的第二缝隙结构SS2。第二缝隙结构SS2可以进一步穿透第二半导体层SP2和第三半导体层SP3。第二缝隙结构SS2可以在第一方向D1上延伸。相邻的成对第二缝隙结构SS2可以在第二方向D2上彼此间隔开，其中第一缝隙结构SS1介于它们之间。例如，成对的第二缝隙结构SS2中的第一结构可以在第二方向D2上与第一缝隙结构SS1间隔开第一距离，并且成对的第二缝隙结构SS2中的第二结构可以在第二方向D2上与第一缝隙结构SS1间隔开第二距离，第一距离基本上等于第二距离。第一缝隙结构SS1和每个第二缝隙结构SS2可以在第二方向D2上彼此间隔开。第二缝隙结构SS2可以包括绝缘材料。例如，第二缝隙结构SS2可以包括氧化硅。
可以设置穿透单元堆叠CE的沟道结构CS。沟道结构CS可以被设置在第一缝隙结构SS1和第二缝隙结构SS2之间。沟道结构CS可以关于第一缝隙结构SS1对称地布置。例如，在第一缝隙结构SS1与第二缝隙结构SS2中的第一结构之间的第一组沟道结构CS以及在第一缝隙结构SS1与第二缝隙结构SS2中的第二结构之间的第二组沟道结构CS关于第一缝隙结构SS1对称地布置。每个沟道结构CS可以包括穿透单元堆叠CE的沟道膜和包围沟道膜的存储器膜。例如，沟道膜可以包括多晶硅。杂质可以被掺杂在沟道膜中。存储器膜可以包括包围沟道膜的隧道膜、包围隧道膜的存储膜、以及包围存储膜的阻挡膜。隧道膜可以包括能够电荷隧穿的绝缘材料。存储膜可以包括电荷可以被捕获的材料。例如，存储膜可以包括氮化物、硅、相变材料和纳米点中的一个或多个。阻挡膜可以包括能够阻挡电荷转移的绝缘材料。
可以设置穿透外围堆叠PE的支撑柱子PC。支撑柱子PC可以进一步穿透第二半导体层SP2和第三半导体层SP3。支撑柱子PC可以彼此间隔开。一些支撑柱子PC可以被布置在第一缝隙结构SS1和第二缝隙结构SS2之间。在第一缝隙结构SS1和第二缝隙结构SS2之间布置的支撑柱子PC可以关于第一缝隙结构SS1对称地布置。例如，在第一缝隙结构SS1和第二缝隙结构SS2中的第一结构之间的第一组支撑柱子PC以及在第一缝隙结构SS1和第二缝隙结构SS2中的第二结构之间的第二组支撑柱子PC关于第一缝隙结构SS1对称地布置。支撑柱子PC可以支撑外围堆叠PE的多个层。例如，支撑柱子PC可以包括氧化硅。
可以设置穿透外围堆叠PE的支撑结构PS。支撑结构PS可以穿透第二半导体层SP2和第三半导体层SP3。支撑结构PS可以被支撑柱子PC包围。例如，支撑结构PS可以包括氧化硅。
支撑结构PS可以包括各自在第一方向D1上延伸的第一侧壁部分PS1以及各自在第二方向D2上延伸的一个或多个第二侧壁部分PS2。例如，支撑结构PS可以包括一对第一侧壁部分PS1和单个第二侧壁部分PS2。第一侧壁部分PS1可以在第二方向D2上彼此间隔开。第二侧壁部分PS2可以将第一侧壁部分PS1彼此连接。第二侧壁部分PS2可以连接至第一侧壁部分PS1中的每一个的端部。第一缝隙结构SS1的一部分可以被布置在第一侧壁部分PS1之间。换言之，第一缝隙结构SS1的一部分可以被布置在支撑结构PS中。
第一侧壁部分PS1可以在第一方向D1上与第二缝隙结构SS2间隔开。第一侧壁部分PS1可以在第二方向D2上与第二缝隙结构SS2间隔开。第一侧壁部分PS1可以在第二方向D2上与第一缝隙结构SS1间隔开。第二侧壁部分PS2可以在第一方向D1上与第一缝隙结构SS1间隔开。支撑结构PS和第一缝隙结构SS1之间的最短距离可以小于支撑结构PS和第二缝隙结构SS2之间的最短距离。
外围堆叠PE可以包括第一部分PE1、第二部分PE2和第三部分PE3。在根据图1A的平面图中，第一部分PE1、第二部分PE2和第三部分PE3可以彼此区分。第三部分PE3可以连接到单元堆叠CE，并且第一部分PE1和第二部分PE2可以与单元堆叠CE间隔开。
第一部分PE1可以被支撑结构PS包围。换言之，第一部分PE1可以被布置在支撑结构PS中。第一部分PE1可以被布置在支撑结构PS的第一侧壁部分PS1之间。第一部分PE1可以与支撑结构PS的内侧壁PS_IS接触。第一缝隙结构SS1的一部分可以穿透第一部分PE1。
第二部分PE2可以与第一部分PE1间隔开，其中支撑结构PS在其之间。第二部分PE2可以与支撑结构PS的外侧壁PS_OS接触。支撑结构PS可以在第一部分PE1和第二部分PE2之间穿透。第一缝隙结构SS1可以不穿透第二部分PE2。
第三部分PE3可以将第一部分PE1和第二部分PE2彼此连接。第三部分PE3的一部分可以被布置在支撑结构PS的第一侧壁部分PS1之间。第三部分PE3可以与支撑结构PS的内侧壁PS_IS和外侧壁PS_OS接触。第一缝隙结构SS1可以穿透第三部分PE3。第二缝隙结构SS2可以穿透第三部分PE3。第二缝隙结构SS2可以不穿透第一部分PE1和第二部分PE2。换言之，每个第二缝隙结构SS2的端部可以被布置在第三部分PE3中。
在第一部分PE1和第三部分PE3之间的第一边界BO1可以连接到支撑结构PS的内侧壁PS_IS。第一部分PE1和第三部分PE3之间的边界BO1可以进一步连接到第一缝隙结构SS1。第二部分PE2和第三部分PE3之间的边界BO2可以连接到支撑结构PS的外侧壁PS_OS。
第一部分PE1可以包括第一绝缘图案IP1，第二部分PE2可以包括第二绝缘图案IP2，第三部分PE3可以包括第三绝缘图案IP3，并且单元堆叠CE可以包括第四绝缘图案(未示出)。第一绝缘图案至第三绝缘图案IP1、IP2和IP3以及布置在相同层级(即，相同高度的层)上的第四绝缘图案可以一体地形成，以形成一个绝缘图案。即，一个绝缘图案的每个部分可以是第一绝缘图案至第三绝缘图案IP1、IP2和IP3以及第四绝缘图案。然而，为了便于描述，将单独描述第一绝缘图案至第三绝缘图案IP1、IP2和IP3和第四绝缘图案。例如，第一绝缘图案至第三绝缘图案IP1、IP2和IP3以及第四绝缘图案可以包括氧化硅。
第一部分PE1的第一绝缘图案IP1可以被排列在特定方向(例如，相对于图1B的取向垂直的方向)。第一绝缘图案IP1可以在第三方向D3上彼此间隔开。
第二部分PE2可以进一步包括牺牲图案FP。第二部分PE2的第二绝缘图案IP2和牺牲图案FP可以交替地堆叠。例如，牺牲图案FP可以包括氮化硅。
第三部分PE3可以进一步包括导电图案CP。第三部分PE3的第三绝缘图案IP3和导电图案CP可以交替地堆叠。导电图案CP可以包括栅极导电膜。例如，栅极导电膜可以包括掺杂的硅膜、金属硅化物膜、钨、镍和钴中的一个或多个，并且可以用作连接到存储器单元的字线或连接到选择晶体管的选择线。导电图案CP可以进一步包括包围栅极导电膜的栅极阻挡膜。例如，栅极阻挡膜可以包括氮化钛或氮化钽或两者。
单元堆叠CE可以进一步包括导电图案(未示出)。单元堆叠CE的第四绝缘图案和导电图案可以交替地堆叠。单元堆叠CE的导电图案可以与外围堆叠PE的第三部分PE3的导电图案CP一体地形成，以形成一个导电图案。
可以设置穿透外围堆叠PE的第一部分PE1的穿透结构NS。穿透结构NS可以穿透第二半导体层SP2和第三半导体层SP3。穿透结构NS可以在第一方向D1上与第一缝隙结构SS1间隔开。穿透结构NS可以被布置在支撑结构PS的第二侧壁部分PS2和第一缝隙结构SS1之间。穿透结构NS可以被布置在支撑结构PS的第一侧壁部分PS1之间。穿透结构NS可以在第二方向D2上与支撑结构PS的第一侧壁部分PS1间隔开。穿透结构NS可以被支撑结构PS包围。穿透结构NS的四个侧壁中的三个可以面对支撑结构PS的内侧壁PS_IS。
穿透结构NS可以与支撑结构PS的第二侧壁部分PS2间隔开。穿透结构NS与支撑结构PS的第二侧壁部分PS2间隔开的距离可以小于第一缝隙结构SS1与支撑结构PS的第二侧壁部分PS2间隔开的距离。穿透结构NS可以包括导电材料。例如，穿透结构NS可以包括多晶硅或钨或两者。例如，穿透结构NS的下部可以包括多晶硅，并且穿透结构NS的上部可以包括钨。
支撑柱子PC可以被布置在穿透结构NS和第一缝隙结构SS1之间。在穿透结构NS与第一缝隙结构SS1之间布置的支撑柱子PC可以被定义为第一支撑柱子PC1。第一支撑柱子PC1可以被布置在支撑结构PS的第一侧壁部分PS1之间。第一支撑柱子PC1可以穿透外围堆叠件PE的第一部分PE1。
可以设置在第一方向D1上延伸的栅极分离膜GDL。栅极分离膜GDL可以穿透单元堆叠CE和外围堆叠PE。栅极分离膜GDL可以使得单元堆叠CE的导电图案的各部分彼此间隔开。栅极分离膜GDL可以穿透沟道结构CS的上部。栅极分离膜GDL可以进一步穿透支撑柱子PC的上部。例如，栅极分离膜GDL可以包括氧化硅。
可以设置覆盖外围堆叠PE的第一绝缘膜110和第二绝缘膜120。第一绝缘膜110可以填充在第一缝隙结构SS1和外围堆叠PE的第一部分PE1之间、以及第一缝隙结构SS1和外围堆叠PE的第三部分PE3之间。第一绝缘膜110可以覆盖外围堆叠PE的第一部分PE1的上表面的一部分、第二部分PE2的上表面的一部分以及第三部分PE3的基本上全部上表面。
第二绝缘膜120可以填充在外围堆叠PE的第一部分PE1的第一绝缘图案IPl之间。例如，第二绝缘膜120可以填充一个或多个空间，每个空间在外围堆叠PE的第一部分PE1的相邻成对的第一绝缘图案IP1之间。第二绝缘膜120可以填充在穿透结构NS与外围堆叠PE的第一部分PE1之间、第一缝隙结构SS1与外围堆叠PE的第一部分PE1之间以及第一缝隙结构SS1与外围堆叠PE的第三部分PE3之间。第二绝缘膜120可以覆盖外围堆叠PE和第一绝缘膜110。第一绝缘膜110的平均厚度可以比第二绝缘膜120的平均厚度薄。例如，第一绝缘膜110和第二绝缘膜120可以包括氧化硅。
根据图1A至图1D中所示的实施例的半导体存储器装置包括支撑结构PS和被支撑结构PS包围的穿透结构NS。因此，外围堆叠PE的被支撑结构PS包围的第一部分PE1可以不包括导电图案。因此，可以改进半导体存储器装置的操作可靠性。
图2A、图3A、图4A、图5A和图6A是用于描述根据本公开的实施例的制造半导体存储器装置的方法的平面图。图2B、图3B、图4B、图5B和图6B是分别沿图2A、图3A、图4A、图5A和图6A的线A-A’截取的截面图。图2C、图3C、图4C、图5C和图6C分别是沿图2A、图3A、图4A、图5A和图6A的线B-B’截取的截面图。图3D、图4D、图5D和图6D是分别沿图3A、图4A、图5A和图6A的线C-C’截取的截面图。
为了描述的简洁，相同的附图标记被用于参考图1A至图1D描述的部件，并且将省略重复的描述。
参考图2A、图2B和图2C，第二半导体层SP2可以形成在第一半导体层SP1上，并且第三半导体层SP3可以形成在第二半导体层SP2上。外围堆叠PE、单元堆叠CE、沟道结构CS、支撑柱子PC和支撑结构PS可以在形成第三半导体层SP3之后形成。
在将绝缘层和牺牲层交替堆叠在第三半导体层SP3上之后，形成穿透绝缘层和牺牲层的孔，以形成单元堆叠CE和外围堆叠PE，外围堆叠PE包括绝缘图案IP和牺牲图案FP。孔可以形成为进一步穿透第三半导体层SP3和第二半导体层SP2。随后，可以形成填充在孔中的沟道结构CS、支撑柱子PC和支撑结构PS。
可以形成穿透单元堆叠CE和外围堆叠PE的栅极分离膜GDL。形成栅极分离膜GDL可以包括：对单元堆叠CE、外围堆叠PE、沟道结构CS和支撑柱子PC中的每一个的上部进行图案化，以形成各自在第一方向D1上延伸的沟槽，并且利用氧化物来填充沟槽。
参考图3A、图3B、图3C和图3D，可以形成第一缝隙SL1、第二缝隙SL2和一个或多个穿透缝隙NL。第一缝隙SL1和第二缝隙SL2各自可以在第一方向D1上延伸。第一缝隙SL1和第二缝隙SL2各自可以穿透单元堆叠CE和外围堆叠PE。穿透缝隙NL可以穿透外围堆叠PE。第一缝隙SL1和第二缝隙SL2以及穿透缝隙NL各自可以进一步穿透第二半导体层SP2和第三半导体层SP3。
穿透缝隙NL和第一缝隙SL1的一部分可以被布置在支撑结构PS的第一侧壁部分PS1之间。第一缝隙SL1可以在第二方向D2上与支撑结构PS的第一侧壁部分PS1间隔开。穿透缝隙NL可以在第二方向D2上与支撑结构PS的第一侧壁部分PS1间隔开。第一缝隙SL1和穿透缝隙NL可以在第一方向D1上彼此间隔开，其中第一支撑柱子PC1介于其之间。第二缝隙SL2和支撑结构PS可以在第一方向D1上彼此间隔开。第二缝隙SL2和支撑结构PS可以在第二方向D2上彼此间隔开。第二缝隙SL2可以在第二方向D2上彼此间隔开，其中第一缝隙SL1介于其之间。第一缝隙SL1和第二缝隙SL2可以在第二方向D2上彼此间隔开。第二缝隙SL2和支撑结构PS之间的最短距离可以大于第一缝隙SL1和支撑结构PS之间的最短距离。在形成第一缝隙SL1和第二缝隙SL2以及穿透缝隙NL时，绝缘图案IP和牺牲图案FP的侧壁可以被暴露。
可以选择性地蚀刻由第一缝隙SL1、第二缝隙SL2和穿透缝隙NL暴露的牺牲图案FP。因此，可以去除每个牺牲图案FP的各部分，所述各部分与第一缝隙SL1、第二缝隙SL2和穿透缝隙NL相邻。
在外围堆叠PE中，牺牲图案FP未被去除的部分可以被定义为第二部分PE2。第二部分PE2可以包括交替堆叠的第二绝缘图案IP2和牺牲图案FP。
在外围堆叠PE中，通过第一缝隙SL1和穿透缝隙NL去除牺牲图案FP的部分可以被定义为第一部分PE1。第一部分PE1可以包括在第三方向D3上彼此间隔开的第一绝缘图案IP1。在第一绝缘图案IP1之间可以形成空的空间。
在外围堆叠PE中，通过第一缝隙SLl和第二缝隙SL2去除牺牲图案FP的部分可以被定义为第三部分PE3。第三部分PE3可以包括在第三方向D3上彼此间隔开的第三绝缘图案IP3。在第三绝缘图案IP3之间可以形成空的空间。
参考图4A、图4B、图4C和图4D，可以在外围堆叠PE的第一部分PE1的第一绝缘图案IP1之间以及第三部分PE3的第三绝缘图案IP3之间填充导电图案CP。例如，导电图案CP包括第一导电图案和第二导电图案，第一导电图案CP可以分别填充第一空间，第一空间中的每一个在第一部分PE1的相邻成对的第一绝缘图案IP1之间，并且第二导电图案CP可以分别填充第二空间，第二空间中的每一个在第三部分PE3的相邻成对的第三绝缘图案IP3之间。导电图案CP的侧壁可以通过第一缝隙SL1和第二缝隙SL2以及穿透缝隙NL被暴露。
参考图5A、图5B、图5C和图5D，第一绝缘膜110可以形成在外围堆叠PE上。第一绝缘膜110可以覆盖由第一缝隙SL1和第二缝隙SL2以及穿透缝隙NL暴露的第一半导体层SP1的上表面、第二半导体层SP2和第三半导体层SP3的侧壁、第一绝缘图案IP1、第二绝缘图案IP2和第三绝缘图案IP3的侧壁以及导电图案CP的侧壁。
掩模图案MP可以形成在第一绝缘膜110上。形成掩模图案MP可以包括在第一绝缘膜110上形成掩模层，以及将掩模层图案化。掩模图案MP可以完全填充第一缝隙SL1和第二缝隙SL2。掩模图案MP可以暴露穿透缝隙NL。可以通过掩模图案MP进一步覆盖第一绝缘膜110的与第一缝隙SL1和第二缝隙SL2相邻的部分。可以通过掩模图案MP暴露第一绝缘膜110的与穿透缝隙NL相邻的部分。
参考图6A、图6B、图6C和图6D，可以使用掩模图案MP作为蚀刻掩模来蚀刻第一绝缘膜110。例如，当在图5A的平面图中观察时未被掩模图案MP覆盖的第一绝缘膜110的部分被蚀刻。结果，外围堆叠PE的第一部分PE1的第一绝缘图案IP1和导电图案CP的侧壁可以再次被穿透缝隙NL暴露。随后，可以去除掩模图案MP。
经暴露的外围堆叠PE的第一部分PE1的导电图案CP可以被选择性地去除。可以在外围堆叠PE的第一部分PE1的第一绝缘图案IP1之间再次形成空的空间。
返回参考图1A至图1D，第二绝缘膜120可以形成在外围堆叠PE上。第二绝缘膜120可以填充在外围堆叠PE的第一部分PE1的第一绝缘图案IP1之间。第二绝缘膜120可以填充在穿透缝隙NL的一部分中。第二绝缘膜120可以填充在第一缝隙SL1和第二缝隙SL2的一部分中。
第一缝隙SL1可以被第一缝隙结构SS1完全填充，穿透缝隙NL可以被穿透结构NS完全填充，并且第二缝隙SL2可以被第二缝隙结构SS2完全填充。例如，第一缝隙SL1的其余部分可以基本上完全填充有一个或多个导电材料以形成第一缝隙结构SS1，穿透缝隙NL的其余部分可以基本上完全填充有一个或多个导电材料以形成穿透结构NS，并且第二缝隙SL2的其余部分可以基本上完全填充有绝缘材料。
图7是图示根据本公开的实施例的存储器系统的配置的框图。
参考图7，根据本公开的实施例的存储器系统1100包括存储器装置1120和存储器控制器1110。
存储器装置1120可以包括参考图1A至图1D描述的结构。存储器装置1120可以是由多个闪存芯片配置的多芯片封装件。
存储器控制器1110被配置为控制存储器装置1120，并且可以包括静态随机存取存储器(SRAM)1111、中央处理单元(CPU)1112、主机接口1113、纠错码电路(ECC)1114和存储器接口1115。SRAM1111用作CPU 1112的操作存储器，CPU 1112执行用于存储器控制器1110的数据交换的所有控制操作，并且主机接口1113包括与存储器系统1100连接的主机的数据交换协议。另外，ECC电路1114检测并纠正从存储器装置1120读取的数据中包括的错误，并且存储器接口1115执行与存储器装置1120的对接。另外，存储器控制器1110还可以包括存储用于与主机接口进行对接的代码数据的只读存储器(ROM)。
上述存储器系统1100可以是存储器卡或固态驱动器(SSD)，存储器装置1120和存储器控制器1110与存储器卡或固态驱动器(SSD)进行组合。例如，当存储器系统1100是SSD时，存储器控制器1110可以通过各种接口协议(例如，通用串行总线(USB)、多媒体卡(MMC)、外围部件互连高速(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)以及集成驱动电子装置(IDE))中的至少一个来与外部(例如，主机)通信。
图8是图示根据本公开的实施例的计算系统的配置的框图。
参考图8，根据本公开的实施例的计算系统1200可以包括电连接到系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储器系统1210。另外，当计算系统1200是移动装置时，可以进一步包括用于向计算系统1200提供操作电压的电池，并且可以进一步包括应用程序芯片组、相机图像处理器(CIS)、移动DRAM等。
存储器系统1210可以由如参考图7描述的存储器装置1212和存储器控制器1211来配置。

Claims (30)

1.一种半导体存储器装置，包括：
第一半导体层；
单元堆叠和外围堆叠，各自被设置在所述第一半导体层上；
第一缝隙结构，在第一方向上延伸并且穿透所述单元堆叠和所述外围堆叠；
穿透结构，穿透所述外围堆叠并且与所述第一缝隙结构间隔开；以及
支撑结构，穿透所述外围堆叠，
其中所述支撑结构包括彼此间隔开的第一侧壁部分和将所述第一侧壁部分彼此连接的第二侧壁部分，并且
其中所述穿透结构被设置在所述第一侧壁部分之间。
2.根据权利要求1所述的半导体存储器装置，其中所述第一缝隙结构的一部分被设置在所述第一侧壁部分之间。
3.根据权利要求1所述的半导体存储器装置，还包括支撑柱子，所述支撑柱子被设置在所述第一缝隙结构和所述穿透结构之间，所述支撑柱子穿透所述外围堆叠。
4.根据权利要求1所述的半导体存储器装置，还包括第二缝隙结构，所述第二缝隙结构在所述第一方向上延伸并且在与所述第一方向交叉的第二方向上与所述第一缝隙结构间隔开，
其中所述第二缝隙结构与所述支撑结构间隔开。
5.根据权利要求1所述的半导体存储器装置，其中所述外围堆叠包括所述支撑结构中的第一部分，并且
其中所述穿透结构穿透所述外围堆叠的所述第一部分。
6.根据权利要求5所述的半导体存储器装置，其中所述第一部分包括在垂直方向上布置的第一绝缘图案和填充一个或多个空间的绝缘膜，所述空间中的每个空间在相邻的成对的所述第一绝缘图案之间，并且
其中所述第一绝缘图案和所述绝缘膜各自包括氧化物。
7.根据权利要求5所述的半导体存储器装置，其中：
所述外围堆叠还包括通过所述支撑结构与所述第一部分间隔开的第二部分；
所述第二部分包括交替堆叠的第二绝缘图案和牺牲图案；
所述第二绝缘图案各自包括氧化物；并且
所述牺牲图案各自包括氮化物。
8.根据权利要求1所述的半导体存储器装置，其中：
所述外围堆叠包括连接至所述单元堆叠的一部分；
所述外围堆叠的所述部分包括交替堆叠的绝缘图案和导电图案；并且
所述外围堆叠的所述部分的一部分被设置在所述第一侧壁部分之间。
9.根据权利要求1所述的半导体存储器装置，其中所述第一缝隙结构与所述支撑结构间隔开。
10.根据权利要求9所述的半导体存储器装置，其中所述第一缝隙结构在所述第一方向上与所述第二侧壁部分间隔开。
11.根据权利要求1所述的半导体存储器装置，其中所述穿透结构包括导电材料。
12.一种半导体存储器装置，包括：
第一半导体层；
单元堆叠和外围堆叠，各自被设置在所述第一半导体层上；以及
支撑结构，穿透所述外围堆叠，
其中所述外围堆叠包括被所述支撑结构包围的第一部分和通过所述支撑结构与所述第一部分间隔开的第二部分，
其中所述第一部分包括在垂直方向上布置的第一绝缘图案和填充一个或多个空间的绝缘膜，所述空间中的每个空间在相邻的成对的所述第一绝缘图案之间，并且
其中所述第二部分包括交替堆叠的第二绝缘图案和牺牲图案。
13.根据权利要求12所述的半导体存储器装置，其中所述第一绝缘图案和所述第二绝缘图案以及所述绝缘膜各自包括氧化物，并且
其中所述牺牲图案各自包括氮化物。
14.根据权利要求12所述的半导体存储器装置，还包括穿透结构，所述穿透结构穿透所述第一部分并且被所述支撑结构包围，
其中所述穿透结构包括导电材料。
15.一种半导体存储器装置，包括：
第一半导体层；
单元堆叠和外围堆叠，各自被设置在所述第一半导体层上；
穿透结构，穿透所述外围堆叠；以及
支撑结构，穿透所述外围堆叠，
其中所述外围堆叠包括所述支撑结构中的第一部分和将所述第一部分与所述单元堆叠连接的第二部分，并且
其中所述穿透结构穿透所述第一部分。
16.根据权利要求15所述的半导体存储器装置，还包括缝隙结构，所述缝隙结构与所述穿透结构间隔开并且穿透所述外围堆叠和所述单元堆叠的所述第一部分和所述第二部分。
17.根据权利要求16所述的半导体存储器装置，其中所述缝隙结构的一部分被设置在所述支撑结构中。
18.根据权利要求17所述的半导体存储器装置，其中所述支撑结构包括彼此间隔开的第一侧壁部分和将所述第一侧壁部分连接的第二侧壁部分。
19.根据权利要求17所述的半导体存储器装置，其中所述缝隙结构与所述支撑结构间隔开。
20.根据权利要求15所述的半导体存储器装置，其中所述第一部分包括彼此间隔开的第一绝缘图案和填充一个或多个空间的绝缘膜，所述空间中的每个空间在相邻的成对的所述第一绝缘图案之间，并且
其中所述第二部分包括交替堆叠的第二绝缘图案和导电图案。
21.一种制造半导体存储器装置的方法，所述方法包括：
形成单元堆叠和外围堆叠；
形成穿透所述外围堆叠的支撑结构，所述外围堆叠包括被设置在所述支撑结构中的第一部分；
形成穿透所述第一部分的穿透缝隙，所述第一部分包括第一牺牲图案和第一绝缘图案；
通过所述穿透缝隙去除所述第一部分的所述第一牺牲图案；
利用第一导电图案来填充第一空间，所述第一空间中的每个第一空间在所述第一部分的相邻的成对的所述第一绝缘图案之间；以及
通过所述穿透缝隙去除所述第一部分的所述第一导电图案。
22.根据权利要求21所述的方法，其中所述外围堆叠还包括连接至所述单元堆叠的第二部分，所述方法还包括：
形成穿透所述第二部分的第一缝隙，所述第二部分包括第二牺牲图案和第二绝缘图案；
通过所述第一缝隙去除所述第二部分的所述第二牺牲图案；以及
利用第二导电图案来填充第二空间，所述第二空间中的每个第二空间在所述第二部分的相邻的成对的所述第二绝缘图案之间。
23.根据权利要求22所述的方法，其中所述第一缝隙的一部分被设置在所述支撑结构中。
24.根据权利要求21所述的方法，其中所述支撑结构包括彼此间隔开的第一侧壁部分和将所述第一侧壁部分彼此连接的第二侧壁部分，并且
其中所述穿透缝隙被设置在所述第一侧壁部分之间。
25.根据权利要求21所述的方法，还包括：在去除所述第一部分的所述第一导电图案之后，利用绝缘膜来填充所述第一空间。
26.根据权利要求21所述的方法，其中通过所述穿透缝隙去除所述第一部分的第一导电图案包括：
形成覆盖所述第一部分的所述第一导电图案的绝缘膜；以及
形成暴露所述绝缘膜的掩模图案。
27.根据权利要求26所述的方法，其中通过所述穿透缝隙去除所述第一部分的第一导电图案还包括：使用所述掩模图案作为蚀刻掩模来蚀刻所述绝缘膜，以暴露所述第一部分的所述第一导电图案。
28.一种制造半导体存储器装置的方法，所述方法包括：
形成单元堆叠和外围堆叠，所述外围堆叠包括绝缘图案和牺牲图案；
形成穿透所述外围堆叠的支撑结构；
形成穿透所述单元堆叠和所述外围堆叠的第一缝隙，所述第一缝隙的一部分被设置在所述支撑结构中；
形成穿透所述外围堆叠的穿透缝隙，所述穿透缝隙被设置在所述支撑结构中；
通过所述第一缝隙和所述穿透缝隙去除所述外围堆叠的所述牺牲图案；
利用导电图案来填充空间，所述空间中的每个空间在所述外围堆叠的相邻的成对的所述绝缘图案之间；以及
去除被所述穿透缝隙暴露的所述导电图案。
29.根据权利要求28所述的方法，其中去除被所述穿透缝隙暴露的所述导电图案包括：形成填充所述第一缝隙并暴露所述穿透缝隙的掩模图案。
30.根据权利要求28所述的方法，还包括：在去除所述导电图案之后，利用绝缘膜来填充所述空间。
CN202010650969.9A 2019-10-11 2020-07-08 半导体存储器装置及其制造方法 Active CN112652629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0126177 2019-10-11
KR1020190126177A KR20210043241A (ko) 2019-10-11 2019-10-11 반도체 메모리 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN112652629A true CN112652629A (zh) 2021-04-13
CN112652629B CN112652629B (zh) 2024-04-26

Family

ID=75346685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010650969.9A Active CN112652629B (zh) 2019-10-11 2020-07-08 半导体存储器装置及其制造方法

Country Status (3)

Country Link
US (2) US11444092B2 (zh)
KR (1) KR20210043241A (zh)
CN (1) CN112652629B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210101652A (ko) 2020-02-10 2021-08-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20210142914A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 3차원 반도체 메모리 장치
US20230380151A1 (en) * 2022-05-18 2023-11-23 Sandisk Technologies Llc Three-dimensional memory device containing word line contacts which extend through drain-select-level isolation structures and methods of making the same

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072274A1 (en) * 2007-09-14 2009-03-19 Qimonda Ag Integrated circuit including a first gate stack and a second gate stack and a method of manufacturing
JP2011165972A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 不揮発性半導体記憶装置
US20120280303A1 (en) * 2011-05-02 2012-11-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method of manufacturing the same
US20130032873A1 (en) * 2011-08-04 2013-02-07 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
US20160126252A1 (en) * 2014-10-30 2016-05-05 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device and semiconductor memory device
US20160126251A1 (en) * 2014-10-30 2016-05-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US20160225785A1 (en) * 2015-01-30 2016-08-04 Chaeho Kim Semiconductor memory device and method of fabricating the same
WO2016167984A1 (en) * 2015-04-15 2016-10-20 Sandisk Technologies Llc A metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
US20170084624A1 (en) * 2015-09-18 2017-03-23 Changhyun LEE Three-dimensional semiconductor device with vertical and horizontal channels in stack structure having electrodes vertically stacked on the substrate
CN106558590A (zh) * 2015-09-24 2017-04-05 旺宏电子股份有限公司 存储器元件及其制造方法
CN106952926A (zh) * 2016-01-07 2017-07-14 三星电子株式会社 半导体存储器件
CN107068687A (zh) * 2017-03-08 2017-08-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
US20170338241A1 (en) * 2016-05-23 2017-11-23 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
US20180090512A1 (en) * 2016-09-23 2018-03-29 Ki-Woong Kim Methods of Fabricating Three-Dimensional Semiconductor Devices
CN108431955A (zh) * 2016-02-15 2018-08-21 桑迪士克科技有限责任公司 具有虚设电介质层堆叠体下方的外围器件的三维存储器器件及其制造方法
CN109103193A (zh) * 2017-06-21 2018-12-28 三星电子株式会社 垂直存储器件
CN109427805A (zh) * 2017-08-31 2019-03-05 爱思开海力士有限公司 半导体器件及其制造方法
CN110114881A (zh) * 2017-03-08 2019-08-09 长江存储科技有限责任公司 三维存储器件的贯穿阵列触点结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092483A (ko) 2011-02-11 2012-08-21 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20130070153A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법
KR20160011095A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치
KR20160137103A (ko) * 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10242998B2 (en) * 2016-03-15 2019-03-26 Toshiba Memory Corporation Semiconductor memory device having a laminated body including a plurality of control gate electrodes laminated in a first direction
KR102591057B1 (ko) 2016-04-08 2023-10-18 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
CN106920796B (zh) * 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR102469539B1 (ko) * 2017-12-22 2022-11-22 삼성전자주식회사 비휘발성 메모리 장치, 비휘발성 메모리 장치의 동작 방법 및 저장 장치

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072274A1 (en) * 2007-09-14 2009-03-19 Qimonda Ag Integrated circuit including a first gate stack and a second gate stack and a method of manufacturing
JP2011165972A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 不揮発性半導体記憶装置
US20120280303A1 (en) * 2011-05-02 2012-11-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method of manufacturing the same
US20130032873A1 (en) * 2011-08-04 2013-02-07 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
US20160126252A1 (en) * 2014-10-30 2016-05-05 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device and semiconductor memory device
US20160126251A1 (en) * 2014-10-30 2016-05-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US20160225785A1 (en) * 2015-01-30 2016-08-04 Chaeho Kim Semiconductor memory device and method of fabricating the same
WO2016167984A1 (en) * 2015-04-15 2016-10-20 Sandisk Technologies Llc A metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
US20170084624A1 (en) * 2015-09-18 2017-03-23 Changhyun LEE Three-dimensional semiconductor device with vertical and horizontal channels in stack structure having electrodes vertically stacked on the substrate
CN106558590A (zh) * 2015-09-24 2017-04-05 旺宏电子股份有限公司 存储器元件及其制造方法
CN106952926A (zh) * 2016-01-07 2017-07-14 三星电子株式会社 半导体存储器件
CN108431955A (zh) * 2016-02-15 2018-08-21 桑迪士克科技有限责任公司 具有虚设电介质层堆叠体下方的外围器件的三维存储器器件及其制造方法
US20170338241A1 (en) * 2016-05-23 2017-11-23 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN107425005A (zh) * 2016-05-23 2017-12-01 爱思开海力士有限公司 半导体装置及其制造方法
US20180090512A1 (en) * 2016-09-23 2018-03-29 Ki-Woong Kim Methods of Fabricating Three-Dimensional Semiconductor Devices
CN107068687A (zh) * 2017-03-08 2017-08-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN110114881A (zh) * 2017-03-08 2019-08-09 长江存储科技有限责任公司 三维存储器件的贯穿阵列触点结构
CN109103193A (zh) * 2017-06-21 2018-12-28 三星电子株式会社 垂直存储器件
CN109427805A (zh) * 2017-08-31 2019-03-05 爱思开海力士有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US11980027B2 (en) 2024-05-07
CN112652629B (zh) 2024-04-26
US20210111181A1 (en) 2021-04-15
US11444092B2 (en) 2022-09-13
US20220375955A1 (en) 2022-11-24
KR20210043241A (ko) 2021-04-21

Similar Documents

Publication Publication Date Title
US10283514B2 (en) Semiconductor device and method of manufacturing the same
US10014058B2 (en) Semiconductor device and method of manufacturing the same
CN112652629B (zh) 半导体存储器装置及其制造方法
US11706926B2 (en) Method of manufacturing a semiconductor memory device
US11264399B2 (en) Semiconductor device and method of manufacturing the same
CN112928120B (zh) 半导体存储器装置及其制造方法
CN113206103B (zh) 半导体存储器装置及其制造方法
US20210175242A1 (en) Semiconductor memory device and manufacturing method of the semiconductor memory device
US20240130134A1 (en) Semiconductor memory device and manufacturing method thereof
CN110911415A (zh) 半导体装置及其制造方法
US20210358943A1 (en) Semiconductor device and manufacturing method of the semiconductor device
KR101997269B1 (ko) 반도체 메모리 장치
US10396168B2 (en) Semiconductor device and manufacturing method thereof
CN112310102B (zh) 半导体存储器装置
CN113130499B (zh) 半导体存储器装置及其制造方法
CN113206102B (zh) 半导体存储器装置及其制造方法
US20220165748A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US20210159245A1 (en) Semiconductor memory device
KR20220168000A (ko) 반도체 장치 및 그 제조 방법
CN113206102A (zh) 半导体存储器装置及其制造方法
CN116896897A (zh) 制造半导体存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant