CN112652266A - 一种显示面板以及显示装置 - Google Patents

Abstract

本发明公开一种显示面板以及显示装置。显示面板包括多行子像素；子像素包括像素驱动电路和LED元件；像素驱动电路与所述LED元件电连接，用于向LED元件传输驱动电流；显示面板包括N种颜色的子像素；还包括发光时长控制电路，发光时长控制电路包括M个发光时长控制子电路；每个所述发光时长控制子电路用于向至少一种颜色子像素提供发光时长控制脉冲信号，以控制至少一种颜色子像素的LED元件的发光时长；不同所述发光时长控制子电路电连接的所述子像素的颜色不同；不同所述发光时长控制子电路所控制的子像素的发光时长不同；M小于等于N，M和N均为大于1的正整数。本发明可以通过调整发光时长匹配不同颜色子像素发光效率以及白平衡亮度需求等要求。

Description

一种显示面板以及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板以及显示装置。

背景技术

发光二极管显示器为新一代的显示技术，具有尺寸小、重量轻、亮度高、寿命长、功耗低、响应时间快及可控性强的优点，相比于有机发光二极管显示器件具有更高的发光亮度、发光效率以及更低的运行功耗等优势，因而逐渐受到人们的广泛关注。然而发光二极管显示装置中发光颜色不一样的LED元件，其发光效率以及白平衡亮度需求也不同，若均采用相同的发光时长控制，会对显示画面的显示效果造成影响。

发明内容

本发明实施例提供一种显示面板以及显示装置，用于解决不同颜色子像素的LED元件发光效率、白平衡亮度需求等不同，影响显示效果的问题。

第一方面，本发明实施例提供了一种显示面板，包括：

包括多行子像素；所述子像素包括像素驱动电路和LED元件；所述像素驱动电路与所述LED元件电连接，用于向所述LED元件传输驱动电流；所述显示面板包括N种颜色的子像素；

还包括发光时长控制电路，所述发光时长控制电路包括M个发光时长控制子电路；

每个所述发光时长控制子电路用于向至少一种颜色子像素提供发光时长控制脉冲信号，以控制至少一种颜色子像素的LED元件的发光时长；不同所述发光时长控制子电路电连接的所述子像素的颜色不同；

不同所述发光时长控制子电路所控制的子像素的发光时长不同；其中，M小于等于N，M和N均为大于1的正整数。

第二方面，本发明实施例还提供了一种显示装置，该显示装置包括：第一方面所述的显示面板。

本发明实施例提供的显示面板及显示装置中，通过设置发光时长控制电路，发光时长控制电路包括M个发光时长控制子电路；每个发光时长控制子电路用于向至少一种颜色子像素提供发光时长控制脉冲信号，以控制至少一种颜色子像素的LED元件的发光时长。并且不同发光时长控制子电路电连接的子像素的颜色不同，不同发光时长控制子电路所控制的子像素的发光时长不同。因此可以通过调整发光时间以匹配不同颜色LED元件发光效率、白平衡亮度需求等规要求。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的一种显示面板的结构示意图；

图2为本发明实施例提供的又一种显示面板的结构示意图；

图3为本发明实施例提供的又一种显示面板的结构示意图；

图4为图3所述显示面板的一种驱动时序图；

图5为本发明实施例提供的又一种显示面板的结构示意图；

图6为图5所示显示面板的一种驱动时序图；

图7为本发明实施例提供的又一种显示面板的结构示意图；

图8为图7所示显示面板的一种驱动时序图；

图9为本发明实施例提供的又一种显示面板的结构示意图；

图10为本发明实施例提供的又一种显示面板的结构示意图；

图11为本发明实施例提供的又一种驱动时序图；

图12为本发明实施例提供的一种像素驱动电路的结构示意图；

图13为图12所示显示面板的一种驱动时序；

图14为图12所示显示面板的又一种驱动时序；

图15为本发明实施例提供的一种移位寄存器的结构示意图；

图16为本发明实施例提供的又一种移位寄存器的结构示意图；

图17为本发明实施例提供的一种移位寄存器的驱动时序图；

图18为本发明实施例提供的一种锁存模块的电路结构示意图；

图19为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

图1为本发明实施例提供的一种显示面板的结构示意图，如图1所示，包括多行子像素。子像素包括像素驱动电路和LED元件(图1中未示出)。像素驱动电路与LED元件电连接，用于向LED元件传输驱动电流。显示面板包括N种颜色的子像素。图1中示例性的设置N＝3。3种颜色分别为第一颜色、第二颜色和第三颜色。第一颜色子像素用101表示，第二颜色子像素用102表示，第三颜色子像素用103表示。显示面板还包括发光时长控制电路200。发光时长控制电路200包括M个发光时长控制子电路。

每个发光时长控制子电路用于向至少一种颜色子像素提供发光时长控制脉冲信号，以控制至少一种颜色子像素的LED元件的发光时长。不同发光时长控制子电路电连接的子像素的颜色不同。其中，M小于等于N，M和N均为大于1的正整数。图1示例性的设置发光时长控制电路200包括3个发光时长控制子电路，分别为第一发光时长控制子电路201、第二发光时长控制子电路202和第三发光时长控制子电路203。第一发光时长控制子电路201用于向第一颜色子像素101提供发光时长控制脉冲信号，以控制第一颜色子像素的LED元件的发光时长。第二发光时长控制子电路202用于向第二颜色子像素102提供发光时长控制脉冲信号，以控制第二颜色子像素的LED元件的发光时长。第三发光时长控制子电路203用于向第三颜色子像素103提供发光时长控制脉冲信号，以控制第三颜色子像素的LED元件的发光时长。其中，不同发光时长控制子电路所控制的子像素的发光时长不同。

可选的，由于不同颜色子像素的发光效率不同，为实现不同发光效率的子像素在同一灰阶电压下的发光亮度一致，可以通过本发明实施例中的发光时长控制子电路调整各颜色的子像素的发光时长不同，以使不同颜色的子像素在相同灰阶电压下的发光亮度能够基本保持一致，提高显示面板的显示均一性。

例如设置发光效率最小的LED元件的发光时长最长。若第一颜色子像素201的发光效率最小，第一发光时长控制子电路201向第一颜色子像素101提供发光时长控制脉冲信号，控制第一颜色子像素201的LED元件的发光时长最长。由于第一颜色子像素的发光效率最低，因而可以通过第一发光时长控制子电路201向第一颜色子像素101提供占空比大的发光时长控制脉冲信号，增加第一颜色子像素的发光时长，从而使第一颜色子像素、第二颜色子像素以及第三颜色子像素在相同灰阶下的发光亮度能够基本保持一致，提高显示面板的显示均一性。

此外，由于白平衡亮度的规格要求，不同颜色的子像素所对应的发光亮度不同。以红色子像素、绿色子像素以及蓝色子像素为例，基于白平衡亮度要求，红色子像素、绿色子像素以及蓝色子像素的发光亮度需求比为：4.5/9/1。根据红色子像素、蓝色子像素以及绿色子像素的IV特性曲线可知，红色子像素的驱动电流要远远大于其他颜色子像素的驱动电流，因此红色子像素的像素驱动电路的尺寸需要设计很大，以适应输出足够大的驱动电流。这不符合高分辨率显示面板的发展趋势，并且过高的驱动电流还容易造成电路的损伤。

有鉴于此，本发明实施例通过设置多个发光时长控制子电路，调节至少部分不同颜色的子像素的发光时长，进而，通过调整子像素的发光时长来调整发光亮度。对于发光亮度需求较大的子像素，本发明实施例无需将像素驱动电路尺寸做大，即可实现提高显示面板的分辨率，降低子像素的驱动电流的效果。

本发明实施例可以综合考虑子像素的发光效率和白平衡发光亮度需求，通过发光时长控制电路调整子像素的发光时长。例如对于发光效率低且白平衡发光亮度需求高的子像素，可以设置较长的发光时长。例如可以参考如下公式I＝f(A*T)；其中，I为子像素的白平衡发光亮度；A为子像素的发光效率；T为子像素的发光时长；f()表示关于子像素的发光效率与子像素的发光时长的函数。即可以通过调整子像素的发光时长以匹配发光效率以及白平衡下的子像素发光亮度需求。

可选的，若除发光效率最低的子像素外，其他颜色子像素的发光效率之间差异不大，那么还可以仅设置2个发光时长控制子电路。如图2所示，发光时长控制电路200包括2个发光时长控制子电路，分别为第一发光时长控制子电路201和第二发光时长控制子电路202。第一发光时长控制子电路201用于向第一颜色子像素101提供发光时长控制脉冲信号，以控制第一颜色子像素的LED元件的发光时长；第二发光时长控制子电路202用于向第二颜色子像素102以及第三颜色子像素103提供发光时长控制脉冲信号，以控制第二颜色子像素102以及第三颜色子像素103的LED元件的发光时长；其中，发光效率最小的LED元件的发光时长最长。即第一颜色子像素201的发光效率最小，第一发光时长控制子电路201向第一颜色子像素101提供发光时长控制脉冲信号，控制第一颜色子像素201的LED元件的发光时长最长。除第一颜色外的其他颜色的子像素连接同一发光时长控制子电路，即除第一颜色外的其他颜色的子像素的发光时长相同。

在上述各实施例的基础上，可选的，发光时长控制子电路可以与LED元件的阴极电连接，发光时长控制脉冲信号为阴极脉冲信号。发光时长控制子电路用于为LED元件的阴极提供阴极脉冲信号，不同发光时长控制子电路提供的阴极脉冲信号的占空比不同。

如图3所示，以显示面板包括3种颜色的子像素，发光时长控制电路200包括3个发光时长控制子电路为例进行介绍。各发光时长控制子电路均与LED元件11的阴极电连接，LED元件11的阳极与所属子像素的像素驱动电路12电连接。像素驱动电路12向LED元件11的阳极提供驱动电流，且LED元件11的阴极为有效低电平时，LED元件发光，因此可以通过调节向LED元件11的阴极提供的阴极脉冲信号的占空比实现对发光时长的控制。图4为图3所述显示面板的一种驱动时序图，如图4所示，PVEE201为第一发光时长控制子电路201向第一颜色子像素101提供的阴极脉冲信号；PVEE202为第二发光时长控制子电路202向第二颜色子像素102提供的阴极脉冲信号；PVEE203为第三发光时长控制子电路203向第三颜色子像素103提供的阴极脉冲信号。本发明实施例设置PVEE201的占空比最大，PVEE201的占空比大于PVEE202的占空比，PVEE202的占空比大于PVEE203的占空比。若仅考虑发光效率的差异，比如第一颜色子像素101的发光效率最低，第二颜色子像素102的发光效率小于第三颜色子像素103的发光效率，那么设置PVEE201的占空比最大，PVEE201的占空比大于PVEE202的占空比，PVEE202的占空比大于PVEE203的占空比，可以使第一颜色子像素101、第二颜色子像素102以及第三颜色子像素103在相同灰阶下的发光亮度能够基本保持一致，提高显示面板的显示均一性。

图5为本发明实施例提供的又一种显示面板的结构示意图，图6为图5所示显示面板的一种驱动时序图。PVEE201为第一发光时长控制子电路201向第一颜色子像素101提供的阴极脉冲信号；PVEE202为第二发光时长控制子电路202向第二颜色子像素102以及第三颜色子像素103提供的阴极脉冲信号。如图5以及图6所示，若除发光效率最低的子像素外，其他颜色子像素的发光效率之间差异不大，那么还可以仅设置2个发光时长控制子电路。如图5所示，发光时长控制电路200包括2个发光时长控制子电路，分别为第一发光时长控制子电路201和第二发光时长控制子电路202。显示面板包括3种颜色的子像素，各发光时长控制子电路均与LED元件11的阴极电连接。第一发光时长控制子电路201与第一颜色子像素101的LED元件的阴极电连接，第二发光时长控制子电路202与第二颜色子像素102以及第三颜色子像素103的LED元件的阴极电连接。第一颜色子像素201的发光效率最低，第一发光时长控制子电路201向第一颜色子像素101的LED元件的阴极提供的阴极脉冲信号占空比最大。第二发光时长控制子电路202向第二颜色子像素102以及第三颜色子像素103的LED元件的阴极提供相同占空比的阴极脉冲信号，且第二发光时长控制子电路202提供的阴极脉冲信号占空比小于第一发光时长控制子电路201提供的阴极脉冲信号占空比。

可选的，由于相同颜色子像素的发光时长相同，因此可以将各行相同颜色子像素的LED元件的阴极连接同一发光时长控制子电路，如图3或图5所示。

可选的，发光时长控制子电路还可以与像素驱动电路的发光控制信号端电连接，发光时长控制脉冲信号为发光控制信号。发光时长控制子电路用于为像素驱动电路提供发光控制信号，不同发光信号控制子电路提供的发光控制信号的占空比不同。由于发光控制信号可以控制像素驱动电路的驱动电流是否流过LED元件，因此可以设置发光时长控制子电路与像素驱动电路的发光控制信号端电连接，通过发光时长控制子电路向像素驱动电路提供发光控制信号，进而控制LED元件的发光时间。如图7所示，显示面板包括3种颜色子像素，分别为第一颜色子像素101、第二颜色子像素102和第三颜色子像素103，发光时长控制电路20包括第一发光时长控制子电路201、第二发光时长控制子电路202和第三发光时长控制子电路203。第一发光时长控制子电路201与第一颜色子像素101的像素驱动电路的发光控制信号端电连接；第二发光时长控制子电路202与第二颜色子像素102的像素驱动电路的发光控制信号端电连接；第三发光时长控制子电路203与第三颜色子像素103的像素驱动电路的发光控制信号端电连接，不同发光信号控制子电路提供的发光控制信号的占空比不同。

举例而言，若仅考虑发光效率的差异，第一颜色子像素101的发光效率最低，第一颜色子像素101的发光效率小于第二颜色子像素102的发光效率，第二颜色子像素102的发光效率小于第三颜色子像素103的发光效率。本发明实施例可以设置第一发光时长控制子电路201向第一颜色子像素101的像素驱动电路提供的发光控制信号Emit 201的占空比最大。第二发光时长控制子电路202向第二颜色子像素102的像素驱动电路提供的发光控制信号为Emit 202，第三发光时长控制子电路203向第三颜色子像素103的像素驱动电路提供的发光控制信号为Emit 203。图8示例性的设置Emit 201的占空比大于Emit 202的占空比，Emit 202的占空比大于Emit 203的占空比。因此发光效率最低的第一颜色子像素101的发光时间最长。

可选的，发光时长控制子电路包括与多行子像素一一对应的多个级联的移位寄存器；移位寄存器与所对应行的至少一种颜色子像素的像素驱动电路的发光控制信号端电连接。各发光时长控制子电路均包括级联的移位寄存器，实现各行子像素逐行扫描输入发光控制信号。

如图9所示，显示面板包括3种颜色子像素，分别为第一颜色子像素101、第二颜色子像素102和第三颜色子像素103；发光时长控制电路20包括第一发光时长控制子电路201、第二发光时长控制子电路202和第三发光时长控制子电路203。第一发光时长控制子电路201包括多个级联的移位寄存器2011，第二发光时长控制子电路202包括多个级联的移位寄存器2021，第三发光时长控制子电路203包括多个级联的移位寄存器2031。

图10为本发明实施例提供的又一种显示面板的结构示意图，如图10所示，显示面板中除发光效率最低的子像素外，其他颜色的子像素均采用同一发光时长控制子电路。示例性的，显示面板包括3种颜色子像素，分别为第一颜色子像素101、第二颜色子像素102和第三颜色子像素103；发光时长控制电路20包括2个发光时长控制子电路，分别为第一发光时长控制子电路201和第二发光时长控制子电路202。第一发光时长控制子电路201与第一颜色子像素101的像素驱动电路的发光控制信号端电连接，第二发光时长控制子电路202与第二颜色子像素102以及第三颜色子像素103的像素驱动电路的发光控制信号端电连接。第一发光时长控制子电路201包括多个级联的移位寄存器2011，第二发光时长控制子电路202包括多个级联的移位寄存器2021。同一行第一颜色子像素101的像素驱动电路的发光控制信号端与第一发光时长控制子电路201的同一级移位寄存器2011连接。同一行第二颜色子像素102以及第三颜色子像素103的像素驱动电路的发光控制信号端与第二发光时长控制子电路202的同一级移位寄存器2021连接。

在上述各实施例的基础上，可选的，不同发光时长控制子电路输出的发光时长控制脉冲信号的频率不同。本发明实施例可以通过设置不同发光时长控制子电路输出的发光时长控制脉冲信号的频率不同，实现不同发光时长控制子电路输出的发光时长控制脉冲信号的占空比不同。如图4、图6以及图8所示，第一颜色子像素连接的发光时长控制子电路输出的发光时长控制脉冲信号的频率最大。

可选的，还可以设置各发光时长控制子电路输出的发光时长控制脉冲信号的频率相同，不同发光时长控制子电路输出的发光时长控制脉冲信号的有效脉冲宽度不同。如图11所示，以发光时长控制脉冲信号为阴极脉冲信号为例，显示面板包括3种颜色的子像素，发光时长控制电路200包括3个发光时长控制子电路为例，PVEE201为第一发光时长控制子电路201向第一颜色子像素101提供的阴极脉冲信号；PVEE202为第二发光时长控制子电路202向第二颜色子像素102提供的阴极脉冲信号；PVEE203为第三发光时长控制子电路203向第三颜色子像素103提供的阴极脉冲信号。PVEE201、PVEE202、PVEE203的频率相同，有效脉冲宽度不同。PVEE201的有效脉冲宽度S1大于PVEE202的有效脉冲宽度S2，PVEE202的有效脉冲宽度S2大于PVEE203的有效脉冲宽度S3，同样也可以实现第一颜色子像素101的发光时长大于第二颜色子像素102的发光时长，第二颜色子像素102的发光时长大于第三颜色子像素103的发光时长。

可选的，本发明实施例提供的显示面板还包括多条扫描线以及栅极扫描电路。栅极扫描电路与用于向各行扫描线提供扫描信号，发光时长控制子电路的发光时长控制脉冲信号的有效脉冲，与栅极扫描电路向所述各行扫描线提供的扫描信号的有效脉冲不交叠。下面以图12所示像素驱动电路为例详细介绍显示面板的工作原理。需要说明的是，图12仅示例性的提供一种可选像素驱动电路，而并非对本发明实施例的限定。例如图12所示的像素驱动电路包括7个晶体管和1个电容，在其他实施方式中，可以根据显示面板的实际需求对像素驱动电路的内部元器件组成以及连接方式进行调整。

如图12所示，像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容Cst。第一晶体管T1的第一端与第二晶体管T2的第二端电连接；第二晶体管T2的第一端与数据线电连接；第二晶体管T2的控制端与第n扫描线Scan n电连接。第三晶体管T3的第一端与第一晶体管T1的第二端电连接，第三晶体管T3的第二端与第一晶体管T1的控制端电连接，第三晶体管T3的控制端与第n扫描线Scan n电连接。第四晶体管T4的第一端与复位信号线Vref电连接，第四晶体管T4的第二端与第一晶体管T1的控制端电连接，第四晶体管T4的控制端与第n-1扫描线Scan n-1电连接。第五晶体管T5的第一端与正性电源信号线PVDD电连接，第五晶体管T5的第二端与第一晶体管T1的第一端电连接，第五晶体管T5的控制端与第n发光控制信号线Emit n电连接。第六晶体管T6的第一端与第一晶体管T1的第二端电连接，第六晶体管T6的第二端与LED元件11的阳极电连接，第六晶体管T6的控制端与第n发光控制信号线Emit n电连接。第七晶体管T7的第一端与复位信号线Vref电连接，第七晶体管T7的第二端与LED元件11的阳极电连接，第七晶体管T7的控制端与第n扫描线Scan n电连接。显示面板的栅极扫描电路用于逐行向各扫描线提供扫描信号。图13为图12所示显示面板的一种驱动时序，参见图13，以显示面板包括第一颜色子像素、第二颜色子像素以及第三颜色子像素；发光时长控制电路包括第一发光时长控制子电路、第二发光时长控制子电路以及第三发光时长控制子电路，各发光时长控制子电路提供的发光时长控制脉冲信号为发光控制信号为例，介绍第n行至第n+2行子像素的驱动时序。其中，Scan n表示栅极扫描电路向第n行子像素提供的扫描信号，Scan n+1表示栅极扫描电路向第n+1行子像素提供的扫描信号，Scan n+2表示栅极扫描电路向第n+2行子像素提供的扫描信号。Emit An表示发光时长控制子电路为第n行的第一颜色子像素的像素驱动电路提供的发光控制信号；Emit Bn表示发光时长控制子电路为第n行的第二颜色子像素的像素驱动电路提供的发光控制信号；Emit Cn表示发光时长控制子电路为第n行的第三颜色子像素的像素驱动电路提供的发光控制信号。Emit An+1表示发光时长控制子电路为第n+1行的第一颜色子像素的像素驱动电路提供的发光控制信号；Emit Bn+1表示发光时长控制子电路为第n+1行的第二颜色子像素的像素驱动电路提供的发光控制信号；Emit Cn+1表示发光时长控制子电路为第n+1行的第三颜色子像素的像素驱动电路提供的发光控制信号。Emit An+2表示发光时长控制子电路为第n+2行的第一颜色子像素的像素驱动电路提供的发光控制信号；Emit Bn+2表示发光时长控制子电路为第n+2行的第二颜色子像素的像素驱动电路提供的发光控制信号；Emit Cn+2表示发光时长控制子电路为第n+2行的第三颜色子像素的像素驱动电路提供的发光控制信号。

参见图13，各发光时长控制子电路的发光时长控制脉冲信号(发光控制信号)的有效脉冲与栅极扫描电路向各行子像素提供的扫描信号的有效脉冲不交叠。

由于显示面板中的线路存在线阻，因此当LED元件不发光时，驱动晶体管的源极电压为PVDD电压。而当LED元件发光时，由于线阻等的分压，驱动晶体管的源极电压小于PVDD电压。所以，若显示面板中有部分子像素的LED元件发光，而在该发光过程中，有其他子像素充电，那么进行充电的子像素的驱动晶体管源电压或小于PVDD电压，因此驱动晶体管的栅源电压Vgs偏低，后续驱动LED元件发光的电流降低，会引起发光亮度变暗。

有鉴于此，本发明实施例设置各发光时长控制子电路的发光时长控制脉冲信号(发光控制信号)的有效脉冲与栅极扫描电路向各行子像素提供的扫描信号的有效脉冲不交叠，可以实现LED元件发光过程中，不存在子像素充电(控制充电过程的扫描信号为有效电平时，与该扫描线连接的子像素进行充电)，因此可以避免子像素的充电不均导致的显示不良。

图13示例性的展示各发光时长控制子电路的提供的发光控制信号的有效脉冲与栅极扫描电路向各行子像素提供的扫描信号的有效脉冲不交叠，在其他实施方式中，还可以设置各发光时长控制子电路的提供的阴极脉冲信号的有效脉冲与栅极扫描电路向各行子像素提供的扫描信号的有效脉冲不交叠。图14为图12所示显示面板的又一种驱动时序，参见图14，以显示面板包括第一颜色子像素101、第二颜色子像素102以及第三颜色子像素103；发光时长控制电路包括第一发光时长控制子电路201、第二发光时长控制子电路202以及第三发光时长控制子电路203，各发光时长控制子电路提供的发光时长控制脉冲信号为阴极脉冲信号为例，介绍第n行至第n+3行子像素的驱动时序。其中，Scan n表示栅极扫描电路向第n行子像素提供的扫描信号，Scan n+1表示栅极扫描电路向第n+1行子像素提供的扫描信号，Scan n+2表示栅极扫描电路向第n+2行子像素提供的扫描信号，Scan n+3表示栅极扫描电路向第n+3行子像素提供的扫描信号。Emit n表示发光时长控制子电路为第n行的各颜色子像素的像素驱动电路提供的发光控制信号；Emit n+1表示发光时长控制子电路为第n+1行的各颜色子像素的像素驱动电路提供的发光控制信号；Emit n+2表示发光时长控制子电路为第n+2行的各颜色子像素的像素驱动电路提供的发光控制信号；Emit n+3表示发光时长控制子电路为第n+3行的各颜色子像素的像素驱动电路提供的发光控制信号。PVEE201为第一发光时长控制子电路201向第一颜色子像素101提供的阴极脉冲信号；PVEE202为第二发光时长控制子电路202向第二颜色子像素102提供的阴极脉冲信号；PVEE203为第三发光时长控制子电路203向第三颜色子像素103提供的阴极脉冲信号。参见图14，各发光时长控制子电路的阴极脉冲信号的有效脉冲与栅极扫描电路向各行子像素提供的扫描信号的有效脉冲不交叠。

现有的显示面板一般为LED元件的阴极提供一个恒定的低电位，而本发明实施例通过各发光时长控制子电路提供不同占空比的阴极脉冲信号，设置各发光时长控制子电路的阴极脉冲信号的有效脉冲与栅极扫描电路向各行子像素提供的扫描信号的有效脉冲不交叠。由于阴极脉冲信号为有效电平且发光控制信号为有效电平时，LED元件才会发光，而LED元件发光时，栅极扫描电路向各行子像素提供的扫描信号为无效脉冲，因此还可以实现LED元件发光过程中，不存在子像素充电，因此可以避免子像素的充电不均导致的显示不良。

在上述各实施例的基础上，可选的，显示面板可以包括3种颜色的子像素，分别为红色子像素、蓝色子像素和绿色子像素。发光时长控制电路包括3个发光时长控制子电路，分别为第一发光时长控制子电路、第二发光时长控制子电路和第三发光时长控制子电路。第一发光时长控制子电路用于向红色子像素提供发光时长控制脉冲信号；第二发光时长控制子电路用于向蓝色子像素提供发光时长控制脉冲信号；第三发光时长控制子电路用于向绿色子像素提供发光时长控制脉冲信号。由于红色子像素的发光效率小于蓝色子像素的发光效率，蓝色子像素的发光效率小于绿色子像素的发光效率，因此设置第一发光时长控制子电路的发光时长控制脉冲信号的占空比为K1，第二发光时长控制子电路的发光时长控制脉冲信号的占空比为K2，第三发光时长控制子电路的发光时长控制脉冲信号的占空比为K3，K1>K2≥K3，从而实现发光效率最小的红色子像素的LED元件的发光时长最长，蓝色子像素的LED元件的发光时长次之，绿色子像素的LED元件的发光时长最短，以使各颜色子像素在相同灰阶下的发光亮度能够基本保持一致，提高显示面板的显示均一性。

可选的，若显示面板包括3种颜色的子像素，分别为红色子像素、蓝色子像素和绿色子像素。发光时长控制电路包括2个发光时长控制子电路，分别为第一发光时长控制子电路和第二发光时长控制子电路。第一发光时长控制子电路用于向红色子像素提供发光时长控制脉冲信号；第二发光时长控制子电路用于向蓝色子像素以及绿色子像素提供发光时长控制脉冲信号。由于红色子像素的最小，蓝色子像素的发光效率和绿色子像素的发光效率差异不大，因此可以设置第一发光时长控制子电路的发光时长控制脉冲信号的占空比为K1，第二发光时长控制子电路的发光时长控制脉冲信号的占空比为K2，K1>K2。即红色子像素的发光时长最短，绿色子像素以及蓝色子像素的发光时长相同，使各颜色子像素在相同灰阶下的发光亮度能够基本保持一致，提高显示面板的显示均一性。

可选的，若发光时长控制子电路提供的发光时长控制脉冲信号为发光控制信号，发光时长控制子电路包括与多行子像素一一对应的多个级联的移位寄存器。该移位寄存器的内部结构有多种，下面本发明实施例提供几种可选方案。

图15为本发明实施例提供的一种移位寄存器的结构示意图，如图15所示，所述移位寄存器包括锁存模块31、第一反相器32以及缓存模块33。

锁存模块31包括移位信号输入端311、第一时钟信号端312以及锁存输出端313。第一反相器32包括第一控制端321、第一输入端322、第二输入端323以及第一输出端324。锁存模块31的锁存输出端313与第一反相器32的第一控制端321电连接，第一反相器32的第一输出端324与缓存模块33的输入端331电连接，缓存模块33的输出端332与所对应像素单元行的至少一种颜色子像素的像素驱动电路的发光控制信号端Emit电连接。锁存模块31的移位信号输入端311用于获取使能信号IN(第一级移位寄存器的使能信号为初始使能信号，后级移位寄存器的使能信号为上一级移位寄存器传输的移位信号)。锁存模块31的第一时钟信号端312用于获取第一时钟信号CKV1；第一反相器32的第一输入端322用于获取第二时钟信号CKV2；第一反相器32的第二输入端323用于获取第一电平电位Vgl或第二电平电位Vgh。其中，第一电平电位Vgl为低电平电位；第二电平电位Vgh为高电平电位。图15示例性的设置第一反相器32的第二输入端323用于获取第二电平电位Vgh。

锁存模块31在第一时钟信号CKV1以及使能信号IN的控制下，向第一反相器32输出高电平或低电平信号。若向第一反相器32输出高电平，第一反相器32向缓存模块33输入高电平；若向第一反相器32输出低电平，第一反相器32向缓存模块33输入第二时钟信号CKV2。缓存模块33用于对输入的脉冲波进行整波处理，以输出阶跃边缘陡峭的脉冲波。

可选的，图16为本发明实施例提供的又一种移位寄存器的结构示意图，如图16所示，移位寄存器包括锁存模块31、第一反相器32、第二反相器34以及缓存模块33。

锁存模块31包括移位信号输入端311、第一时钟信号端312以及锁存输出端313。第一反相器32包括第一控制端321、第一输入端322、第二输入端323以及第一输出端324。第二反相器34包括第二控制端341、第三输入端342、第四输入端343以及第二输出端344。

锁存模块31的锁存输出端313与第一反相器32的第一控制321电连接；第一反相器32的第一输出端324与缓存模块33的输入端331电连接；缓存模块33的输出端332与所对应像素单元行的至少一种颜色子像素的像素驱动电路的发光控制信号端Emit电连接。锁存模块31的第一时钟信号端312用于获取第一时钟信号CKV1；第一反相器32的第一输入端322与第二反相器34的第二输出端344电连接；第二反相器34的第二控制端341用于获取第二时钟信号CKV2；第二反相器34的第三输入端342用于获取第一电平电位Vgl，第二反相器34的第四输入端343用于获取第二电平电位Vgh；第一反相器32的第二输入端323用于获取第一电平电位Vgl或第二电平电位Vgh。其中，第一电平电位Vgl为低电平电位；第二电平电位Vgh为高电平电位。图16示例性的设置第一反相器32的第二输入端323用于获取第二电平电位Vgh。

锁存模块31在第一时钟信号CKV1以及使能信号IN的控制下，向第一反相器32输出高电平或低电平信号。若锁存模块31向第一反相器32输出高电平，第一反相器32向缓存模块33输入高电平；若锁存模块31向第一反相器32输出低电平，第一反相器32向缓存模块33输入第二反相器34的第二输出端344输出的信号。在第二时钟信号CKV2为高电平时，第二反相器34的第四输入端343向第二输出端344输出高电平电位Vgh。在第二时钟信号CKV2为低电平时，第二反相器34的第四输入端343向第二输出端344输出低电平电位Vgl。缓存模块33用于对输入的脉冲波进行整波处理，以输出阶跃边缘陡峭的脉冲波。

需要说明的是，图15以及图16中的缓冲模块例如可以包括多个反相器，通过多个反相器获得阶跃边缘陡峭的脉冲波。图15以及图16中示例性的设置缓冲模块包括两个反相器，本发明实施例对缓冲模块中反相器的数量不做限定。

图17为本发明实施例提供的一种移位寄存器的驱动时序图，图15或图16所示移位寄存器均可以按照图17所示时序驱动，通过第二时钟信号CKV2调节发光时长控制脉冲信号的占空比。

需要说明的是，图15-图17示例性的以移位寄存器输出信号的有效脉冲类型为低电平为例进行介绍。在确定移位寄存器输出信号的有效脉冲类型(高电平为有效脉冲或者低电平为有效脉冲)后，可以通过调整第二时钟信号CKV2、第一反相器32的第二输入端323用于获取第二电平电位Vgh或者第一电平电位Vgl、缓存模块中反相器的数量等，以得到相应有效脉冲类型的移位寄存器输出信号。

需要说明的是，本发明实施例对锁存模块的电路结构不作限定，只要可以实现上述实施例中的移位锁存功能即可。本发明实施例示例性的提供一种锁存模块的电路结构，锁存模块可以由相应的有源器件或无源器件组成。如图18所示，例如锁存模块可以由第三反相器(M11和M12)、第四反相器(M111和M112)和八个晶体管(M13、M14、M15、M16、M17、M18、M19和M110)组成。其中，第三反相器的晶体管M11和M12的沟道类型不同，且晶体管M11和晶体管M12的栅极为第三反相器的输入端，晶体管M11和晶体管M12的第二电极为第三反相器的输出端；第四反相器的晶体管M111和M112的沟道类型不同，且晶体管M111和晶体管M112的栅极为第四反相器的输入端，晶体管M111和晶体管M112的第二电极为第四反相器的输出端；而晶体管M13、M14、M17和M18的沟道类型可与晶体管M11的沟道类型相同，而晶体管M15、M16、M19和M110可与晶体管M12的沟道类型相同。

其中，第三反相器的输入端、晶体管M16的栅极和晶体管M17的栅极均与第一时钟信号端电连接，用于获取第一时钟信号CKV1。晶体管M13的栅极和晶体管M110的栅极均与第四反相器的输出端电连接；晶体管M11的第一电极、晶体管M13的第一电极、晶体管M17的第一电极以及晶体管M111的第一电极均与第一电平信号输入端电连接，用于获取高电平电位Vgh。晶体管M12的第一电极、晶体管M16的第一电极、晶体管M110的第一电极以及晶体管M112的第一电极均与第二电平信号输入端电连接，用于获取低电平电位Vgl。晶体管M13的第二电极与晶体管M14的第一电极电连接；晶体管M14的第二电极和晶体管M15的第二电极均电连接与第一节点N1，且晶体管M14的栅极和晶体管M15的栅极均与使能信号端IN电连接；晶体管M15的第一电极与晶体管M16的第二电极电连接；晶体管M17的第二电极与晶体管M18的第一电极电连接；晶体管M18的第二电极和晶体管M19的第二电极均电连接于第一节点N1，晶体管M18的栅极、晶体管M19的栅极、以及第四反相器的输出端均电连接于第二节点N2；晶体管M19的第一电极与晶体管M110的第二电极电连接；第四反相器的输入端电连接于第一节点N1。第二节点N2与锁存输出端连接。

下面以晶体管M11、M13、M14、M17、M18和M111均为P型晶体管，晶体管M12、M15、M16、M19、M110和M112均为N型晶体管为例，介绍锁存模块的驱动过程：第一时钟信号输入端接收高电平的第一时钟控制信号CKV1控制晶体管M16导通，使能信号端IN接收高电平控制晶体管M15导通，第二电平信号输入端接收的低电平电位Vgl依次通过导通的晶体管M15和M16写入第一节点N1，使得与第一节点N1电连接的第四反相器的输入端输入低电平电位Vgl，此时第四反相器的输出端输出第一电平信号输入端接收的高电平电位Vgh至第二节点N2，与第二节点N2电连接的锁存模块的锁存输出端输出高电平信号。

需要说明的是，上述各实施例中扫描信号、发光时长控制脉冲信号等信号均以低电平为有效脉冲进行介绍，并非对本发明实施例的限定。在其他实施方式中，可以根据电路中晶体管的类型确定上各脉冲信号的有效脉冲为高电平或低电平。

基于同上的发明构思，本发明实施例还提供了一种显示装置。该显示装置包括本发明任一实施例所述的显示面板，因此，本发明实施例提供的显示装置具备本发明实施例提供的显示面板相应的有益效果，这里不再赘述。示例性的，该显示装置可以是手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本发明实施例对此不作限定。示例性的，图19是本发明实施例提供的一种显示装置的结构示意图。如图19所示，显示装置包括上述实施例中的显示面板300。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种显示面板，其特征在于，包括多行子像素；所述子像素包括像素驱动电路和LED元件，所述像素驱动电路与所述LED元件电连接，用于向所述LED元件传输驱动电流；

所述显示面板包括N种颜色的子像素；

还包括发光时长控制电路，所述发光时长控制电路包括M个发光时长控制子电路；

每个所述发光时长控制子电路用于向至少一种颜色子像素提供发光时长控制脉冲信号，以控制至少一种颜色子像素的LED元件的发光时长；不同所述发光时长控制子电路电连接的所述子像素的颜色不同；

不同所述发光时长控制子电路所控制的子像素的发光时长不同；其中，M小于等于N，M和N均为大于1的正整数。

2.根据权利要求1所述的显示面板，其特征在于，发光效率最小的LED元件的发光时长最长。

3.根据权利要求1所述的显示面板，其特征在于，所述发光时长控制子电路与所述LED元件的阴极电连接；所述发光时长控制脉冲信号为阴极脉冲信号；所述发光时长控制子电路用于为所述LED元件的阴极提供所述阴极脉冲信号；

不同所述发光时长控制子电路提供的阴极脉冲信号的占空比不同。

4.根据权利要求3所述的显示面板，其特征在于，各行相同颜色子像素的所述LED元件的阴极连接同一所述发光时长控制子电路。

5.根据权利要求1所述的显示面板，其特征在于，所述发光时长控制子电路与所述像素驱动电路的发光控制信号端电连接；所述发光时长控制脉冲信号为发光控制信号；所述发光时长控制子电路用于为所述像素驱动电路提供所述发光控制信号；

不同所述发光信号控制子电路提供的发光控制信号的占空比不同。

6.根据权利要求5所述的显示面板，其特征在于，所述发光时长控制子电路包括与多行子像素一一对应的多个级联的移位寄存器；

所述移位寄存器与所对应行的至少一种颜色子像素的像素驱动电路的发光控制信号端电连接。

7.根据权利要求1所述的显示面板，其特征在于，不同所述发光时长控制子电路输出的发光时长控制脉冲信号的频率不同。

8.根据权利要求1所述的显示面板，其特征在于，各所述发光时长控制子电路输出的发光时长控制脉冲信号的频率相同，不同所述发光时长控制子电路输出的发光时长控制脉冲信号的有效脉冲宽度不同。

9.根据权利要求1所述的显示面板，其特征在于，还包括多条扫描线以及栅极扫描电路，所述栅极扫描电路用于向各行扫描线提供扫描信号；

所述发光时长控制子电路的发光时长控制脉冲信号的有效脉冲与所述栅极扫描电路向所述各行扫描线提供的扫描信号的有效脉冲不交叠。

10.根据权利要求1所述的显示面板，其特征在于，N＝3，M＝3；

所述显示面板包括红色子像素、蓝色子像素和绿色子像素；3个发光时长控制子电路分别为第一发光时长控制子电路、第二发光时长控制子电路和第三发光时长控制子电路；

所述第一发光时长控制子电路用于向红色子像素提供发光时长控制脉冲信号；所述第二发光时长控制子电路用于向蓝色子像素提供发光时长控制脉冲信号；所述第三发光时长控制子电路用于向绿色子像素提供发光时长控制脉冲信号；第一发光时长控制子电路的发光时长控制脉冲信号的占空比为K1，第二发光时长控制子电路的发光时长控制脉冲信号的占空比为K2，第三发光时长控制子电路的发光时长控制脉冲信号的占空比为K3，K1>K2≥K3。

11.根据权利要求1所述的显示面板，其特征在于，N＝3，M＝2；

所述显示面板包括红色子像素、蓝色子像素和绿色子像素；2个发光时长控制电路分别为第一发光时长控制子电路和第二发光时长控制子电路；

所述第一发光时长控制子电路用于向红色子像素提供发光时长控制脉冲信号；所述第二发光时长控制子电路用于向蓝色子像素以及绿色子像素提供发光时长控制脉冲信号；第一发光时长控制子电路的发光时长控制脉冲信号的占空比为K1，第二发光时长控制子电路的发光时长控制脉冲信号的占空比为K2，K1>K2。

12.根据权利要求6所述的显示面板，其特征在于，所述移位寄存器包括锁存模块、第一反相器以及缓存模块；

所述锁存模块包括移位信号输入端、第一时钟信号端以及锁存输出端；所述第一反相器包括第一控制端、第一输入端、第二输入端以及第一输出端；

所述锁存模块的锁存输出端与所述第一反相器的第一控制端电连接；所述第一反相器的第一输出端与所述缓存模块的输入端电连接；所述缓存模块的输出端与所对应像素单元行的至少一种颜色子像素的像素驱动电路的发光控制信号端电连接；

所述锁存模块的第一时钟信号端用于获取第一时钟信号；所述第一反相器的第一输入端用于获取第二时钟信号；所述第一反相器的第二输入端用于获取第一电平电位或第二电平电位；

其中，所述第一电平电位为低电平电位；所述第二电平电位为高电平电位。

13.根据权利要求6所述的显示面板，其特征在于，所述移位寄存器包括锁存模块、第一反相器、第二反相器以及缓存模块；

所述锁存模块包括移位信号输入端、第一时钟信号端以及锁存输出端；所述第一反相器包括第一控制端、第一输入端、第二输入端以及第一输出端；所述第二反相器包括第二控制端、第三输入端、第四输入端以及第二输出端；

所述锁存模块的锁存输出端与所述第一反相器的第一控制电连接；所述第一反相器的第一输出端与所述缓存模块的输入端电连接；所述缓存模块的输出端与所对应像素单元行的至少一种颜色子像素的像素驱动电路的发光控制信号端电连接；所述锁存模块的第一时钟信号端用于获取第一时钟信号；所述第一反相器的第一输入端与所述第二反相器的第二输出端电连接；所述第二反相器的第二控制端用于获取第二时钟信号；所述第二反相器的第三输入端用于获取第一电平电位，所述第二反相器的第四输入端用于获取第二电平电位；所述第一反相器的第二输入端用于获取第一电平电位或第二电平电位；

其中，所述第一电平电位为低电平电位；所述第二电平电位为高电平电位。

14.一种显示装置，其特征在于，包括权利要求1-13中任一项所述的显示面板。

Images