CN114724505B - 像素电路、显示基板和显示装置 - Google Patents

像素电路、显示基板和显示装置 Download PDF

Info

Publication number
CN114724505B
CN114724505B CN202210541656.9A CN202210541656A CN114724505B CN 114724505 B CN114724505 B CN 114724505B CN 202210541656 A CN202210541656 A CN 202210541656A CN 114724505 B CN114724505 B CN 114724505B
Authority
CN
China
Prior art keywords
transistor
circuit
light emitting
gate
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210541656.9A
Other languages
English (en)
Other versions
CN114724505A (zh
Inventor
刘伟星
彭锦涛
张春芳
徐智强
王新星
郭凯
滕万鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210541656.9A priority Critical patent/CN114724505B/zh
Publication of CN114724505A publication Critical patent/CN114724505A/zh
Application granted granted Critical
Publication of CN114724505B publication Critical patent/CN114724505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供一种像素电路、显示基板和显示装置。该像素电路包括：发光控制电路、补偿电路、驱动电路和发光元件；所述驱动电路被配置为驱动所述发光元件发光；所述发光控制电路被配置为在第一发光控制信号的有效时段内控制所述发光元件发光；所述补偿电路被配置为根据所述发光元件的温度调整所述第一发光控制信号的有效时段的时长。该像素电路的发光亮度能够随温度的变化自动地补偿，从而有助于提升显示基板亮度的均匀性。

Description

像素电路、显示基板和显示装置
技术领域
本公开属于显示技术领域，更具体地，涉及一种像素电路、显示基板和显示装置。
背景技术
本部分旨在为权利要求书中陈述的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
发光元件(例如是发光二极管)的亮度受温度影响比较大。在显示装置中，显示面板的不同区域的温度可能是不同的，这会造成显示面板的亮度不均匀。
发明内容
本公开提供一种像素电路、显示基板和显示装置。
本公开采用以下技术方案：一种像素电路，包括：发光控制电路、补偿电路、驱动电路和发光元件；
所述驱动电路被配置为驱动所述发光元件发光；
所述发光控制电路被配置为在第一发光控制信号的有效时段内控制所述发光元件发光；
所述补偿电路被配置为根据所述发光元件的温度调整所述第一发光控制信号的有效时段的时长。
在一些实施例中，所述补偿电路包括：温度检测子电路和波形调整子电路；
所述温度检测子电路被配置为对第一扫描信号进行分压得到第二扫描信号，其中，根据所述发光元件的温度而确定分压的系数；
所述波形调整子电路被配置为根据预设电压阈值将所述第二扫描信号转换为所述第一发光控制信号，其中，转换得到的所述第一发光控制信号为方波信号。
在一些实施例中，所述温度检测子电路包括：第八晶体管和第九晶体管，所述第八晶体管和所第九晶体管中一者为N型管，另一者为P型管；
所述第八晶体管的栅极和源极均连接第一扫描信号端以接收所述第一扫描信号，其漏极连接所述第九晶体管的漏极并用于输出所述第二扫描信号，所述第九晶体管的栅极和源极均连接同一电源端。
在一些实施例中，所述波形调整子电路包括：第七晶体管和第十晶体管，所述第七晶体管和所第十晶体管中一者为N型管，另一者为P型管；
所述第七晶体管的栅极接收所述第二扫描信号，其源极连接一固定电压端，其漏极连接所述第十晶体管的漏极并用于输出所述第一发光控制信号，所述第十晶体管的栅极和源极均连接同一固定电压端。
在一些实施例中，所述驱动电路包括第三晶体管，所述发光控制电路包括第一晶体管和第六晶体管，所述第一晶体管、所述第三晶体管和所述第六晶体管依次串联在两个电源端之间，所述第一晶体管的栅极接收第二发光控制信号，所述第六晶体管的栅极接收所述第一发光控制信号，其中，所述第一发光控制信号的有效时段位于所述第二发光控制信号的有效时段内。
在一些实施例中，所述驱动电路包括第三晶体管，所述发光控制电路包括第一晶体管和第六晶体管，所述第一晶体管、所述第三晶体管和所述第六晶体管依次串联在两个电源端之间，所述第一晶体管和所述第六晶体管二者极性相同且二者的栅极均接收所述第一发光控制信号。
在一些实施例中，所述像素电路还包括：复位电路，被配置为根据复位信号对所述第三晶体管的栅极电压进行重置。
在一些实施例中，所述复位电路包括：第四晶体管，所述第四晶体管的栅极接收所述复位信号，其源极连接一电源端，其漏极连接所述第三晶体管的栅极。
在一些实施例中，所述像素电路还包括写入电路，被配置为根据栅极控制信号和数据电压信号对所第三晶体管的栅极电压进行设定。
在一些实施例中，所述写入电路包括：相同极性的第二晶体管和第五晶体管，所述第二晶体管和所述第五晶体管的栅极均接收所述栅极控制信号，所述第二晶体管的源极接收所述数据电压信号，其漏极连接所述第三晶体管的源极，所述第五晶体管的源极连接所述第三晶体管的漏极，所述第五晶体管的漏极连接所述第三晶体管的栅极。
在一些实施例中，所述像素电路还包括：存储电容，所述存储电容两端分别连接一电源端和所述第三晶体管的栅极。
在一些实施例中，所述发光元件包括发光二极管。
本公开采用以下技术方案：一种显示基板，包括至少一个前述的像素电路。
在一些实施例中，显示基板包括至少一组像素电路，其中，所述一组像素电路包括多个所述像素电路，所述一组像素电路中的各像素电路共用一个所述补偿电路。
本公开采用以下技术方案：一种显示装置，包括：前述的显示基板。
附图说明
图1是本公开实施例的像素电路的电路图。
图2是图1所示补偿电路的工作原理图。
图3是图1所示像素电路的驱动时序图。
图4是本公开另一实施例的像素电路的电路图。
图5是本公开一实施例的一组像素电路的电路图。
图6是图5所示像素电路的驱动时序图。
其中，1、发光控制电路；T1、第一晶体管；T6、第六晶体管；2、补偿电路；21、温度检测子电路；22、波形调整子电路；T7、第七晶体管；T8、第八晶体管；T9、第九晶体管；T10、第十晶体管；3、驱动电路；T3、第三晶体管；6、发光元件；Cst、存储电容；4、复位电路；T4、第四晶体管；5、写入电路；T2、第二晶体管；T5、第五晶体管；VDD、VSS、电源端；VGH、VGL、固定电压端；Gate_N、复位信号端；Gate_P、栅极信号端；Data、数据信号端；Sweep、第一扫描信号端；p、第二扫描信号端；a、第一发光控制端；EM、第二发光控制端。
具体实施方式
下面结合附图所示的实施例对本公开作进一步说明。
图1是本公开实施例的像素电路的电路图。该像素电路包括：发光控制电路1、补偿电路2、驱动电路3和发光元件6；驱动电路3被配置为驱动发光元件6发光；发光控制电路1被配置为在第一发光控制信号(由第一发光控制端a提供)的有效时段内控制发光元件6发光；补偿电路2被配置为根据发光元件6的温度调整第一发光控制信号的有效时段的时长。
由于发光元件6的发光时长是能够随其温度变化而自动地调整的，这能够补偿发光元件6的发光亮度随温度的变化。
例如，当发光元件6为发光二极管时，随着发光二极管的温度的升高，其发光亮度会下降。当某一个显示区域长时间显示高灰阶的图像时，该显示区域内发光二极管的温度相对较高。如果显示基板的温度分布不均匀，则会导致显示基板发光亮度不均匀。每个发光二极管在一个帧周期中，既有发光时段，也有不发光时段。通过增加温度较高的发光二极管在一个帧周期内的发光时段的时长可以增大这些发光二极管所在像素电路的发光亮度，从而可以提高显示基板发光亮度的均匀性。
又例如，当发光元件6的亮度随其温度升高而升高时，在一帧周期中，通过适当缩短该发光元件6的发光时长而降低该发光元件6所在像素电路的发光亮度，从而可以提高显示基板发光亮度的均匀性。
在一些实施例中，继续参考图1，补偿电路2包括：温度检测子电路21和波形调整子电路22；温度检测子电路21被配置为对第一扫描信号(由第一扫描信号端Sweep提供)进行分压得到第二扫描信号(在第二扫描信号端p输出)，其中，根据发光元件6的温度而确定分压的系数；波形调整子电路22被配置为根据预设电压阈值将第二扫描信号转换为第一发光控制信号(在第一发光控制信号端a输出)，其中，转换得到的第一发光控制信号为方波信号。
参考图2，第一扫描信号端Sweep提供一随时间线性降低的第一扫描信号。温度检测子电路21按照一定的系数对第一扫描信号进行分压。当发光元件6温度较高时，其附近的温度检测子电路21的温度也会较高，第二扫描信号端p输出的第二扫描信号的电压相对较高，由此得到的第一发光控制信号是有效电平的时段也就更长。图2中横向的虚线表示将第二扫描信号转换为方波信号的预设电压阈值。参考图2，当发光元件的温度为一个相对较低的温度时，第二扫描信号端p的电压大于该预设电压阈值的时长记为t1，当发光元件的温度为一个相对较高的温度时，第二扫描信号端p的电压大于该预设电压阈值的时长记为t2，t1＜t2。
当第二扫描信号的电压高于该预设电压阈值时，第一发光控制信号为低电平(对于第六晶体管T6而言是有效电平)；当第二扫描信号的电压低于该预设电压阈值时，第一发光控制信号为高电平(对于第六晶体管T6而言是无效电平)。如此，当发光元件的温度为一个相对较低的温度时，在一个帧周期内该发光二极管的发光时长相对较短。当发光元件的温度为一个相对较高的温度时，在一个帧周期内该发光二极管的发光时长相对较长。
在另一些实施例中，第一扫描信号端Sweep提供一随时间线性升高的第一扫描信号。
在另一些实施例中，第一扫描信号端Sweep提供一随时间非线性升高或非线性降低的第一扫描信号。
第一扫描信号是随时间单调变化的，这使得发光元件的发光时段是集中在一个连续的时段内。
在另一些实施例中，以图1所示电路图为例，第一扫描信号是随时间单调递增再单调递减的，这也能使得发光元件的发光时段是集中在一个连续的时段内。
在一些实施例中，参考图1，温度检测子电路21包括：第八晶体管T8和第九晶体管T9，第八晶体管T8和所第九晶体管T9中一者为N型管，另一者为P型管；第八晶体管T8的栅极和源极均连接第一扫描信号端Sweep以接收第一扫描信号，其漏极连接第九晶体管T9的漏极并用于输出第二扫描信号，第九晶体管T9的栅极和源极均连接同一电源端Vss。在图1所示的例子中，电源端Vss提供恒定的低电平电压。
第八晶体管T8和第九晶体管T9均处于在关断的状态。P型管的源漏极之间的漏电流随着温度升高而增大(换言之其源漏极之间的等效电阻会减小)，N型管的源漏极之间的漏电流随着温度变化很小(换言之其源漏极之间的等效电阻变化很小)。第一扫描信号端Sweep提供第一扫描信号。因此在第一扫描信号端Sweep提供相同的电压的情况下，图1所示像素电路中第二扫描信号端p的电压会随着温度升高而变大。结合图1和图2，第一扫描信号端Sweep提供的是一个随时间变化的电压。第二扫描信号端p提供的第二扫描信号也是一个随时间变化的电压。在发光元件6的温度相对更高的情况下，发光元件6的发光时长也会更长。
在一些实施例中，继续参考图1，波形调整子电路22包括：第七晶体管T7和第十晶体管T10，第七晶体管T7和所第十晶体管T10中一者为N型管，另一者为P型管；第七晶体管T7的栅极接收第二扫描信号，其源极连接一固定电压端VGL，其漏极连接第十晶体管T10的漏极并用于输出第一发光控制信号，第十晶体管T10的栅极和源极均连接同一固定电压端VGH。在图1所示的例子中，固定电压端VGH的电压高于固定电压端VGL的电压。
结合图3，在图1所示的实施例中，当第二扫描信号端p提供的第二扫描信号的电压足够低时，第七晶体管T7关断，第一发光控制端a的电压为恒定的高电平电压。当第二扫描信号端p提供的第二扫描信号的电压足够高时，第七晶体管T7导通，第一发光控制端a的电压为恒定的低电平电压。
在一些实施例中，参考图1，驱动电路3包括第三晶体管T3，发光控制电路1包括第一晶体管T1和第六晶体管T6，第一晶体管T1、第三晶体管T3和第六晶体管T6依次串联在两个电源端Vdd、Vss之间，第一晶体管T1的栅极接收第二发光控制信号，第六晶体管T6的栅极接收第一发光控制信号，其中，第一发光控制信号的有效时段位于第二发光控制信号的有效时段内。在图1所示的实施例中，电源端Vdd的电压高于电源端Vss的电压。
在一些实施例中，参考图1，像素电路还包括：存储电容Cst，存储电容Cst两端分别连接一电源端Vdd和第三晶体管T3的栅极。
在一些实施例中，参考图1，像素电路还包括：复位电路4，被配置为根据复位信号对第三晶体管T3的栅极电压进行重置。
在一些实施例中，参考图1，复位电路4包括：第四晶体管T4，第四晶体管T4的栅极连接复位信号端Gate_N以接收复位信号，其源极连接一电源端Vss，其漏极连接第三晶体管T3的栅极。
在一些实施例中，参考图1，像素电路还包括写入电路5，被配置为在栅极控制信号的控制下根据数据电压信号对所第三晶体管T3的栅极电压进行设定。
在一些实施例中，参考图1，写入电路5包括：相同极性的第二晶体管T2和第五晶体管T5，第二晶体管T2和第五晶体管T5的栅极均连接栅极信号端Gate_P以接收栅极控制信号，第二晶体管T2的源极连接数据信号端Data以接收数据电压信号，其漏极连接第三晶体管T3的源极，第五晶体管T5的源极连接第三晶体管T3的漏极，第五晶体管T5的漏极连接第三晶体管T3的栅极。
在一些实施例中，发光元件6包括发光二极管。发光二极管例如是有机发光二极管或者微发光二极管(Micro-LED或Mini-LED)。
参考图3并结合图1，该像素电路所在显示基板的驱动方式可以是逐行扫描的。
在每一行像素电路的每一个显示周期的第一阶段，向复位信号端Gate_N提供有效电压(复位信号端Gate_N连接的是N型的第四晶体管T4的栅极，该有效电压为高电平电压)以对第三晶体管T3的栅极重置为电源端Vss的电压。
在该显示周期的第二阶段，向栅极信号端Gate_P提供有效电压(栅极信号端Gate_P连接的是P型的第二晶体管T2和第五晶体管T5，该有效电压为低电平电压)以根据数据信号端Data的电压设定第三晶体管T3的栅极电压。
在该显示周期的第三阶段，向第二发光控制控制端EM提供有效电压(第二发光控制端EM连接的是P型的第一晶体管T1，该有效电压为低电平电压)，并向第一扫描信号端Sweep提供单调增加或单调减小的第一扫描信号。如此，得到单调递增或单调减小的第二扫描信号。第二扫描信号再被整形为方波信号。该方波信号施加在第一发光控制端a，从而由该方波信号的有效电压(该方波信号驱动的是P型管，该有效电压为低电平电压)的持续时长决定这一个像素电路在一个帧周期的发光时长。
在另一些实施例中，参考图4，驱动电路3包括第三晶体管T3，发光控制电路1包括第一晶体管T1和第六晶体管T6，第一晶体管T1、第三晶体管T3和第六晶体管T6依次串联在两个电源端之间，第一晶体管T1和第六晶体管T6二者极性相同且均接收第一发光控制信号。
在这些实施例中，像素电路的信号端数量得到降低，显示基板中的占用的布线空间更少，更有利于提高显示基板的集成度。
图4所示像素电路的其余部分与图1所示像素电路相同，在此不做赘述。
基于相同的发明构思，本公开的实施例还提高一种显示基板，包括至少一个前述的像素电路。
该显示基板例如是有机发光二极管(OLED)显示基板或者是微型发光二极管(Micro-LED或者Mini-LED)显示基板。Mini-LED的芯片尺寸介于100μm至200μm之间。Micro-LED的尺寸比Mini LED更小，通常为1μm至100μm之间。本公开将以上两种发光二极管统称为微发光二极管。
在一些实施例中，显示基板包括至少一组像素电路，其中，一组像素电路包括多个前述的像素电路，一组像素电路中的各像素电路共用一个补偿电路2。
图5示出的是一组像素电路。这一组像素电路包括4个像素电路，4个像素电路共用一个补偿电路2。在一个实施例中，图5所示一组像素电路是一个拼接显示屏的显示基板中的一组像素电路。该实施例中，一个拼接显示屏包含270行像素。
由于显示基板的温度分布是渐变的，在一个相对较小的区域内，各个像素电路中的发光元件6的温度是近似相等的，故可以对这一组像素电路中的各个像素电路的发光时长进行相同的调整。如此设计可以减少显示基板中集成的晶体管的数量，从而提高显示基板的像素密度(PPI，Pixel Per Inch)。
图5示出的是对一个显示基板的驱动的时序图。该显示基板具有270行像素电路。
参考图6，在一个帧周期的第一阶段，向复位信号端Gate_N提供有效电压以对驱动电路3进行重置。
在随后的第二阶段，向各行像素电路的栅极信号端Gate_P依次提供有效电压，并在每一行像素电路的栅极信号端Gate_P接收有效电压的时段内向对应的像素电路的数据信号端Data提供数据电压。
在随后的第三阶段，向第一扫描信号端Sweep提供随时间单调变化的第一扫描信号，并向第二扫描信号端EM提供有效电压，从而动态地调整显示基板在一个帧周期的发光时长。
基于相同的发明构思，本公开的实施例还提供一种显示装置，包括前述的显示基板。该显示装置例如是显示面板、显示模组、显示器、手机、平板电脑、导航仪等任意具有显示功能的产品或部件。得益于每个像素电路的发光时长能够随其温度的变化而自动地调整，显示装置发光亮度均匀性得到提升。
本公开中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
本公开的保护范围不限于上述的实施例，显然，本领域的技术人员可以对本公开进行各种改动和变形而不脱离本公开的范围和精神。倘若这些改动和变形属于本公开权利要求及其等同技术的范围，则本公开的意图也包含这些改动和变形在内。

Claims (14)

1.一种像素电路，其特征在于，包括：发光控制电路(1)、补偿电路(2)、驱动电路(3)和发光元件(6)；
所述驱动电路(3)被配置为驱动所述发光元件(6)发光；
所述发光控制电路(1)被配置为在第一发光控制信号的有效时段内控制所述发光元件(6)发光；
所述补偿电路(2)被配置为根据所述发光元件(6)的温度调整所述第一发光控制信号的有效时段的时长；其中，所述补偿电路(2)包括：温度检测子电路(21)和波形调整子电路(22)；所述温度检测子电路(21)被配置为对第一扫描信号进行分压得到第二扫描信号，其中，根据所述发光元件(6)的温度而确定分压的系数；所述波形调整子电路(22)被配置为根据预设电压阈值将所述第二扫描信号转换所述第一发光控制信号，其中，转换得到的所述第一发光控制信号为方波信号。
2.根据权利要求1所述的像素电路，其特征在于，所述温度检测子电路(21)包括：第八晶体管(T8)和第九晶体管(T9)，所述第八晶体管(T8)和所第九晶体管(T9)中一者为N型管，另一者为P型管；
所述第八晶体管(T8)的栅极和源极均连接第一扫描信号端(Sweep)以接收所述第一扫描信号，其漏极连接所述第九晶体管(T9)的漏极并用于输出所述第二扫描信号，所述第九晶体管(T9)的栅极和源极均连接同一电源端(Vss)。
3.根据权利要求1所述的像素电路，其特征在于，所述波形调整子电路(22)包括：第七晶体管(T7)和第十晶体管(T10)，所述第七晶体管(T7)和所第十晶体管(T10)中一者为N型管，另一者为P型管；
所述第七晶体管(T7)的栅极接收所述第二扫描信号，其源极连接一固定电压端(VGL)，其漏极连接所述第十晶体管(T10)的漏极并用于输出所述第一发光控制信号，所述第十晶体管(T10)的栅极和源极均连接同一固定电压端(VGH)。
4.根据权利要求1所述的像素电路，其特征在于，所述驱动电路(3)包括第三晶体管(T3)，所述发光控制电路(1)包括第一晶体管(T1)和第六晶体管(T6)，所述第一晶体管(T1)、所述第三晶体管(T3)和所述第六晶体管(T6)依次串联在两个电源端(Vdd、Vss)之间，所述第一晶体管(T1)的栅极接收第二发光控制信号，所述第六晶体管(T6)的栅极接收所述第一发光控制信号，其中，所述第一发光控制信号的有效时段位于所述第二发光控制信号的有效时段内。
5.根据权利要求1所述的像素电路，其特征在于，所述驱动电路(3)包括第三晶体管(T3)，所述发光控制电路(1)包括第一晶体管(T1)和第六晶体管(T6)，所述第一晶体管(T1)、所述第三晶体管(T3)和所述第六晶体管(T6)依次串联在两个电源端(Vdd、Vss)之间，所述第一晶体管(T1)和所述第六晶体管(T6)二者极性相同且二者的栅极均接收所述第一发光控制信号。
6.根据权利要求4或5所述的像素电路，其特征在于，所述像素电路还包括：复位电路(4)，被配置为根据复位信号对所述第三晶体管(T3)的栅极电压进行重置。
7.根据权利要求6所述的像素电路，其特征在于，所述复位电路(4)包括：第四晶体管(T4)，所述第四晶体管(T4)的栅极接收所述复位信号，其源极连接一电源端(Vss)，其漏极连接所述第三晶体管(T3)的栅极。
8.根据权利要求4或5所述的像素电路，其特征在于，所述像素电路还包括写入电路(5)，被配置为根据栅极控制信号和数据电压信号对所第三晶体管(T3)的栅极电压进行设定。
9.根据权利8所述的像素电路，其特征在于，所述写入电路(5)包括：相同极性的第二晶体管(T2)和第五晶体管(T5)，所述第二晶体管(T2)和所述第五晶体管(T5)的栅极均接收所述栅极控制信号，所述第二晶体管(T2)的源极接收所述数据电压信号，其漏极连接所述第三晶体管(T3)的源极，所述第五晶体管(T5)的源极连接所述第三晶体管(T3)的漏极，所述第五晶体管(T5)的漏极连接所述第三晶体管(T3)的栅极。
10.根据权利要求4或5所述的像素电路，其特征在于，所述像素电路还包括：存储电容(Cst)，所述存储电容(Cst)两端分别连接一电源端(Vdd)和所述第三晶体管(T3)的栅极。
11.根据权利要求1所述的像素电路，其特征在于，所述发光元件(6)包括发光二极管。
12.一种显示基板，其特征在于，包括至少一个根据权利要求1至11中任一项所述的像素电路。
13.根据权利要求12所述的显示基板，其特征在于，所述显示基板包括至少一组像素电路，其中，所述一组像素电路包括多个所述像素电路，所述一组像素电路中的各像素电路共用一个所述补偿电路(2)。
14.一种显示装置，其特征在于，包括：根据权利要求12或13所述的显示基板。
CN202210541656.9A 2022-05-17 2022-05-17 像素电路、显示基板和显示装置 Active CN114724505B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210541656.9A CN114724505B (zh) 2022-05-17 2022-05-17 像素电路、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210541656.9A CN114724505B (zh) 2022-05-17 2022-05-17 像素电路、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN114724505A CN114724505A (zh) 2022-07-08
CN114724505B true CN114724505B (zh) 2024-02-06

Family

ID=82231576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210541656.9A Active CN114724505B (zh) 2022-05-17 2022-05-17 像素电路、显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN114724505B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662329A (zh) * 2022-10-24 2023-01-31 集创北方(珠海)科技有限公司 显示装置及其驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070118451A (ko) * 2006-06-12 2007-12-17 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자
CN108257554A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 电致发光显示装置及其驱动方法
KR20200025938A (ko) * 2018-08-31 2020-03-10 엘지디스플레이 주식회사 컨트롤러, 유기발광표시장치 및 구동방법
KR20200074739A (ko) * 2018-12-17 2020-06-25 엘지디스플레이 주식회사 유기발광 표시장치
CN113870791A (zh) * 2021-10-11 2021-12-31 京东方科技集团股份有限公司 像素驱动电路及其驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070118451A (ko) * 2006-06-12 2007-12-17 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자
CN108257554A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 电致发光显示装置及其驱动方法
KR20200025938A (ko) * 2018-08-31 2020-03-10 엘지디스플레이 주식회사 컨트롤러, 유기발광표시장치 및 구동방법
KR20200074739A (ko) * 2018-12-17 2020-06-25 엘지디스플레이 주식회사 유기발광 표시장치
CN113870791A (zh) * 2021-10-11 2021-12-31 京东方科技集团股份有限公司 像素驱动电路及其驱动方法

Also Published As

Publication number Publication date
CN114724505A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN111048041B (zh) 像素电路及其驱动方法、显示面板和显示装置
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
CN106910468B (zh) 显示面板、显示装置及像素电路的驱动方法
CN112927651B (zh) 一种像素驱动电路、有源电致发光显示器及驱动方法
CN110021264A (zh) 像素电路及其驱动方法、显示面板
US8830147B2 (en) Display apparatus and electronic device using the same
US11227548B2 (en) Pixel circuit and display device
CN112581902A (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
US10490131B2 (en) Driving control circuit for driving pixel driving circuit and display apparatus thereof
US12080229B2 (en) Pixel driving circuit and driving method therefor, and display panel
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN105609051B (zh) 一种像素电路、显示面板及显示装置
CN112767874B (zh) 像素驱动电路及其驱动方法、显示面板
CN114093301B (zh) 显示装置、像素驱动电路及其驱动方法
CN108376534A (zh) 像素电路及其驱动方法、显示面板
CN106971691A (zh) 一种像素电路、驱动方法及显示装置
CN111354310A (zh) 像素补偿电路
CN112652266A (zh) 一种显示面板以及显示装置
JP2014215425A (ja) 表示装置および表示装置の駆動方法
CN114724505B (zh) 像素电路、显示基板和显示装置
CN113724640B (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置
CN109473066B (zh) 显示面板
CN207966467U (zh) 像素电路及显示面板
CN111785201B (zh) 一种像素驱动电路及其驱动方法、显示面板以及显示装置
CN114005410B (zh) 一种显示面板、其驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant