CN112614912A - 锑化铟芯片的制备方法 - Google Patents

锑化铟芯片的制备方法 Download PDF

Info

Publication number
CN112614912A
CN112614912A CN202011383350.2A CN202011383350A CN112614912A CN 112614912 A CN112614912 A CN 112614912A CN 202011383350 A CN202011383350 A CN 202011383350A CN 112614912 A CN112614912 A CN 112614912A
Authority
CN
China
Prior art keywords
indium antimonide
single crystal
crystal wafer
preset
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011383350.2A
Other languages
English (en)
Inventor
郑律
马可军
俞振中
门楠
陈占胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Sunnik Semiconductor Co ltd
Original Assignee
Zhejiang Sunnik Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Sunnik Semiconductor Co ltd filed Critical Zhejiang Sunnik Semiconductor Co ltd
Priority to CN202011383350.2A priority Critical patent/CN112614912A/zh
Publication of CN112614912A publication Critical patent/CN112614912A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请公开了一种锑化铟芯片的制备方法,该制备方法包括:制备一个第一预设厚度的n型锑化铟单晶晶圆;对所述锑化铟单晶晶圆的正面进行化学腐蚀以除去第二预设厚度的损伤层;对所述锑化铟单晶晶圆的正面进行半导体掺杂以使所述锑化铟单晶晶圆具有一个第一预设深度的p型层;对所述锑化铟单晶晶圆的p型层进行光刻以形成芯片图形;对所述锑化铟单晶晶圆的p型层进行蒸镀以形成芯片电极;用填充物填充至所述锑化铟单晶晶圆的正面并将所述锑化铟单晶晶圆反贴至一个基片;对所述锑化铟单晶晶圆的反面进行减薄至预设位置。本申请的有益之处在于提供了一种能有效克服分凝系数以及加工误差带来的良率问题的锑化铟芯片的制备方法。

Description

锑化铟芯片的制备方法
技术领域
本申请涉及一种半导体制备方法,具体而言,涉及一种锑化铟芯片的制备方法。
背景技术
锑化铟是一种性能优良的中波红外探测器晶体材料,一般工作于77K,响应波段在3至5微米之间,采用室温光导模式工作,红外响应波长可延伸至6.5至7微米,该类红外探测器由于在室温工作,故用途较为广泛,比如:火源探寻、机车热轴探测、气体成本分析、安防安保等方面。因为基于锑化铟的红外传感器应用广泛,因此需求量巨大。
在现有技术中,获得该类芯片往往存在两个问题:首先,为了获得性能优异的锑化铟芯片,需要采用具有合适掺杂浓度的p型导电的锑化铟单晶材料。由于锌、镉等p型杂质具有较大的分凝系数,导致作为加工原料的锑化铟单晶锭条中,可用段十分有限,从而造成良率低下,价格昂贵。其次,现在往往采用人工或机械方式切片、研磨和抛光的方式进行加工,主要包括如下步骤:(1)将晶圆研磨减薄至合适厚底,(2)用于拉丝切割机切割成条形,制成合适形状的芯片,(3)用金刚砂手工抛光,(4)对每个芯片进行腐蚀、减薄,(5)制作电极,(6)测试封装。由于以上加工是分别对每一个芯片个体进行加工,往往由于设备稳定性以及加工人员技艺的原因导致芯片尺寸差异大,性能差异明显。
发明内容
为了解决现有技术的不足之处,作为本申请的一个方面,提供一种锑化铟芯片的制备方法,该制备方法包括:制备一个第一预设厚度的n型锑化铟单晶晶圆;对所述锑化铟单晶晶圆的正面进行化学腐蚀以除去第二预设厚度的损伤层;对所述锑化铟单晶晶圆的正面进行半导体掺杂以使所述锑化铟单晶晶圆具有一个第一预设深度的p型层;对所述锑化铟单晶晶圆的p型层进行光刻以形成芯片图形;对所述锑化铟单晶晶圆的p型层进行蒸镀以形成芯片电极;用填充物填充至所述锑化铟单晶晶圆的正面并将所述锑化铟单晶晶圆反贴至一个基片;对所述锑化铟单晶晶圆的反面进行减薄至预设位置。
进一步地,所述制备方法还包括:对第一预设厚度的所述锑化铟单晶晶圆的正面进行研磨和抛光。
进一步地,所述制备方法还包括:采用清洗剂清洗填充物和基片并收集产品芯片。
进一步地,所述制备方法还包括:制备n型纯锑化铟单晶晶柱;将所述锑化铟单晶晶柱切割以制备出若干第一预设厚度的n型锑化铟单晶晶圆。
进一步地,所述n型锑化铟单晶晶圆的电子浓度小于等于5×1014每立方厘米。
进一步地,所述n型锑化铟单晶晶圆的直径取值范围为4至6厘米。
进一步地,所述第一预设厚度的取值范围为0.6毫米至1毫米。
进一步地,所述第二预设厚度的取值范围为30微米至50微米。
进一步地,所述第一预设深度的取值范围为25微米至35微米。
进一步地,所述p型层中掺杂的电子浓度取值范围为于5×1016每立方厘米至于1×1017每立方厘米。
进一步地,采用金属锌或镉进行所述p型层的掺杂。
进一步地,对所述锑化铟单晶晶圆的正面进行半导体掺杂以使所述锑化铟单晶晶圆具有一个第一预设深度的p型层包括:将装有所述锑化铟单晶晶圆放置至在石英篮中;将石英篮以及装有掺杂材料的石英舟置于扩散管中在预设真空度和预设温度下扩散预设时长;其中,预设真空度大于等于1×10-4至5×10-4Pa;所述预设温度的取值范围为420摄氏度至460摄氏度;所述预设时长取值范围为10小时至20小时。
进一步地,所述填充剂为松香或/和白蜡。
进一步地,所述基板为玻璃片或陶瓷片。
作为本申请的另一方面,提供一种锑化铟芯片的制备方法,该制备方法包括:对一个锑化铟单晶晶圆正面侧的p型层进行光刻或/和蒸镀以获得所需芯片结构;用填充物填充至所述锑化铟单晶晶圆的正面并将所述锑化铟单晶晶圆反贴至一个基片;对所述锑化铟单晶晶圆的反面进行减薄至预设位置。
本申请的有益之处在于:提供了一种能有效克服分凝系数以及加工误差带来的良率问题的锑化铟芯片的制备方法。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解,使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1是根据本申请一种实施例的锑化铟芯片的制备方法的步骤示意框图;
图2至图9是根据本申请一种实施例的锑化铟芯片的制备方法各个步骤示意图。
图中附图标记的含义:
1单晶晶圆,2蒸镀层,3填充物,4基板,5芯片。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1至9所示,本申请的锑化铟芯片的制备方法包括如下步骤。
步骤1:制备n型纯锑化铟单晶晶柱。作为具体方案,该锑化铟单晶晶柱的直径约为2英寸,换算成公制单位,其直径的取值范围4至6厘米。该锑化铟单晶晶柱的电子浓度小于等于5×1014每立方厘米。
步骤2:制备n型纯锑化铟单晶晶圆。作为具体方案,可由步骤1的n型纯锑化铟单晶晶柱切割从而得到若干第一预设厚度的n型纯锑化铟单晶晶圆,这样一来,本方法中的n型纯锑化铟单晶晶圆的直径的取值范围亦为4至6厘米、电子浓度也小于等于5×1014每立方厘米。
作为具体方案,第一预设厚度的取值范围为0.6毫米至1毫米。作为优选方案,第一预设厚度的取值为0.65毫米至0.9毫米、0.7毫米至0.85毫米、0.8毫米至0.85毫米。
步骤3:对步骤2获得的n型纯锑化铟单晶晶圆的正面进行研磨和抛光,这样的目的主要为了除去杂质等。需要说明的是,研磨可以分步进行,先进行粗研磨,然后进行细研磨;抛光可以是机械抛光也可以是化学抛光或者两者的结合。
步骤4:对经过步骤3的锑化铟单晶的正面进行CP4(硝酸:氢氟酸:冰醋酸:溴=5:3:3:0.06)化学腐蚀,除去第二预设厚度的损伤层。损伤层可能会因为研磨或抛光带来结构损伤,为了保证芯片质量,采用化学腐蚀的方式除去损伤层。作为具体方案,第二预设厚度的取值范围为30微米至50微米。作为一种优选方案,第二预设厚度的取值为(请补充一个具体数值)。
步骤5:对锑化铟单晶晶圆的正面进行半导体掺杂以使锑化铟单晶晶圆具有一个第一预设深度的p型层。具体而言,可以采用金属锌或镉进行掺杂。
作为优选方案p型层大于等于30微米。具体可以根据所需的锑化铟芯片的厚度进行设计。
作为具体方案,可以采用加热扩展进行掺杂。将装有锑化铟单晶晶圆放置至在石英篮中;将石英篮以及装有掺杂材料的石英舟置于扩散管中在预设真空度和预设温度下扩散预设时长;其中,预设真空度取值范围1×10-4至5×10-4Pa;预设温度的取值范围为420摄氏度至460摄氏度;预设时长取值范围为10小时至20小时。作为一种扩展方案,也可以将放置在适量的高纯锑的石英小舟置于合适的位置。
在进行掺杂扩散后,要求锑化铟单晶晶圆的正面保持平整光亮,不存在合金化现象。
步骤6:对所述锑化铟单晶晶圆的p型层进行光刻以形成芯片图形。
步骤7:对所述锑化铟单晶晶圆的p型层进行蒸镀以形成芯片电极。作为具体方案,可以采用镉或金作为电极材料。
步骤8:对具有的芯片电极的锑化铟单晶晶圆的正面进行化学腐蚀以至少形成分隔芯片的沟道。该步骤可以将不需要的部分除去以留存所需要的图形。同时该步骤以腐蚀出芯片和芯片之间的界限。作为优选方案,可以采用CP4化学腐蚀,腐蚀深度为20微米至30微米。
步骤9:用填充物填充至锑化铟单晶晶圆的正面并将锑化铟单晶晶圆反贴至一个基片。作为优选方案,填充物可以采用松香和白蜡作为填充物。基板可以采用玻璃片或陶瓷片。填充物的作用主要在于填充锑化铟单晶晶圆正面的沟槽以使其能反贴至基板,这里所指的反贴是指将基片贴合在单晶晶圆的正面侧,这就类似于将锑化铟单晶晶圆正面翻转过来倒扣在基板上,所以称之为反贴。
步骤10:对锑化铟单晶晶圆的反面进行减薄至预设位置。具体而言,减薄可以首先采用机器研磨进行减薄至填充物露出,此时各个芯片已经分开。然后再采用CP4对裸露出芯片的背面进行腐蚀,然后进行抛光最终减薄至所需的厚度。
步骤11:采用清洗剂清洗填充物和基片并收集产品芯片。具体而言,清洗剂可以采用酒精,使用酒精溶解并清洗基板上的松香或白蜡层,然后进行芯片收集。
步骤12:对芯片进行装架和打线。
步骤13:进行光电学、光电特性测量、分档。
步骤14:入库存储。
以上制备方法可以用于制备室温工作的高灵敏度锑化铟光电导红外探测器件芯片,也可以用于制备77K工作的低温光导芯片以及用于线阵与面阵红外探测器芯片。
采用先切割晶圆然后进行掺杂的方式消除了以往工艺因为分凝系数带来的缺陷。通过反贴减薄等措施避免了以往先加工芯片形状带来芯片尺寸良率较低的缺陷。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (16)

1.一种锑化铟芯片的制备方法,其特征在于:
所述制备方法包括:
制备一个第一预设厚度的n型锑化铟单晶晶圆;
对所述锑化铟单晶晶圆的正面进行化学腐蚀以除去第二预设厚度的损伤层;
对所述锑化铟单晶晶圆的正面进行半导体掺杂以使所述锑化铟单晶晶圆具有一个第一预设深度的p型层;
对所述锑化铟单晶晶圆的p型层进行光刻以形成芯片图形;
对所述锑化铟单晶晶圆的p型层进行蒸镀以形成芯片电极;
用填充物填充至所述锑化铟单晶晶圆的正面并将所述锑化铟单晶晶圆反贴至一个基片;
对所述锑化铟单晶晶圆的反面进行减薄至预设位置。
2.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述制备方法还包括:
对第一预设厚度的所述锑化铟单晶晶圆的正面进行研磨和抛光。
3.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述制备方法还包括:
采用清洗剂清洗填充物和基片并收集产品芯片。
4.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述制备方法还包括:
制备n型纯锑化铟单晶晶柱;
将所述锑化铟单晶晶柱切割以制备出若干第一预设厚度的n型锑化铟单晶晶圆。
5.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述n型锑化铟单晶晶圆的电子浓度小于等于5×1014每立方厘米。
6.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述n型锑化铟单晶晶圆的直径取值范围为5至15厘米。
7.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述第一预设厚度的取值范围为0.4毫米至1毫米。
8.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述第二预设厚度的取值范围为10微米至100微米。
9.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述第一预设深度的取值范围为5微米至50微米。
10.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述p型层中掺杂的电子浓度取值范围为于2×1016每立方厘米至于5×1017每立方厘米。
11.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
采用金属锌或镉进行所述p型层的掺杂。
12.根据权利要求11所述的锑化铟芯片的制备方法,其特征在于:
对所述锑化铟单晶晶圆的正面进行半导体掺杂以使所述锑化铟单晶晶圆具有一个第一预设深度的p型层包括:
将装有所述锑化铟单晶晶圆放置至在石英篮中;
将石英篮以及装有掺杂材料的石英舟置于扩散管中在预设真空度和预设温度下扩散预设时长;
其中,预设真空度取值范围1×10-4至5×10-4Pa;所述预设温度的取值范围为400摄氏度至480摄氏度;所述预设时长取值范围为10小时至20小时。
13.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述填充剂为松香或/和白蜡。
14.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述基板为玻璃片或陶瓷片。
15.根据权利要求1所述的锑化铟芯片的制备方法,其特征在于:
所述制备方法还包括:
对具有的芯片电极的锑化铟单晶晶圆的正面进行化学腐蚀以至少形成分隔芯片的沟道。
16.一种锑化铟芯片的制备方法,其特征在于:
所述制备方法包括:
对一个锑化铟单晶晶圆正面侧的p型层进行光加工以获得所需芯片结构;
用填充物填充至所述锑化铟单晶晶圆的正面并将所述锑化铟单晶晶圆反贴至一个基片;
对所述锑化铟单晶晶圆的反面进行减薄至预设位置。
CN202011383350.2A 2020-12-01 2020-12-01 锑化铟芯片的制备方法 Pending CN112614912A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011383350.2A CN112614912A (zh) 2020-12-01 2020-12-01 锑化铟芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011383350.2A CN112614912A (zh) 2020-12-01 2020-12-01 锑化铟芯片的制备方法

Publications (1)

Publication Number Publication Date
CN112614912A true CN112614912A (zh) 2021-04-06

Family

ID=75228358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011383350.2A Pending CN112614912A (zh) 2020-12-01 2020-12-01 锑化铟芯片的制备方法

Country Status (1)

Country Link
CN (1) CN112614912A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192778A (ja) * 2009-02-19 2010-09-02 Sony Corp 半導体装置の製造方法
CN103035489A (zh) * 2012-11-19 2013-04-10 上海华虹Nec电子有限公司 精确控制晶圆减薄厚度的方法
CN106033708A (zh) * 2015-03-11 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种晶圆减薄方法
CN110797315A (zh) * 2019-11-06 2020-02-14 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192778A (ja) * 2009-02-19 2010-09-02 Sony Corp 半導体装置の製造方法
CN103035489A (zh) * 2012-11-19 2013-04-10 上海华虹Nec电子有限公司 精确控制晶圆减薄厚度的方法
CN106033708A (zh) * 2015-03-11 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种晶圆减薄方法
CN110797315A (zh) * 2019-11-06 2020-02-14 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
二室: "锑化铟光伏型红外探测器的制备及有关问题的讨论", 《红外技术》 *

Similar Documents

Publication Publication Date Title
US4638108A (en) Photoelectric conversion device
JP4766880B2 (ja) 結晶シリコンウエハ、結晶シリコン太陽電池、結晶シリコンウエハの製造方法および結晶シリコン太陽電池の製造方法
CN101286449A (zh) 用于增加可用平面表面积的半导体晶片处理方法
US8969216B2 (en) Method for single side texturing
TWI400743B (zh) Silicon wafer and its manufacturing method
Meng et al. Fabrication and characterization of high-purity germanium detectors with amorphous germanium contacts
JP4600707B2 (ja) 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
JPS6296400A (ja) ウエハの製造方法
JP3620683B2 (ja) 半導体ウエーハの製造方法
US3621565A (en) Fabrication of single-crystal film semiconductor devices
CN112614912A (zh) 锑化铟芯片的制备方法
JP5532754B2 (ja) 半導体装置の製造方法
JP2005129714A (ja) 太陽電池セルの製造方法
CN115825682A (zh) 探测器级高纯锗单晶的深能级缺陷的检测方法
CN109760221A (zh) 一种大尺寸薄片磷化铟晶片的线切割加工方法
JP2721265B2 (ja) 半導体基板の製造方法
Pogue et al. The effect of residual stress on photoluminescence in multi-crystalline silicon wafers
JP2004311726A (ja) 単結晶インゴットの加工方法
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
CN113151901A (zh) Czt晶体及其后处理方法、czt晶片、核辐射探测器件及其制备方法
Domínguez et al. Influence of different surface treatments on multicrystalline silicon wafers for defect characterization by LBIC
WO2018055847A1 (ja) 太陽電池及びその製造方法、並びに太陽電池モジュール
RU2788507C1 (ru) Пластина "кварц на кремнии" для производства фотоприемных полупроводниковых приборов, освещаемых с обратной стороны, фотоприемный полупроводниковый прибор и способ его изготовления
Minahan Silicon Solar Cell Process, Development, Fabrication and Analysis
JPH1126337A (ja) 貼り合わせ基板の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 310000 hongken Road, hongken farm, Xiaoshan Economic and Technological Development Zone, Xiaoshan District, Hangzhou City, Zhejiang Province

Applicant after: Zhejiang Sunnik Semiconductor Co.,Ltd.

Address before: 310000 507, block C, Hangzhou Bay Information Port, Xiaoshan District, Hangzhou City, Zhejiang Province

Applicant before: Zhejiang Sunnik Semiconductor Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20210406

RJ01 Rejection of invention patent application after publication