CN112599418B - 一种三维折线纳米线阵列垂直场效应晶体管的制备方法 - Google Patents
一种三维折线纳米线阵列垂直场效应晶体管的制备方法 Download PDFInfo
- Publication number
- CN112599418B CN112599418B CN202011470043.8A CN202011470043A CN112599418B CN 112599418 B CN112599418 B CN 112599418B CN 202011470043 A CN202011470043 A CN 202011470043A CN 112599418 B CN112599418 B CN 112599418B
- Authority
- CN
- China
- Prior art keywords
- layer
- nanowire
- dimensional
- etching
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 76
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 47
- 238000005516 engineering process Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000002923 metal particle Substances 0.000 claims abstract description 14
- 239000002243 precursor Substances 0.000 claims abstract description 14
- 230000003197 catalytic effect Effects 0.000 claims abstract description 11
- 239000007787 solid Substances 0.000 claims abstract description 9
- 239000007788 liquid Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 33
- 238000001259 photo etching Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000002356 single layer Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000003475 lamination Methods 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000010894 electron beam technology Methods 0.000 claims description 10
- 238000009616 inductively coupled plasma Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 239000003054 catalyst Substances 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000002105 nanoparticle Substances 0.000 claims description 3
- 239000002244 precipitate Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000002207 thermal evaporation Methods 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910017817 a-Ge Inorganic materials 0.000 claims description 2
- 230000009471 action Effects 0.000 claims description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000009194 climbing Effects 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 230000005496 eutectics Effects 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000001883 metal evaporation Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 11
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000012686 silicon precursor Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开一种三维折线纳米线阵列垂直场效应晶体管的制备方法，包括：1）利用刻蚀技术在图形化衬底上刻蚀出三维台阶形状；2）在刻蚀有三维台阶的衬底上沉积质介质薄膜层后再次刻蚀使三维台阶附近异质侧壁暴露，然后利用选择性刻蚀在异质侧壁构造引导沟道；3）在异质侧壁构造的引导沟道内制备纳米级催化金属颗粒；4）在整个结构表面淀积覆盖与所需生长纳米线对应非晶半导体前驱体薄膜层；5）升高温度使纳米级催化金属颗粒引导沟道中由固态转变为液态，前端开始吸收非晶层，后端析出折线形晶态纳米线；6）以折线形晶态纳米线垂直部分为沟道区域，水平部分为源漏电极区域，制备短沟道场效应晶体管。
Description
技术领域
本发明涉及一种纳米线三维批量化生长方法，特别是通过在台阶上沉积异质叠层进行刻蚀得到侧壁沟道并采用平面固-液-固（IPSLS）方式生长三维折线形纳米线阵列的方法；属于微电子技术领域。
背景技术
无结晶体管是开发新一代高性能微纳电子逻辑、传感和显示等应用的关键。目前常见的气-液-固（VLS）生长模式所制备的纳米线多为竖直随机阵列，很难直接在目前的平面电子工艺中实现可靠且低成本的定位集成。基于自上而下的电子束直写（EBL）技术制备纳米线直径10~100纳米，沟道长度在十纳米到百纳米量级的晶体管结构，已经验证各种新型纳米线功能器件的优异特性，但由于其制备成本高昂、产量低等因素难以得到规模化、产业化应用。通过纳米金属液滴催化的自下而上的平面固-液-固（IP-SLS）纳米线生长，可以通过光刻大批量制备直径在百纳米以下的晶态硅、锗和各种合金半导体纳米线，制备平面晶体管阵列，但常规光刻工艺自身的工艺限制，沟道长度最低限度较高，无法制备更短沟道的器件。
发明内容
发明目的：针对现有技术中存在的问题与不足，本发明提供技术方案：一种三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，包括如下几个步骤：
1）利用刻蚀技术在图形化衬底上刻蚀出三维台阶形状；
2）在刻蚀有三维台阶的衬底上同质介质材料单层或异质介质材料多层，利用光刻定义位置后刻蚀形成单层或多层引导沟道；
或者，在刻蚀有三维台阶的衬底上沉积介质薄膜层后再次刻蚀使三维台阶附近异质侧壁暴露，然后利用选择性刻蚀在异质侧壁构造引导沟道；
3）在所述单层或者多层引导沟道或异质侧壁构造的引导沟道内制备纳米级催化金属颗粒；
4）在整个结构表面淀积覆盖与所需生长纳米线对应非晶半导体前驱体薄膜层；
5）升高温度使纳米级催化金属颗粒在单层或者多层引导沟道或者异质侧壁构造的引导沟道中由固态转变为液态，前端开始吸收非晶层，后端析出折线形晶态纳米线；
6）以折线形晶态纳米线垂直部分为沟道区域，水平部分为源漏电极区域，制备短沟道场效应晶体管。
本发明进一步限定的技术方案为：在步骤1）中，利用光刻、电子束直写或掩模板技术实现所需的平面图案以定义纳米线台阶的位置，利用电感耦合等离子体刻蚀或者反应离子体刻蚀技术刻蚀出至少一个三维台阶形状。
作为优选，步骤2）包括以下步骤：
a）利用化学气相沉积或等离子体增强化学气相沉积方法在整个衬底上淀积同质介质单层或异质介质多层薄膜叠层，每层异质薄膜叠层的厚度在1~100nm；
b）利用光刻、电子束刻蚀或者掩模板技术，在已构造三维台阶的位置上定义图案；
c）利用电感耦合等离子体或者反应离子体刻蚀技术进行各向异性刻蚀，将覆盖在三维台阶上的叠层侧壁暴露出来，形成折线型结构。
作为优选，在步骤2）中，利用0.5%~40%HF溶液或缓冲氧化物刻蚀液BOE刻蚀SiO2/SiNx叠层，处理时间控制在1~100s。
作为优选，所述介质薄膜层为同质介质单层或者异质介质多层。
作为优选，在步骤3）中，在台阶的一端通过光刻、电子束刻蚀或者掩模板技术，在侧壁定义图案并通过热蒸发、原子层沉积ALD、电子束蒸发EBE或物理气相沉积PVD金属蒸镀技术制备一层厚度在1~500nm的铟、锡或者合金金属催化层；在高于金属熔点的温度，利用还原性气体等离子体在PECVD中处理金属催化层，使之转变成为分离的纳米颗粒，并通过控制其处理时间和功率，将侧壁上的金属颗粒的直径控制在3~500nm。
作为优选，步骤4）中通过PECVD、CVD或者PVD沉积技术，在表面覆盖一层与纳米线成分相对应的非晶前驱体层薄膜；所述前驱体层为非晶硅a-Si、非晶锗a-Ge、非晶碳a-C或者其中的非晶合金层；薄膜覆盖厚度为2~400nm。
作为优选，步骤5）中，在真空或者惰性气体保护的环境中，将温度升高到金属熔点或金属与前驱体的合金共熔点以上，金属颗粒融化为液滴，并开始在纳米线生长的前端不断吸收非晶前驱体，后端界面淀积出晶态的纳米线结构，在侧壁引导和控制作用下，纳米线将在侧壁引导沟道内平面生长，在台阶位置沿台阶竖直生长一段距离爬上台阶后重新变为平面生长。
作为优选，所述衬底为普通硅片、重掺杂n型硅片或有任意介质层覆盖的金属薄膜。
有益效果：与现有技术相比，本发明具有以下优点：
1）本发明利用在三维台阶结构上的异质交替叠层薄膜结构，直接用于引导纳米线生长，获得高密度、形貌可调控的三维纳米线阵列结构；
2）通过此方法获得的纳米线直径由异质叠层结构的层厚决定，不受光刻空间分辨率的限制，实现纳米线直径的高度控制；
3）实现在小投影面积下超短沟道栅结构的高密度排布，从而大幅提高纳米线阵列作为晶体管器件沟道的电流负载和驱动能力；
4）实现晶体管沟道长度的高度可控，突破了光刻0.5~3μm的限制，克服了电子束激光直写、EBL技术成本高昂的困难；
5）由于此垂直栅技术可通过传统薄膜淀积技术得以实现，继承保持了传统薄膜工艺的在大面积工艺特性，具有广泛应用价值。
6）本发明解决了平面固液固（IPSLS）台阶引导生长半导体纳米线制备的平面场效应晶体管的沟道长度较长及其带来的器件应用中驱动电流受限的关键问题；采用台阶上异质介质层薄膜刻蚀形成的折线形沟道，可以对纳米线形貌进行精确调控，纳米线的集成密度大幅提高，并且此技术完全兼容大面积薄膜电子器件的基本工艺，不必引入额外的高精度光刻技术。
7）纳米线可以集成定位于衬底，为开拓新一代的三维集成微纳电子器件提供了一种关键的纳米沟道实现技术，并且实现工艺可扩展、低成本，并可以实现可编程的三维纳米线形貌调控生长能力；由于纳米线生长的坡面角度可以通过刻蚀工艺调控，可以获得非常高的沟道电流驱动能力，这对于实现平板显示所需要的高性能薄膜晶体管（TFT）尤为重要。
8）基于此技术，纳米线沟道阵列有望在更小的TFT器件空间内满足实现新型AMOLED显示所需要的驱动电流。这对于建立新一代平面纳米线TFT平板显示技术，既以高世代非晶硅技术为基础实现高性能（迁移率、稳定特性和开口率等）驱动电流，意义尤其重大。另外，此技术还有望帮助实现集成度更高的大面积逻辑电路，开发或优化新一代显示、传感和信息器件应用。
附图说明
图1是本发明实施例1提供的利用台阶上异质介质叠层引导生长三维折线形纳米线制备垂直栅场效应晶体管的制备流程示意图；其中图1a-图1f示出各步骤中的具体结构。
图2是本发明实施例2中台阶引导生长单层三维折线的结构示意图。
图3为本发明实施例3中台阶引导生长多层三维折线的结构示意图。
图4是本发明实施例1和实施例2中制备的台阶侧壁沟道以及硅纳米线生长范例结构。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明。
实施例1
如图1所示，本实施例提供一种利用台阶上异质介质叠层引导生长三维折线形纳米线制备垂直栅晶体管阵列的方法，可用于晶硅衬底上制作垂直栅场效应晶体管结构，其制备过程可包括以下几个步骤：
1）、以高掺杂晶硅作为衬底1，用光刻技术定义引导台阶位置，再用ICP刻蚀方法刻蚀衬底表面。刻蚀过程使用C4F8和SF6气体混合3：4深硅刻蚀技术，获得垂直的三维台阶，三维台阶高度为200nm；如图1a所示。
2）、利用等离子体增强PECVD交替淀积非晶氮化硅-氧化硅-氮化硅薄膜，每层薄膜厚度分别为40-60-40nm，利用ICP刻蚀方法刻蚀异质介质叠层，刻蚀过程可以使用C4F8气体，可以适当延长刻蚀时间，保证垂直台阶完全暴露。由于薄膜淀积技术的均匀覆盖性，异质介质叠层，特别是氮化硅-氧化硅-氮化硅结构会均匀包覆在具有三维台阶结构的硅衬底上；利用光刻、电子束直写或掩模板技术定义平面图案，利用电感耦合等离子体ICP刻蚀或者反应离子体刻蚀RIE技术刻蚀，有掩膜覆盖的区域异质介质叠层保留，而其他区域的介质层被去除，由此在侧壁暴露出了氮化硅-氧化硅-氮化硅的侧壁结构，侧视图呈现折线结构，如图1b所示。
3)、利用缓冲氧化物刻蚀液BOE处理样品，由于相邻异质薄膜之间对刻蚀氛围的不同刻蚀速度，以及叠层本身相互掩盖的影响，可形成内嵌深度约为50~120nm的凹槽5，例如图1c所示。
4)、利用光刻定位以及热蒸发技术，在侧壁凹槽一端淀积厚度约为3~40nm的金属铟In催化层2，作为纳米线的生长起点位置。样品装入PECVD腔体，在200~400摄氏度进行氢气等离子体处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离铟纳米颗粒，直径在100nm左右，如图1d所示。
5)、将温度降低到70~170℃，在PECVD系统中表面覆盖一层非晶硅薄膜20~100nm前驱体层。
6)、当温度提高到250~450℃，使得纳米铟颗粒重新融化，并开始在前端吸收非晶硅，而在后端生长淀积出晶态的硅纳米线结构。借助侧壁上形成的侧壁凹槽结构作为引导沟道，获得严格沿侧壁沟道生长、在台阶位置转变为竖直生长爬上台阶后重新转变为平行于衬底生长的折线形纳米线3，如图1e示意结构。
7）剩余非晶硅前驱体层、异质介质叠层的最上层氮化硅可通过相应的ICP、RIE刻蚀工艺刻蚀掉，由于离子刻蚀的各向异性明显，平面方向的纳米线将暴露出来，在折线形纳米线的横向部分蒸镀源漏电极，其后覆盖栅极介质层，在折线形纳米线的垂直部分蒸镀栅极电极完成垂直场效应晶体管的制备，其沟道长度Lch等由台阶高度Hs决定，如图1f所示；图4（b）为在刻蚀出异质叠层台阶上所形成的侧壁纳米引导沟道扫描电镜（SEM）侧视图。
本实施例利用各种准直性金属真空蒸镀技术如电子束发射EBE、磁控溅射等方法定义金属薄膜，由于台阶结构的自遮蔽效应，台阶侧壁竖直纳米线处没有金属薄膜，台阶的高度定义了垂直栅晶体管的沟道长度。所提供的获得三维折线形纳米线阵列的可靠方法，可对折线形纳米线的垂直部分的高度进行精确控制，可以克服传统自上而下工艺难以克服的光刻极限，具有高度可重复性，可实现批量化实现三维纳米线结构，在进一步制造纳电子器件方面有巨大潜力。
实施例2
本实施例提供一种利用台阶上异质介质叠层引导生长单层三维折线形纳米线的方法，如图2所示，包括以下几个步骤：
1）利用刻蚀技术在图形化衬底上刻蚀出单层三维台阶5形状；
2）在刻蚀有三维台阶的衬底上沉积同质介质层薄膜，利用光刻定义位置后刻蚀形成单层引导沟道；
3）在所述单层引导沟道内制备纳米级催化金属颗粒2；
4）在整个结构表面淀积覆盖与所需生长纳米线对应非晶半导体前驱体薄膜层；
5）升高温度使纳米级催化金属颗粒在单层引导沟道由固态转变为液态，前端开始吸收非晶层，后端析出折线形晶态纳米线3；
6）以折线形晶态纳米线垂直部分为沟道区域，水平部分为源漏电极区域，制备短沟道场效应晶体管。图4（a）为在同质介质坡面台阶上生长的三维硅纳米线SEM侧视图。
实施例3
本实施例提供一种利用台阶上异质介质叠层引导生长多层三维折线形纳米线的方法，如图3所示，包括以下几个步骤：
1）利用刻蚀技术在图形化衬底上刻蚀出多层三维台阶4形状；
2）在刻蚀有三维台阶的衬底上沉积异质介质层薄膜，利用光刻定义位置后刻蚀形成多层引导沟道；
3）在所述多层引导沟道内制备纳米级催化金属颗粒2；
4）在整个结构表面淀积覆盖与所需生长纳米线对应非晶半导体前驱体薄膜层；
5）升高温度使纳米级催化金属颗粒在多层引导沟道中由固态转变为液态，前端开始吸收非晶层，后端析出折线形晶态纳米线3；
6）以折线形晶态纳米线垂直部分为沟道区域，水平部分为源漏电极区域，制备短沟道场效应晶体管。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进，这些改进也应视为本发明的保护范围。
Claims (9)
1.一种三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，包括如下几个步骤：
1）利用刻蚀技术在图形化衬底上刻蚀出三维台阶形状；
2）在刻蚀有三维台阶的衬底上沉积介质薄膜层，利用光刻定义位置后刻蚀形成单层或多层引导沟道；
或者，在刻蚀有三维台阶的衬底上沉积介质薄膜层后再次刻蚀使三维台阶附近异质侧壁暴露，然后利用选择性刻蚀在异质侧壁构造引导沟道；
3）在所述单层或者多层引导沟沟道或异质侧壁构造的引导沟道内制备纳米级催化金属颗粒；
4）在整个结构表面淀积覆盖与所需生长纳米线对应非晶半导体前驱体薄膜层；
5）升高温度使纳米级催化金属颗粒在单层或者多层引导沟道或者异质侧壁构造的引导沟道中由固态转变为液态，前端开始吸收非晶层，后端析出折线形晶态纳米线；
6）以折线形晶态纳米线垂直部分为沟道区域，水平部分为源漏电极区域，制备短沟道场效应晶体管。
2.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，步骤1）中，利用光刻、电子束直写或掩模板技术实现所需的平面图案以定义纳米线台阶的位置，利用电感耦合等离子体刻蚀或者反应离子体刻蚀技术刻蚀出至少一个三维台阶形状。
3.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，所述介质薄膜层为同质介质单层或者异质介质多层。
4.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，步骤2）包括以下步骤：
a）利用化学气相沉积或等离子体增强化学气相沉积方法在整个衬底上淀积同质介质材料单层或异质介质材料多层，每层异质薄膜叠层的厚度在1~100nm；
b）利用光刻、电子束刻蚀或者掩模板技术，在已构造三维台阶的位置上定义图案；
c）利用电感耦合等离子体或者反应离子体刻蚀技术进行各向异性刻蚀，将覆盖在三维台阶上的叠层侧壁暴露出来，形成折线型结构。
5.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，在步骤2）中，介质薄膜层的材料为SiO2/SiN叠层，利用0.5%~40%HF溶液或缓冲氧化物刻蚀液BOE刻蚀SiO2/SiNx叠层，处理时间控制在1~100s。
6.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，所述步骤3）中，在台阶的一端通过光刻、电子束刻蚀或者掩模板技术，在侧壁定义图案并通过热蒸发、原子层沉积ALD、电子束蒸发EBE或物理气相沉积PVD金属蒸镀技术制备一层厚度在1~500nm的铟、锡或者合金金属催化层；在高于金属熔点的温度，利用还原性气体等离子体在PECVD中处理金属催化层，使之转变成为分离的纳米颗粒，并通过控制其处理时间和功率，将侧壁上的金属颗粒的直径控制在3~500nm。
7.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，步骤4）中通过PECVD、CVD或者PVD沉积技术，在表面覆盖一层与纳米线成分相对应的非晶前驱体层薄膜；所述前驱体层为非晶硅a-Si、非晶锗a-Ge、非晶碳a-C或者其中的非晶合金层；薄膜覆盖厚度为2~400nm。
8.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，步骤5）中，在真空或者惰性气体保护的环境中，将温度升高到金属熔点或金属与前驱体的合金共熔点以上，金属颗粒融化为液滴，并开始在纳米线生长的前端不断吸收非晶前驱体，后端界面淀积出晶态的纳米线结构，在侧壁引导和控制作用下，纳米线将在侧壁引导沟道内平面生长，在台阶位置沿台阶竖直生长一段距离爬上台阶后重新变为平面生长。
9.根据权利要求1所述的三维折线纳米线阵列垂直场效应晶体管的制备方法，其特征在于，所述衬底为普通硅片、重掺杂n型硅片或有任意介质层覆盖的金属薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011470043.8A CN112599418B (zh) | 2020-12-14 | 2020-12-14 | 一种三维折线纳米线阵列垂直场效应晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011470043.8A CN112599418B (zh) | 2020-12-14 | 2020-12-14 | 一种三维折线纳米线阵列垂直场效应晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112599418A CN112599418A (zh) | 2021-04-02 |
| CN112599418B true CN112599418B (zh) | 2022-04-22 |
Family
ID=75195365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011470043.8A Active CN112599418B (zh) | 2020-12-14 | 2020-12-14 | 一种三维折线纳米线阵列垂直场效应晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599418B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113968571B (zh) * | 2021-10-21 | 2023-06-06 | 南京大学 | 一种防串扰自限制的超细密排晶硅纳米线制备方法 |
| WO2023225831A1 (zh) * | 2022-05-24 | 2023-11-30 | 京东方科技集团股份有限公司 | 纳米线、阵列基板制备方法、阵列基板及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108217591A (zh) * | 2018-01-04 | 2018-06-29 | 南京大学 | 一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法 |
| CN108557758A (zh) * | 2018-02-08 | 2018-09-21 | 南京大学 | 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法 |
| CN110767537A (zh) * | 2019-11-05 | 2020-02-07 | 南京大学 | 一种制备三维超可拉伸晶态纳米线的方法 |
-
2020
- 2020-12-14 CN CN202011470043.8A patent/CN112599418B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108217591A (zh) * | 2018-01-04 | 2018-06-29 | 南京大学 | 一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法 |
| CN108557758A (zh) * | 2018-02-08 | 2018-09-21 | 南京大学 | 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法 |
| CN110767537A (zh) * | 2019-11-05 | 2020-02-07 | 南京大学 | 一种制备三维超可拉伸晶态纳米线的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 3D Sidewall Integration of Ultrahigh-Density Silicon Nanowires for Stacked Channel Electronics;Xiaoxiang Wu et al;《Advanced Electronic Materials》;20190731;第5卷(第7期);第1800627页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112599418A (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108557758B (zh) | 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法 | |
| JP3854731B2 (ja) | 微細構造の製造方法 | |
| JP5639063B2 (ja) | 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ | |
| CN112599418B (zh) | 一种三维折线纳米线阵列垂直场效应晶体管的制备方法 | |
| CN102105963B (zh) | 生长薄膜的方法以及形成结构的方法和器件 | |
| US7659165B2 (en) | Method of fabricating a field effect transistor | |
| US6103600A (en) | Method for forming ultrafine particles and/or ultrafine wire, and semiconductor device using ultrafine particles and/or ultrafine wire formed by the forming method | |
| CN108217591A (zh) | 一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法 | |
| US20050276093A1 (en) | Memory cell, memory cell arrangement, patterning arrangement, and method for fabricating a memory cell | |
| CN109950393B (zh) | 一种可堆叠大面积制备的纳米线交叉点阵列阻变存储器件结构的制备方法 | |
| JP2012516053A (ja) | 電界効果トランジスタの性能を強化する方法およびそれによって作られる電界効果トランジスタ | |
| CN1276496C (zh) | 形成衬底的浮置结构、浮置栅电极和场致发射器件的方法 | |
| CN111312592B (zh) | 一种三维自换行生长堆叠纳米线沟道及弹簧结构的制备方法 | |
| JP3761319B2 (ja) | 半導体装置の製造方法 | |
| Wu et al. | 3D sidewall integration of ultrahigh‐density silicon nanowires for stacked channel electronics | |
| TW540162B (en) | Electronic devices comprising thin-film transistors, and their manufacture | |
| US7713850B2 (en) | Method for forming a structure provided with at least one zone of one or several semiconductor nanocrystals localised with precision | |
| Hu et al. | Ultra‐Confined Catalytic Growth Integration of Sub‐10 nm 3D Stacked Silicon Nanowires Via a Self‐Delimited Droplet Formation Strategy | |
| KR101027315B1 (ko) | 나노 와이어의 제조방법 | |
| US11715744B2 (en) | Array substrate, preparation method thereof, and display panel | |
| CN100524579C (zh) | 半导体纳米硅场电子发射材料及其制备方法 | |
| CN100369188C (zh) | 镜像电荷效应量子元胞自动机的制作方法 | |
| JP5137095B2 (ja) | シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料 | |
| CN109065613B (zh) | 一种竖直结构锗沟道场效应晶体管器件的制造方法 | |
| CN1160797C (zh) | 点接触平面栅型单电子晶体管及其制备方法(二) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |