CN112578253A - 一种多通道芯片老化系统及方法 - Google Patents

Abstract

本发明公开了一种多通道芯片老化方法，包括：设置初始参数，初始参数包括老化温度、老化时间和体暗电流；对多通道芯片进行老化，获取常温状态下多通道芯片的初始电压和初始电流；获取老化后多通道芯片的反偏电压和达到体暗电流所需的时间；基于初始电压、初始电流，以及反偏电压和达到体暗电流所需的时间，确定多通道芯片的老化效果，解决了现有技术中难以实现对APD芯片批量老化、对特殊封装形式的APD芯片进行老化，以及裸芯片直接老化时加电不同引脚间出现不一致性的技术问题，实现了对不同封装形式的APD芯片进行批量老化，同时降低生产成本和难度，可实时调整老化的时间，提高芯片老化效果精确性。

Description

一种多通道芯片老化系统及方法

技术领域

本发明涉及光纤通信领域，尤其涉及一种多通道芯片老化系统及方法。

背景技术

光纤通信的ROSA(Receiver Optical Subassembly，光接收次组件)主要用于将光信号转化成电信号，光模块的核心器件为光发射和光接收器件，为了使设计出的光器件在工作运行过程中性能稳定，在正式投入使用前会对光器件进行一定时长的带电老化，使有缺陷的器件、芯片提前筛选出来，同时使芯片或器件的晶格稳定，性能达到稳定状态。在光器件的芯片老化，大多以发射光芯片为主，接收光芯片往往由于整体工艺较为稳定，逐渐不进行长时间的老化。其中，由于APD(avalanche photodiode，雪崩二极管)芯片具有雪崩区等复杂结构，其雪崩电压VBR的稳定性直接影响到接收灵敏度，以及模块性能的调试，所以APD必须进行老化。

在目前光通信行业内，APD芯片的老化的第一种方法是，将APD芯片以TO形式封装，通过管脚加电进行老化；第二种方法是对裸芯片直接老化，通过探针探于PCB(printedcircuit board，印刷电路板)中的焊盘加电。第一种老化方式是最为普遍，但只能针对TO封装形式的APD芯片进行老化。第二种裸芯片老化方式，行业内缺少APD裸芯片的相关设备，且成本高。对于目前如100G\200G\400G APD ROSA产品，其本身是4个APD芯片或多个芯片封装的形式，既无法采用TO封装老化方式，也很难应用高成本、高难度的裸芯片的老化方式。因此，需要一种既快速又低成本的APD老化方式来应对多通道APD的老化筛选设备。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种多通道芯片老化方法，旨在解决现有技术中难以实现对APD芯片批量老化、对特殊封装形式的APD芯片进行老化，以及裸芯片直接老化时加电不同引脚间出现不一致性的技术问题。

为实现上述目的，本发明提供了一种多通道芯片老化方法，应用于上述的多通道芯片老化系统，所述方法包括：

设置初始参数，所述初始参数包括老化温度、老化时间和体暗电流；

对多通道芯片进行老化，获取常温状态下所述多通道芯片的初始电压和初始电流；

获取老化后所述多通道芯片的反偏电压和达到所述体暗电流所需的时间；

基于所述初始电压、所述初始电流，以及所述反偏电压和达到所述体暗电流所需的时间，确定所述多通道芯片的老化效果。

进一步地，所述获取老化后所述多通道芯片的反偏电压和达到所述体暗电流所需的时间，还包括：

获取老化过程中所述体暗电流值，判断所述体暗电流值是否达到预设值；若否，则

系统补偿增加补偿反偏电压或延长所述老化时间。

本发明还提供了一种多通道芯片老化系统，所述系统包括：上位机；老化电源，所述老化电源与所述上位机连接；老化装置，所述老化装置与所述老化电源连接；所述老化装置包括：加电板，所述加电板一端与所述老化电源连接；跨阻电芯片，所述跨阻电芯片与所述加电板另一端连接；至少一块待老化芯片，所述至少一块待老化芯片同时与所述跨阻电芯片连接；焊盘，所述焊盘固定于所述老化装置中，所述跨阻电芯片固定于所述焊盘上且与所述焊盘连接。

优选地，所述系统包括：老化夹具，所述老化装置固定于所述老化夹具中，所述老化夹具包括:底板；老化控制板，所述老化控制板固定于所述底板上，所述加电板固定于所述老化控制板上，通过所述老化控制板与所述老化电源连接；盖板，所述盖板与所述底板固定。

优选地，所述老化装置还包括：壳体；壳体引脚，所述壳体引脚固定于所述壳体内侧；插座，所述插座固定于所述壳体外侧，所述插座同时与所述壳体引脚连接。

优选地，所述老化装置还包括：连接电路板，所述连接电路板一端与所述加电板连接，另一端与所述插座插拔连接。

优选地，所述老化装置还包括：所述跨阻电芯片的供电引脚与所述壳体引脚对应连接，且所述壳体引脚接地端与所述焊盘表面连接。

优选地，所述焊盘还包括：固定于所述焊盘表面的电容元件；贴装于所述焊盘表面的至少一条通道线，所述通道线一端与所述壳体引脚对应连接，另一端经过所述电容元件和所述待老化芯片与所述跨阻电芯片的测试引脚连接。

优选地，所述焊盘还包括：焊盘引脚，所述跨阻电芯片的输出引脚与所述焊盘引脚对应连接。

优选地，所述系统还包括：所述待老化芯片固定于所述焊盘表面，且所述待老化芯片与所述焊盘表面之间设置有热沉片。

优选地，所述系统还包括：至少一块老化控制板与至少一块所述加电板对应连接后，与所述老化电源并行连接。

优选地，所述老化装置还包括：所述老化装置内部金线连接，所述壳体远离所述插座的一端放置其他光学器件。

本发明实施例提出的一种多通道芯片老化方法，包括：设置初始参数，初始参数包括老化温度、老化时间和体暗电流；对多通道芯片进行老化，获取常温状态下多通道芯片的初始电压和初始电流；获取老化后多通道芯片的反偏电压和达到体暗电流所需的时间；基于初始电压、初始电流，以及反偏电压和达到体暗电流所需的时间，确定多通道芯片的老化效果，解决了现有技术中难以实现对APD芯片批量老化、对特殊封装形式的APD芯片进行老化，以及裸芯片直接老化时加电不同引脚间出现不一致性的技术问题，实现了对不同封装形式的APD芯片进行批量老化，同时降低生产成本和难度，可实时调整老化的时间，提高芯片老化效果精确性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明一实施例中多通道芯片老化系统的控制原理图；

图2为本发明一种多通道老化方法的流程示意图一；

图3为本发明一种多通道老化方法的流程示意图二；

图4为本发明中经过老化的APD芯片和未经老化的APD芯片在不同时间段电压与电流的变化关系示意图；

图5是本发明一实施例中多通道芯片老化系统结构示意图；

图6为本发明另一实施例中多通道芯片老化系统结构示意图；

图7为本发明又一实施例中多通道芯片老化系统结构示意图；

图8为本发明中一种老化夹具的结构示意图；

图9为本发明中一种老化装置的结构示意图；

图10为本发明中一种老化装置的内部电路结构示意图。

标号	名称	标号	名称
				1	上位机	343	焊盘引脚
2	老化电源	35	壳体
				3	老化装置	36	壳体引脚
31	加电板	37	插座
				33	待老化芯片	38	连接电路板
32	跨阻电芯片	4	老化夹具
				34	焊盘	41	底板
341	电容元件	42	老化控制板
				342	通道线	43	盖板

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，若全文中出现的“和/或”或者“及/或”，其含义包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种多通道芯片老化系统。

参照图1-图4，本发明提供了一种多通道芯片老化方法，参见图1-4，上述方法包括：

S101、设置初始参数，初始参数包括老化温度、老化时间和体暗电流；

S103、对多通道芯片进行老化，获取常温状态下多通道芯片的初始电压和初始电流；

S104、获取老化后多通道芯片的反偏电压和达到体暗电流所需的时间；

S105、基于初始电压、初始电流，以及反偏电压和达到体暗电流所需的时间，确定多通道芯片的老化效果。

进一步地，获取老化后多通道芯片的反偏电压和达到体暗电流所需的时间，还包括：获取老化过程中体暗电流值，判断体暗电流值是否达到预设值；若否，则系统补偿增加补偿反偏电压或延长老化时间。

根据APD的关键特性，存在电压与电流两个维度关系，即VI特性。APD在无光射入状态下，注入的电压会对应产生电流，此时产生的电流为APD的本征电流，为体暗电流。随着注入电压的加大，其体暗电流也会缓慢增加。直至电压加大到接近APD击穿电压时，其对应的体暗电流会迅速增加。当体暗电流某个电流值时，对应所加到的电压为其击穿电压。但如果APD不老化或老化不彻底时，电压与电流的对应关系不一定是一种恒定的一种线性关系。比如在不同时间段，输入同一电压的情况下，对应的电流将可能也不一样。这将影响到制成器件，应用于光模块时，光模块对APD反偏电压的提供将不稳定，灵敏度调测困难。所以，在老化过程中，对APD的电压和产生的暗电流的对应关系的控制，检测与判断，也直接影响了对APD的老化效果，决定了是否能彻底的筛选出劣化产品。

具体而言，在进行老化前，上位机或PC机中的控制软件先设置APD芯片的老化温度，需要的老化时间和初始的体暗电流值。在设置好初始参数以后，就可以开始进行APD老化的工作了，在常温情况下，老化控制板通过电流检测和恒压输入检测先测出初始的VBR和体暗电流Id，然后根据设定的老化条件(老化温度和老化时间，分别由时间控制器和温度传感器控制)，逐渐升高温度条件，逐步增加反偏电压，对APD芯片进行老化，同时获取与不同反偏电压值对应的体暗电流值并进行保存。

具体而言，APD芯片的老化是一个不断变化的过程，开始老化后，系统会不断记录不同温度和反偏电压条件下的体暗电流值，并持续判断反偏电压和体暗电流值的变化关系是否在预设范围内。在老化结束时，系统将自动计算每个APD通道的VI波动过大，比如超过20％或其他所设定的范围时，系统则将延长老化时间，直到VI趋于一定的稳定值。

老化过程中，系统时间监测温度，形成反馈调节机制。在不断升高；老化温度和反偏电压值的过程中，系统会实时监测体暗电流的变化，当体暗电流值未达到APD芯片设计的规格值的预设范围内，系统自动补偿反偏电压，使体暗电流达到规格值的预设范围内。

本申请实施例还提供了一种多通道芯片老化系统，参见图5-10，该多通道芯片老化系统包括：

上位机1。

具体而言，上位机1是一台可以发出特定操控命令的计算机，通过操作预先设定好的命令，将命令传递给下位机，通过下位机来控制设备完成各项操作。

老化装置3。

具体而言，本发明实施例中的老化装置3单独设计，其中可以容纳多个芯片，对多个芯片同时进行带电老化，保证了在老化时芯片不同引脚间加电的一致性。

老化电源2，老化电源2分别与上位机1和老化装置3连接。

具体而言，老化电源2分别与上位机1和老化装置3连接，老化电源2根据上位机1发出的操作指令为老化装置3供电，使得老化装置3对芯片进行带电老化。

老化装置3包括：加电板31，加电板31一端与老化电源2连接；跨阻电芯片32，跨阻电芯片32与加电板31另一端连接；至少一块待老化芯片33，至少一块待老化芯片33同时与跨阻电芯片32连接；焊盘34，焊盘34固定于老化装置3中，跨阻电芯片32固定于焊盘34上且与焊盘34连接。

具体而言，老化装置3大致呈管壳结构，壳体35内部具有容置空间。加电板31与老化电源2连接，用于给老化装置3传输电力。跨阻电芯片32固定于老化装置3中，由加电板31供电驱使跨阻电芯片32执行各种测试命令。跨阻电芯片32主要结构为跨阻放大器(TIA，trans-impedance amplifier)，跨阻放大器是光学传感器的前端放大器，用于将输出电流转换为电压。至少一块待老化芯片33设置在老化装置3中，同时与跨阻电芯片32连接，跨阻电芯片32实现同时对至少一块待老化芯片33的老化。待老化芯片33为APD芯片，待老化芯片33可以是单个芯片，也可以是由多个APD芯片封装成的特殊芯片。待老化芯片33设置在壳体35中时同时完成了邦线等设计。焊盘34固定在老化装置3的壳体35底部，跨阻电芯片32固定在焊盘34上，同时与焊盘34连接，焊盘34同时起到电路导通和承载的作用。

优选地，老化系统包括：老化夹具4，老化装置3固定于老化夹具4中，老化夹具4包括:底板41；老化控制板42，老化控制板42固定于底板41上，加电板31固定于老化控制板42上，通过老化控制板42与老化电源2连接；盖板43，盖板43与底板41固定。

具体而言，老化夹具4包括底板41和盖板43，底板41和盖板43配合安装形成密闭空间，老化装置3固定于老化夹具4中。老化控制板42实现电信号的转换，老化控制板42固定于底板41上，加电板31再固定于老化控制板42上，老化电源2的电缆线穿过底板41与老化控制板42连接。

优选地，老化装置3还包括：壳体35；壳体引脚36，壳体引脚36固定于壳体35内侧；插座37，插座37固定于壳体35外侧，插座37同时与壳体引脚36连接。

具体而言，壳体引脚36固定于壳体35内设置焊盘34的一侧，插座37固定于壳体35外与焊盘34对应的一侧，插座37同时与壳体引脚36连接，将壳体引脚36引出壳体35外。

优选地，老化装置3还包括：连接电路板38，连接电路板38一端与加电板31连接，另一端与插座37插拔连接。

具体而言，连接电路板38优选为FPC(Flexible Printed Circuit，柔性电路板)，连接电路板38为聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性，绝佳的可挠性印刷电路板，具有配线密度高、重量轻、厚度薄、弯折性好的特点。加电板31上设置有加电座，连接电路板38一端与加电座连接，另一端与插座37可插拔连接。其中连接电路板38的两端的针脚对应连接。

优选地，老化装置3还包括：跨阻电芯片32的供电引脚与壳体引脚36对应连接，且壳体引脚36接地端与焊盘34表面连接。

具体而言，跨阻电芯片32的VCC引脚为供电引脚，与壳体引脚36中的VCC引脚对应连接。壳体引脚36中的接地端通过与焊盘34表面连接的方式接地。

优选地，焊盘34还包括：固定于焊盘34表面的电容元件341；贴装于焊盘34表面的至少一条通道线342，通道线342一端与壳体引脚36对应连接，另一端经过电容元件341和待老化芯片33与跨阻电芯片32的测试引脚连接。

具体而言，焊盘34表面设置有各个APD芯片对应的通道线342，通道线342优选为铜等电学性能良好的材质。焊盘34表面还贴装有电容元件341，跨阻电芯片32的VCC引脚经过稳压电容与壳体引脚36中的VCC引脚对应连接。每条通道线342的一端与壳体引脚36中的对应通道的供电引脚连接，包括VAPD0、VAPD1、VAPD2、VAPD3等。每条通道线342的另一端经过硅电容与APD芯片与跨阻电芯片32的测试引脚PINA_0连接。

优选地，焊盘34还包括：焊盘引脚343，跨阻电芯片32的输出引脚与焊盘引脚343对应连接。

具体而言，跨阻电芯片32的输出引脚与焊盘引脚343对应连接，且跨阻电芯片32的GND接地通过与焊盘34表面或者焊盘引脚343的GND连接的方式实现。

优选地，系统还包括：待老化芯片33固定于焊盘34表面，且待老化芯片33与焊盘34表面之间设置有热沉片。

具体而言，待老化芯片33固定于焊盘34表面，每个待老化芯片33与焊盘34表面之间设置有热沉片，热沉片为绝缘体，主要为待老化芯片33散热。

优选地，老化系统还包括：至少一块老化控制板42与至少一块加电板31对应连接后，与老化电源2并行连接。

具体而言，老化系统还可以设置成，多块老化控制板42与至少一块加电板31对应连接后，与老化电源2并行连接的结构，以实现大批量APD芯片的快速老化。

优选地，老化装置3还包括：老化装置3内部金线连接，壳体35远离插座37的一端放置其他光学器件。

具体而言，为保证老化性能，老化装置3内部金线连接。焊盘34、待老化芯片33等设置在壳体35靠近插座37的位置，远离插座37的一端放置其他光学器件。

本发明实施例提出的一种多通道芯片老化方法，包括：设置初始参数，初始参数包括老化温度、老化时间和体暗电流；对多通道芯片进行老化，获取常温状态下多通道芯片的初始电压和初始电流；获取老化后多通道芯片的反偏电压和达到体暗电流所需的时间；基于初始电压、初始电流，以及反偏电压和达到体暗电流所需的时间，确定多通道芯片的老化效果，解决了现有技术中难以实现对APD芯片批量老化、对特殊封装形式的APD芯片进行老化，以及裸芯片直接老化时加电不同引脚间出现不一致性的技术问题，实现了对不同封装形式的APD芯片进行批量老化，同时降低生产成本和难度，可实时调整老化的时间，提高芯片老化效果精确性。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种多通道芯片老化方法，其特征在于，所述方法包括：

设置初始参数，所述初始参数包括老化温度、老化时间和体暗电流；

对多通道芯片进行老化，获取常温状态下所述多通道芯片的初始电压和初始电流；

获取老化后所述多通道芯片的反偏电压和达到所述体暗电流所需的时间；

基于所述初始电压、所述初始电流，以及所述反偏电压和达到所述体暗电流所需的时间，确定所述多通道芯片的老化效果。

2.根据权利要求1所述的方法，其特征在于，所述获取老化后所述多通道芯片的反偏电压和达到所述体暗电流所需的时间，还包括：

获取老化过程中所述体暗电流值，判断所述体暗电流值是否达到预设值；若否，则

系统补偿增加补偿反偏电压或延长所述老化时间。

3.一种多通道芯片老化系统，用于运行如权利要求1所述的多通道芯片老化方法，其特征在于，所述系统包括：

上位机；

老化电源，所述老化电源与所述上位机连接；

老化装置，所述老化装置与所述老化电源连接；

所述老化装置包括：

加电板，所述加电板一端与所述老化电源连接；

跨阻电芯片，所述跨阻电芯片与所述加电板另一端连接；

至少一块待老化芯片，所述至少一块待老化芯片同时与所述跨阻电芯片连接；

焊盘，所述焊盘固定于所述老化装置中，所述跨阻电芯片固定于所述焊盘上且与所述焊盘连接。

4.根据权利要求3所述的系统，其特征在于，所述系统包括：

老化夹具，所述老化装置固定于所述老化夹具中，所述老化夹具包括:

底板；

老化控制板，所述老化控制板固定于所述底板上，所述加电板固定于所述老化控制板上，通过所述老化控制板与所述老化电源连接；

盖板，所述盖板与所述底板固定。

5.根据权利要求3所述的系统，其特征在于，所述老化装置还包括：

壳体；

壳体引脚，所述壳体引脚固定于所述壳体内侧；

插座，所述插座固定于所述壳体外侧，所述插座同时与所述壳体引脚连接。

6.根据权利要求5所述的系统，其特征在于，所述老化装置还包括：

连接电路板，所述连接电路板一端与所述加电板连接，另一端与所述插座插拔连接。

7.根据权利要求5所述的系统，其特征在于，所述老化装置还包括：

所述跨阻电芯片的供电引脚与所述壳体引脚对应连接，且所述壳体引脚接地端与所述焊盘表面连接。

8.根据权利要求5所述的系统，其特征在于，所述焊盘还包括：

固定于所述焊盘表面的电容元件；

贴装于所述焊盘表面的至少一条通道线，所述通道线一端与所述壳体引脚对应连接，另一端经过所述电容元件和所述待老化芯片与所述跨阻电芯片的测试引脚连接。

9.根据权利要求3所述的系统，其特征在于，所述系统还包括：

所述待老化芯片固定于所述焊盘表面，且所述待老化芯片与所述焊盘表面之间设置有热沉片。

10.根据权利要求4所述的系统，其特征在于，所述系统还包括：

至少一块老化控制板与至少一块所述加电板对应连接后，与所述老化电源并行连接。

Images