CN112563280A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN112563280A
CN112563280A CN202010561455.6A CN202010561455A CN112563280A CN 112563280 A CN112563280 A CN 112563280A CN 202010561455 A CN202010561455 A CN 202010561455A CN 112563280 A CN112563280 A CN 112563280A
Authority
CN
China
Prior art keywords
sub
layer
stop
channel
penetrating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010561455.6A
Other languages
English (en)
Inventor
姜秉佑
权世峻
李昇珉
金活杓
朴镇泽
韩承佑
洪暎玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112563280A publication Critical patent/CN112563280A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type

Abstract

本公开涉及半导体器件及其制造方法。例如，一种半导体器件包括：堆叠结构，包括单元区域和接触区域；沟道结构，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域以到达不同深度；以及停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。

Description

半导体器件及其制造方法
技术领域
本发明总体上涉及电子器件，更具体地，涉及半导体器件和半导体器件的制造方法。
背景技术
非易失性存储器件是所存储数据即使在电源中断时也保持原样的存储器件。随着存储器单元以单层形式形成在半导体衬底上方的二维非易失性存储器件的集成度的改进已达到极限，提出了三维非易失性存储器件，其中存储器单元沿垂直方向形成在半导体衬底之上。
三维存储器件包括交替堆叠的层间绝缘层和栅电极、以及穿透层间绝缘层和栅电极的沟道层，并且存储器单元沿沟道层堆叠。已经开发了各种结构和制造方法以提高三维非易失性存储器件的操作可靠性。
发明内容
根据本公开的一个方面，提供了一种半导体器件，包括：堆叠结构，包括单元区域和接触区域；沟道结构，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域以到达不同深度；以及停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。
根据本公开的另一方面，提供了一种半导体器件，包括：第一子堆叠结构；第二子堆叠结构，位于第一子堆叠结构上；沟道结构，包括穿透第一子堆叠结构的第一子沟道结构和穿透第二子堆叠结构的第二子沟道结构；沟槽，穿透第二子堆叠结构以到达不同深度；以及停止结构，穿透第二子堆叠结构，停止结构位于沟槽之间。
根据本公开的又一方面，提供了一种制造半导体器件的方法，该方法包括：形成包括单元区域和接触区域的堆叠结构；形成穿透堆叠结构的单元区域的沟道结构；形成穿透堆叠结构的接触区域的停止结构；形成穿透堆叠结构的接触区域的沟槽，沟槽位于停止结构之间；在包括沟槽的堆叠结构上形成绝缘材料；以及使用停止结构通过平面化绝缘材料在沟槽中形成绝缘图案。
根据本公开的又一方面，提供了一种制造半导体器件的方法，该方法包括：形成第一子堆叠结构；形成穿透第一子堆叠结构的第一子沟道结构；在第一子堆叠结构上形成第二子堆叠结构；形成穿透第二子堆叠结构的第二子沟道结构；当形成第二子沟道结构时，形成穿透第二子堆叠结构的停止结构；以及形成穿透第二子堆叠结构以到达不同深度的沟槽，沟槽位于停止结构之间。
附图说明
下面将参考附图来描述实施例的示例；然而，它们可以不同的形式来具体化，并且不应解释为仅限于本文所述的实施例。
在附图中，为便于说明，尺寸可以被夸大。应理解，当一个元件被称为“介于”两个元件之间时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相似的参考标号贯穿全文表示相似元件。
实施例可提供一种具有简单的制造工艺、稳定的结构和改进的特性的半导体器件以及半导体器件的制造方法。
图1A和图1B是示出根据本公开实施例的半导体器件的结构的示图。
图2A和图2B是示出根据本公开实施例的半导体器件的结构的示图。
图3A、图3B、图3C、图3D和图3E是示出根据本公开实施例的半导体器件的结构的示图。
图4A、图4B、图4C和图4D是示出根据本公开实施例的半导体器件的制造方法的截面图。
图5A、图5B、图5C和图5D是示出根据本公开实施例的半导体器件的制造方法的截面图。
图6是示出根据本公开实施例的存储器系统的配置的框图。
图7是示出根据本公开实施例的存储器系统的配置的框图。
图8是示出根据本公开实施例的计算系统的配置的框图。
图9是示出根据本公开实施例的计算系统的配置的框图。
具体实施方式
本文公开的特定结构或功能描述仅仅是为了根据本公开的概念描述实施例的目的而说明。根据本公开的概念的实施例可以各种形式实施，并且不能被解释为仅限于本文阐述的实施例。
图1A和图1B是示出根据本公开实施例的半导体器件的结构的示图。图1A是布局图，以及图1B是图1A所示的第一方向I的截面图。
参考图1A和图1B，根据本公开实施例的半导体存储器器件可包括堆叠结构ST、沟道结构CH和停止结构SP。此外，半导体器件还可以包括基底10、绝缘图案13、层间绝缘层17和接触插塞18。
堆叠结构ST可位于基底10上。基底10可以是半导体衬底，并且包括底部结构，其包括外围电路、源结构等。
堆叠结构ST可包括交替堆叠的导电层11和绝缘层12。导电层 11可以是选择晶体管的栅电极、存储器单元等，并且包括多晶硅、钨、金属等。绝缘层12用于使堆叠的栅电极彼此绝缘，并且可以包括诸如氧化物或氮化物的绝缘材料。
堆叠结构ST可包括至少一个单元区域CR和至少一个接触区域 CTR。单元区域CR可以是存储器串所在的区域。每个存储器串可包括堆叠的存储器单元。接触区域CTR可以是与存储器串连接的互连结构所在的区域。互连结构可包括接触插塞、线路等。
单元区域CR和接触区域CTR可在第一方向I上彼此相邻。单元区域CR可位于接触区域CTR之间。备选地，接触区域CTR可位于单元区域CR之间。
沟道结构CH可穿透堆叠结构ST的单元区域CR。沟道结构CH 可沿第一方向I和第二方向II布置。此外，沟道结构CH可在第三方向III上穿透堆叠结构ST。第三方向III可以是与沿第一方向I和第二方向II定义的平面正交的方向。
每个沟道结构CH都可包括沟道层14、存储器层15和间隙填充层16。沟道层14可沿第三方向III穿透堆叠结构ST。沟道层14可延伸到基底10，并且与基底10中包括的源结构电连接。存储器层15 可围绕沟道层14的侧壁，或者夹在沟道层14和导电层11之间。存储器层15可包括隧道绝缘层、数据存储层和电荷阻挡层中的至少一个。数据存储层可包括浮栅、电荷阱材料、多晶硅、氮化物、可变电阻材料、相变材料等。间隙填充层16可形成在沟道层14中。间隙填充层16可包括诸如氧化物的绝缘材料。
堆叠结构ST可包括位于接触区域CTR中的沟槽T。沟槽可具有不同的深度。每个沟槽T用于暴露导电层11，并且可具有内壁，内壁具有阶梯形状。每个沟槽T可包括沿第一方向I彼此面对的内壁，并且内壁可具有彼此对称的阶梯形状或者具有彼此不对称的阶梯形状。此外，至少一个导电层11和至少一个绝缘层12可组成阶梯形状的一层。导电层11或绝缘层12可位于每层的最上部。
绝缘图案13可分别形成在沟槽T中。绝缘图案13的上表面和堆叠结构ST的上表面可处于基本相同的水平。绝缘图案13的上表面可位于与堆叠结构ST的上表面相同的平面上。
接触区域CTR可包括位于沟槽T之间的伪区域DR1-DR4。伪区域DR1-DR4可具有基本相同的高度。因此，堆叠结构ST的接触区域 CTR可在沟槽T之间具有均匀的高度。此外，伪区域DR1-DR4的上表面和单元区域CR的上表面可具有基本相同的水平。
伪区域DR1-DR4可在第一方向DR1上具有基本相同的宽度 (W1＝W2＝W3＝W4)。备选地，至少一个伪区域可具有不同于其他区域的宽度。与单元区域CR隔开的伪区域DR4所具有的宽度可窄于与单元区域CR相邻的伪区域DR1的宽度(W4<W1)，或者所具有的宽度宽于与单元区域CR相邻的伪区域DR1的宽度(W4>W1)。
停止结构SP可位于沟槽T之间。停止结构SP可定位为与沟槽T 隔开。因此，停止结构SP不可穿透填充在沟槽T中的绝缘图案13。停止结构SP可沿第一方向I和与第一方向I相交的第二方向II布置。停止结构SP可沿第三方向III穿透堆叠结构ST的伪区域DR1-DR4。至少一个停止结构SP可位于伪区域DR1-DR4中的一个中。可根据伪区域DR1-DR4的面积改变停止结构SP的数量或布置。
停止结构SP的上表面和堆叠结构ST的上表面可位于基本相同的水平。停止结构SP的上表面可位于与堆叠结构ST的上表面相同的平面。停止结构SP的上表面和绝缘图案13的上表面可位于基本相同的水平。停止结构SP的上表面可位于与绝缘图案13的上表面相同的平面。
此外，停止结构SP的上表面和沟道结构CH的上表面可位于基本相同的水平。停止结构SP的上表面可位于与沟道结构CH的上表面相同的平面。停止结构SP具有的高度可与沟道结构CH的高度基本相同或不同。例如，停止结构SP具有的高度可低于沟道结构CH 的高度。停止结构SP的下表面和沟道结构CH的下表面可位于不同的水平。停止结构SP的下表面可位于高于沟道结构CH的下表面的水平。
层间绝缘层17可位于堆叠结构ST和绝缘图案13上。接触插塞 18可穿透层间绝缘层17和绝缘图案13，并分别连接至导电层11。
同时，尽管在这些实施例中描述了堆叠结构ST包括四个沟槽T 的情况，但本公开不限于此。沟槽的数量、形状、布置等可根据包括在堆叠结构ST中的导电层11的数量而改变。相应地，可改变绝缘图案13、接触插塞18、停止结构SP等的数量、形状、布置等。
图2A和图2B是示出根据本公开实施例的半导体器件的结构的示图。图2A和图2B可以是图1A所示的第一方向I的截面图。在下文中，将省略与上述内容重叠的内容的描述。
参考图2A，根据本公开实施例的半导体存储器器件可包括基底 20、堆叠结构ST、沟道结构CH、停止结构SP、绝缘图案23和层间绝缘层27。
停止结构SP可具有与沟道结构CH基本相同或相似的结构，并且包括与沟道结构CH基本相同或相似的材料。当形成沟道结构CH 时，停止结构SP可与沟道结构CH一起形成。
每个沟道结构CH都可包括存储器层25和间隙填充层26。每个停止结构SP都可包括穿透堆叠结构ST的伪沟道层24D、围绕伪沟道层24D的侧壁的伪存储器层25D以及位于伪沟道层24D中的伪间隙填充层26D。伪沟道层24D可对应于沟道层24，伪存储器层25D可对应于存储器层25，并且伪间隙填充层26D可对应于间隙填充层26。
参考图2B，堆叠结构ST可包括子堆叠结构ST1和ST2。第一子堆叠结构ST1可包括交替堆叠的第一导电层21A和第一绝缘层22A。第二子堆叠结构ST2可包括交替堆叠的第二导电层21B和第二绝缘层22B。
每个沟道结构CH可包括子沟道结构CH1和CH2。第一子沟道结构CH1可穿透第一子堆叠结构ST1，以及第二子沟道结构CH2可穿透第二子堆叠结构ST2。
第一子沟道结构CH1中的每一个可包括第一沟道层24A、第一存储器层25A和第一间隙填充层26A。第二子沟道结构CH2中的每一个可包括第二沟道层24B、第二存储器层25B和第二间隙填充层26B。
在一个实施例中，第二子堆叠结构ST2和第二子沟道结构CH2 可以在形成第一子堆叠结构ST1和第一子沟道结构CH1之后形成。包括在一个沟道结构CH中的第一沟道层24A和第二沟道层24B可以是通过单独工艺形成的层，并且界面可以存在于第一沟道层24A和第二沟道层24B之间。包括在一个沟道结构CH中的第一存储器层25A 和第二存储器层25B可以是通过单独工艺形成的层，并且界面可以存在于第一存储器层25A和第二存储器层25B之间。包括在一个沟道结构CH中的第一间隙填充层26A和第二间隙填充层26B可以是通过单独工艺形成的层，并且界面可以存在于第一间隙填充层26A和第二间隙填充层26B之间。
在一个实施例中，第一子沟道结构CH1和第二子沟道结构CH2 可以在形成第一子堆叠结构ST1和第二子堆叠结构ST2之后形成。包括在一个沟道结构CH中的第一沟道层24A和第二沟道层24B可以是通过相同工艺形成的层，并且组成单层。包括在一个沟道结构CH中的第一存储器层25A和第二存储器层25B可以是通过相同工艺形成的层，并且组成单层。包括在一个沟道结构CH中的第一间隙填充层26A和第二间隙填充层26B可通过相同工艺形成，并且组成单层。
停止结构SP可穿透堆叠结构ST到部分深度。停止结构SP可具有与包括在堆叠结构ST中的子堆叠结构ST1和ST2中的至少一个相对应的高度。例如，停止结构SP可具有与位于子堆叠结构ST1和ST2 中的最上部的子堆叠结构相对应的高度。备选地，停止结构SP可对应于沟道结构CH中包括的子沟道结构CH1和CH2中的至少一个。例如，停止结构SP可对应于位于子沟道结构CH1和CH2中的最上部的子沟道结构。
停止结构SP可具有与第二子堆叠结构ST2相对应的高度。备选地，停止结构SP可具有对应于第二子沟道结构CH2的结构。停止结构SP可具有与第二子沟道结构CH2基本相同或相似的结构，并且包括与第二子沟道结构CH2基本相同或相似的材料。停止结构SP可具有对应于第二子沟道结构CH2的高度。当形成第二子沟道结构CH2 时，停止结构SP可与第二子沟道结构CH2一起形成。
每个停止结构SP可包括伪沟道层24C、伪存储器层25C和伪间隙填充层26C。伪沟道层24C可对应于第二沟道层24B，伪存储器层 25C可对应于第二存储器层25B，并且伪间隙填充层26C可对应于第二空隙填充层26B。
同时，尽管在这些实施例中描述了堆叠结构ST包括两个子堆叠结构ST1和ST2以及沟道结构CH包括两个子沟道结构CH1和CH2 的情况，但本公开不限于此。包括在堆叠结构ST中的子堆叠结构的数量和包括在沟道结构CH中的子沟道结构的数量可发生各种变化。此外，部分地穿透堆叠结构ST的停止结构SP的深度也可以发生各种变化。
图3A至图3E是示出根据本公开实施例的半导体器件的结构的示图，它们是示出各种形式的停止结构的截面图。以下，将省略与上述内容重叠的内容的描述。
参考图3A至图3E，根据本公开实施例的半导体存储器器件可包括基底30、堆叠结构ST以及一个或多个停止结构SP1-SP5。堆叠结构ST可包括交替堆叠的导电层31和绝缘层32。
参考图3A，第一停止结构SP1可包括半导体图案33、伪沟道层 34、伪存储器层35和伪间隙填充层36。伪沟道层34可穿透堆叠结构 ST，并且通过半导体图案33连接至基底30。半导体图案33可包括半导体材料，诸如多晶硅或单晶硅。半导体图案33可通过使用选择性生长工艺从基底30生长。伪存储器层35可形成为环绕伪沟道层34 的侧壁。可在伪沟道层34中形成伪间隙填充层36。位于单元区域CR 中的沟道结构CH可具有与第一停止结构SP1基本相同或类似的结构。
参考图3B，第二停止结构SP2可包括伪沟道层34、伪存储器层 35和伪间隙填充层36。伪沟道层34、伪存储器层35和伪间隙填充层36中的每一个可在伪沟道层34、伪存储器层35和伪间隙填充层36 的侧壁处包括至少一个转折点IP。转折点IP可以是改变侧壁斜率的点。位于单元区域CR中的沟道结构CH可具有与第二停止结构SP2 基本相同或类似的结构。
参考图3C，第三停止结构SP3可包括伪沟道层34、伪存储器层 35C和伪间隙填充层36。伪存储器层35D可形成为环绕伪沟道层34 的侧壁和底面。伪存储器层35C可夹置在伪沟道层34和基底30之间，并且将伪沟道层34和基底30彼此电分离。伪沟道层34可具有电浮置状态。
参考图3D，第四停止结构SP4可包括子结构S1和S2。第一子结构S1可包括第一伪沟道层34A、第一伪存储器层35A和第一伪间隙填充层36A。第二子结构S2可包括第二伪沟道层34B、第二伪存储器层35B和第二伪间隙填充层36B。第二伪沟道层34B可连接至第一伪沟道层34A。
第一伪存储器层35A被形成为环绕第一伪沟道层34A的侧壁，并且第一伪沟道层34A可连接至基底30。位于单元区域CR中的沟道结构CH可具有与第四停止结构SP4基本相同或类似的结构。类似于图3C，第一伪存储器层35A可形成为环绕第一伪沟道层34A的侧壁和底面。
参考图3E，第五停止结构SP5可包括接触插塞37和绝缘间隔件 38。接触插塞37可部分或完全地穿透堆叠结构ST，并且向下延伸到基底30。接触插塞37可连接至基底30中包括的外围电路、互连结构等。接触插塞37可包括导电材料，诸如多晶硅、钨或金属。绝缘间隔件38可形成为环绕接触插塞37的侧壁。绝缘间隔件38可包括氧化物、氮化物等。
半导体器件还可以包括位于单元区域CR或接触区域CTR中的接触插塞。此外，另外包括在半导体器件中的接触插塞可具有与第五停止结构SP5基本相同或类似的结构。同时，第一至第五停止结构 SP1-SP5可部分地穿过堆叠结构ST。如图2B所示，第一至第五停止结构SP1-SP5可穿过第二子堆叠结构ST2。
图4A至图4D是示出根据本公开实施例的半导体器件的制造方法的截面图。以下，将省略与上述内容重叠的内容的描述。
参照图4A，在基底40上形成堆叠结构ST。堆叠结构ST可包括交替堆叠的第一材料层41和第二材料层42。第一材料层41可用于形成存储器单元、选择晶体管等的栅电极，并且第二材料层42可用于使堆叠的栅电极彼此绝缘。第一材料层41由相对于第二材料层42具有更高蚀刻选择性的材料形成。在一个示例中，第一材料层41可以是包括氮化物等的牺牲层，而第二材料层42可以是包括氧化物等的绝缘层。在另一示例中，第一材料层41可以是包括多晶硅、钨等的导电层，而第二材料层42可以是包括氧化物等的绝缘层。
随后，形成沟道结构CH。沟道结构CH可穿透堆叠结构ST的单元区域CR，并向下延伸到基底40。每个沟道结构CH都可包括沟道层44A、存储器层45A和间隙填充层46A。
此外，还形成停止结构SP。停止结构SP可穿透堆叠结构ST的接触区域CTR，并且向下延伸到基底40。停止结构SP可基本布置在相同距离或不同距离处。例如，对于每个组，停止结构SP可以被布置成彼此间隔。
停止结构SP用于在随后的平面化工艺中停止抛光。因此，停止结构SP可包括相对于堆叠结构ST具有更高蚀刻选择性的材料。停止结构SP可包括半导体材料(诸如硅、锗或多晶硅)，或者包括金属 (诸如钨)。
可根据停止结构SP的结构、材料等来调整形成停止结构SP的时间。停止结构SP可以在形成沟道结构CH之前形成、在形成沟道结构CH时形成、或者在形成沟道结构CH之后形成。
当停止结构SP具有与沟道结构CH基本相同或相似的结构时，可以在形成沟道结构CH时形成停止结构SP。每个停止结构SP都可包括伪沟道层44D、伪存储器层45D和伪间隙填充层46D。
下面将描述形成沟道结构CH和停止结构SP的方法。首先，形成穿透堆叠结构ST的开口OP。开口OP可位于单元区域CR和接触区域CTR中。随后，在开口OP中形成存储器层45A和伪存储器层 45D。存储器层45A和伪存储器层45D中的每一个可包括电荷阻挡层、数据存储层和隧道绝缘层中的至少一个。随后，在开口OP中形成沟道层44A和伪沟道层44D。沟道层44A可包括间隙填充层46A，并且伪沟道层44D可包括伪间隙填充层46D。存储器层45A可形成为环绕沟道层44A的侧壁，或者形成为环绕沟道层44A的侧壁和底面。伪存储器层45D可形成为环绕伪沟道层44D的侧壁，或者形成为环绕伪沟道层44D的侧壁和底面。
参考图4B，形成具有不同深度的沟槽T。沟槽T可位于停止结构SP之间。与单元区域CR隔开的沟槽T具有的深度可深于与单元区域 CR相邻的沟槽T的深度，或者与单元区域CR隔开的沟槽T具有的深度可浅于与单元区域CR相邻的沟槽T的深度。备选地，沟槽T可形成为具有不同深度，而不论沟槽T与单元区域CR的距离如何。
每个沟槽T都可具有阶梯形状的侧壁。每个沟槽T可在整个侧壁处具有阶梯形状，或仅在侧壁的一部分处具有阶梯形状。多个停止结构SP可位于相邻沟槽T之间，并构成一组。包括在对应组中的停止结构SP的数量可彼此相等或不同。
随后，绝缘材料48形成在包括沟槽T的堆叠结构ST上。绝缘材料48可形成为填充沟槽T。此外，绝缘材料48可形成为覆盖堆叠结构ST的单元区域CR和接触区域CTR。绝缘材料48可包括相对于停止结构SP具有更高蚀刻选择性的材料。绝缘材料48可包括氧化物、氮化物等。
参考图4C，通过对绝缘材料48进行平面化来形成绝缘图案48A。平面化工艺可使用化学机械抛光(CMP)工艺。绝缘图案48A可通过抛光绝缘材料48直到暴露停止结构SP的上表面来形成。在平面化工艺中，可通过使用停止结构SP或者通过使用停止结构SP和沟道结构CH来停止抛光。
由于停止结构SP包括相对于堆叠结构ST具有更高蚀刻选择性的材料，因此绝缘材料48可在平面化工艺中在不损坏堆叠结构ST的情况下被抛光。因此，绝缘图案48A的上表面和停止结构SP的上表面可基本位于相同水平。此外，绝缘图案48A的上表面和堆叠结构ST的上表面可基本位于相同的水平。
参考图4D，可根据沟道结构CH和第一材料层41的材料执行附加工艺。
在附加工艺的一个实施例中，通过移除基底40A中的牺牲层来形成暴露存储器层45A和伪存储器层45D的开口。随后，移除通过开口暴露的存储器层45A和伪存储器层45D，使得沟道层44A和伪沟道层44D被暴露。随后，在开口中形成连接至沟道层44A和伪沟道层44D的源层S。因此，沟道结构CH和停止结构SP可连接至基底 40A中的源层S。附加工艺可以仅在沟道结构CH上执行。源层S可以仅形成在单元区域CR中，并且停止结构SP可保持图4C所示的形状。备选地，附加工艺可以仅在一些停止结构SP上执行。
在附加工艺的一个实施例中，在形成穿透堆叠结构ST的狭缝(未示出)之后，第一材料层41被第三材料层49替换。在一个示例中，在通过狭缝选择性地移除第一材料层41而形成开口之后，在开口中形成第三材料层49。第三材料层49可包括金属，诸如钨。在另一示例中，第三材料层49可通过硅化第一材料层41而形成。
根据上述制造方法，通过使用停止结构SP抛光绝缘材料48。由此，可以防止堆叠结构ST损坏或在平面化工艺中出现凹陷。
同时，尽管在该实施例中描述了停止结构SP具有类似于沟道结构CH的结构的情况，但这仅仅是说明性的，并且本公开不限于此。停止结构SP可具有参照图1A至图3E所描述的形式，或者具有通过组合它们而得到的形式。
图5A至图5D是示出根据本公开实施例的半导体器件的制造方法的截面图。以下，将省略与上述内容重叠的内容的描述。
参考图5A，在基底50上形成第一子堆叠结构ST1。第一子堆叠结构ST1可包括交替堆叠的第一材料层51和第二材料层52。第一材料层51可用于形成存储器单元、选择晶体管等的栅电极，而第二材料层52可用于使堆叠的栅电极彼此绝缘。第一材料层51由相对于第二材料层52具有更高蚀刻选择性的材料形成。在一个示例中，第一材料层51可以是包括氮化物等的牺牲层，而第二材料层52可以是包括氧化物等的绝缘层。在另一示例中，第一材料层51可以是包括多晶硅、钨等的导电层，而第二材料层52可以是包括氧化物等的绝缘层。
随后，形成穿透第一子堆叠结构ST1的牺牲层61。例如，在形成穿透第一子堆叠结构ST1的第一开口OP1之后，在第一开口OP1 中形成牺牲层61。牺牲层61可包括相对于第一和第二材料层51和52具有更高蚀刻选择性的材料。牺牲层61可包括钨。代替牺牲层61，可预先形成第一子沟道结构。
参照图5B，在第一子堆叠结构ST1上形成第二子堆叠结构ST2。第二子堆叠结构ST2可包括交替堆叠的第三材料层63和第四材料层 64。第三材料层63可用于形成存储器单元、选择晶体管等的栅电极，而第四材料层64可用于使堆叠的栅电极彼此绝缘。第三材料层63由相对于第四材料层64具有更高蚀刻选择性的材料形成。在一个示例中，第三材料层63可以是包括氮化物等的牺牲层，而第四材料层64 可以是包括氧化物等的绝缘层。在另一示例中，第三材料层63可以是包括多晶硅、钨等的导电层，而第四材料层64可以是包括氧化物等的绝缘层。第三材料层63可包括与第一材料层51基本相同或相似的材料，并且第四材料层64可包括与第二材料层52基本相同或相似的材料。
随后，形成穿透第二堆叠结构ST2的第二开口OP2。第二开口 OP2可位于单元区域CR中，并且被定位为分别对应于第一开口OP1。第二开口OP2可形成到暴露牺牲层61的深度。
此外，形成穿透第二子堆叠结构ST2的第三开口OP3。第三开口 OP3可位于接触区域CTR中。当形成第二开口OP2时，可以形成第三开口OP3。第三开口OP3和第二开口OP2可具有基本相同的深度。第三开口OP3可具有暴露第一子堆叠结构ST1的深度。
参考图5C，通过第二开口OP2移除牺牲层61。可以通过选择性地蚀刻牺牲层61来重新打开第一开口OP1。重新打开的第一开口OP1 可分别连接至第二开口OP2。当代替牺牲层61预先形成第一子沟道结构时，可以省略移除牺牲层61的工艺，并且可以执行下一工艺。
随后，在第一和第二开口OP1和OP2中形成沟道结构CH。沟道结构CH可穿透堆叠结构ST的单元区域CR，并且向下延伸到基底 50。每个沟道结构CH可包括沟道层54A、存储器层55A和间隙填充层56A。因此，可同时形成穿透第一子堆叠结构ST1的第一子沟道结构和穿透第二子堆叠结构ST2的第二子沟道结构。当代替牺牲层61 预先形成第一子沟道结构时，在第二开口OP2中形成第二子沟道结构。第一子沟道结构的第一沟道层和第二子沟道结构的第二沟道层可彼此连接。
在第三个开口OP3中形成停止结构SP。停止结构SP可部分地穿透堆叠结构ST的接触区域CTR。停止结构SP可穿透第二子堆叠结构ST2。当形成沟道结构CH时，可以形成停止结构SP。每个停止结构SP可包括伪沟道层54D、伪存储器层55D和伪间隙填充层56D。
参考图5D，形成具有不同深度的沟槽T。随后，在堆叠结构ST 上形成绝缘材料之后，通过对绝缘材料进行平面化来形成绝缘图案 58。在平面化工艺中，可通过使用停止结构SP或者通过使用停止结构SP和沟道结构CH来停止抛光。
随后，可根据沟道结构CH、第一材料层51和第三材料层63的材料执行附加工艺。附加工艺类似于参照图4D描述的工艺，因此将省略其描述。
图6是示出根据本公开实施例的存储器系统的配置的框图。
参考图6，根据本公开实施例的存储系统1000包括存储器器件 1200和控制器1100。
存储器器件1200用于存储具有各种数据格式(诸如文本、图形和软件代码)的数据信息。存储器器件1200可以是非易失性存储器。此外，存储器器件1200可具有参照图1A至图5D所描述的结构，并且根据参考图1A至图5D所述的制造方法来制造。在一个实施例中，存储器器件1200可包括：堆叠结构，包括单元区域和接触区域；沟道结构，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域以到达不同深度；停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。存储器器件1200的结构和制造方法与上述相同，因此将省略其详细描述。
控制器1100连接至主机和存储器器件1200，并且被配置为响应于来自主机的请求访问存储器器件1200。例如，控制器1100被配置为控制存储器器件1200的读取、写入、擦除和后台操作。
控制器1100包括随机存取存储器(RAM)1110、中央处理单元 (CPU)1120、主机接口1130、纠错码(ECC)电路1140、存储器接口1150等。
RAM 1110可用作CPU 1120的工作存储器、存储器器件1200和主机之间的高速缓存存储器以及存储器器件1200和主机之间的缓冲存储器。RAM 1110可替换为静态随机存取存储器(SRAM)、只读存储器(ROM)等。
CPU 1120被配置为对控制器1100的整体操作进行控制。例如， CPU 1120被配置为操作诸如存储在RAM 1110中的闪存转换层 (FTL)的固件。
主机接口1130被配置为与主机交互。例如，控制器1100使用各种接口协议中的至少一种与主机通信，这些接口协议诸如包括通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI) 协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议，串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子(IDE)协议和专用协议。
ECC电路1140被配置为使用纠错码(ECC)检测和校正从存储器器件1200读取的数据中包括的错误。
存储器接口1150可被配置为与存储器器件1200交互。例如，存储器接口1150包括NAND接口或NOR接口。
控制器1100可进一步包括用于临时存储数据的缓冲存储器(未示出)。缓冲存储器可用于临时存储通过主机接口1130传送到外部的数据或者通过存储器接口1150从存储器器件1200传送的数据。控制器1100可进一步包括存储用于与主机交互的代码数据的ROM。
如上所述，根据本公开实施例的存储器系统1000包括具有改进的集成度和改进的特性的存储器器件1200，由此可以改进存储器系统 1000的集成度和特性。
图7是示出根据本公开实施例的存储器系统的配置的框图。以下，将省略与上述内容重叠的内容的描述。
参考图7，根据本公开实施例的存储系统1000’包括存储器器件 1200’和控制器1100。控制器1100包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140、存储器接口1150等。
存储器器件1200’可以是非易失性存储器。此外，存储器器件 1200’可具有参照图1A至图5D所描述的结构，并且根据参考图1A 至图5D所述的制造方法来制造。在一个实施例中，存储器器件1200’可包括：堆叠结构，包括单元区域和接触区域；沟道结构，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域以到达不同深度；停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。存储器器件1200’的结构和制造方法与上述相同，因此将省略其详细描述。
存储器器件1200’可以是包括多个存储器芯片的多芯片封装。多个存储器芯片被划分为多组，这些组被配置为通过第一至第k通道 (CH1-CHk)与控制器1100通信。另外，包括在一组中的存储器芯片可被配置为通过公共通道与控制器1100通信。作为参考，可以修改存储器系统1000’，使得一个存储器芯片连接至一个通道。
如上所述，根据本公开实施例的存储器系统1000’包括具有改进的集成度和改进的特性的存储器器件1200’，因此可以改进存储器系统1000’的集成度和特性。具体地，存储器器件1200’被配置为多芯片封装，使得可以增加存储器系统1000’的数据存储容量，并且可以提高存储器系统1000’的操作速度。
图8是示出根据本公开实施例的计算系统的配置的框图。以下，将省略与上述内容重叠的内容的描述。
参考图8，根据本公开实施例的计算系统2000包括存储器器件 2100、CPU 2200、RAM 2300、用户接口2400、电源2500、系统总线 2600等。
存储器器件2100存储通过用户界面2400提供的数据、由CPU 2200处理的数据等。此外，存储器器件2100通过系统总线2600与 CPU 2200、RAM 2300、用户接口2400、电源2500等电连接。例如，存储器器件2100可通过控制器(未示出)或者直接地连接至系统总线2600。当存储器器件2100直接连接至系统总线2600时，控制器的功能可通过CPU 2200、RAM 2300等执行。
存储器器件2100可以是非易失性存储器。此外，存储器器件2100 可具有参照图1A至图5D所描述的结构，并且根据参考图1A至图 5D所述的制造方法来制造。在一个实施例中，存储器器件2100可包括：堆叠结构，包括单元区域和接触区域；沟道区域，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域以到达不同深度；停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。存储器器件2100的结构和制造方法与上述相同，因此将省略其详细描述。
如参考图7所描述的，存储器器件2100可以是包括多个存储器芯片的多芯片封装。
如上所述配置的计算系统2000可以是计算机、超移动PC (UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络书写板、无线电话、移动电话、智能手机、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、在无线环境中传输信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、RFID设备等。
如上所述，根据本公开实施例的计算系统2000包括具有改进的集成度和改进的特性的存储器器件2100，因此也可以改进计算系统 2000的特性。
图9是示出根据本公开实施例的计算系统的配置的框图。
参考图9，根据本公开实施例的计算系统3000包括软件层，其包括操作系统3200、应用3100、文件系统3300、转换层3400等。此外，计算系统3000包括存储器器件3500等的硬件层。
操作系统3200可管理计算系统3000的软件资源、硬件资源等，并且控制中央处理单元的程序执行。应用3100是在计算系统3000上运行的各种应用程序之一，并且可以是由操作系统3200执行的实用程序。
文件系统3300是指用于管理计算系统3000中的数据、文件等的逻辑结构，并根据规则组织存储在存储器器件3500中的数据或文件。文件系统3300可根据计算系统3000中使用的操作系统3200来确定。例如，当操作系统3200是微软的Windows操作系统之一时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。当操作系统3200是Unix/Linux操作系统之一时，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)或日志文件系统(JFS)。
在该附图中，操作系统3200、应用3100和文件系统3300被示为单独的块。然而，应用3100和文件系统3300可包括在操作系统3200 中。
转换层3400响应于来自文件系统3300的请求，将地址转换为适合于存储器器件3500的形式。例如，转换层3400将由文件系统3300 生成的逻辑地址转换为存储器器件3500的物理地址。逻辑地址和物理地址之间的映射信息可存储为地址转换表。例如，转换层3400可以是闪存转换层(FTL)、通用闪存链路层(ULL)等。
存储器器件3500可以是非易失性存储器。此外，存储器器件3500 可具有参照图1A至图5D描述的结构，并且根据参考图1A至图5D 所述的制造方法来制造。在一个实施例中，存储器器件3500可包括：堆叠结构，包括单元区域和接触区域；沟道结构，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域到达不同深度；停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。存储器器件3500 的结构和制造方法与上述相同，因此将省略其详细描述。
如上所述配置的计算系统3000可划分为在上层区域中执行的操作系统层和在下层区域中执行的控制器层。应用3100、操作系统3200 和文件系统3300包括在操作系统层中，并且可以由计算系统3000的工作存储器驱动。此外，转换层3400可包括在操作系统层或控制器层中。
如上所述，根据本公开实施例的计算系统3000包括具有改进的集成度和改进的特性的存储器件3500，因此也可以改进计算系统3000 的特性。
根据本公开，可提供具有稳定结构和改进可靠性的半导体器件。此外，在制造半导体器件时，可以降低工艺难度，简化制造工艺，并且降低制造成本。
在附图和说明书中描述了本公开实施例的示例。尽管这里使用了特定术语，但这些术语仅用于解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可进行许多变化。本领域技术人员应当清楚，除本文公开的实施例之外，还可以基于本公开的技术范围进行各种修改。
在没有不同定义的情况下，本文使用的所有术语(包括技术或科学术语)具有本发明所属领域的技术人员通常理解的含义。应理解字典中定义的术语，使其含义与相关技术的上下文一致。由于在本申请中没有明确定义，术语不应以理想地或过于正式的方式理解。

Claims (28)

1.一种半导体器件，包括：
堆叠结构，包括单元区域和接触区域；
沟道结构，穿透所述堆叠结构的所述单元区域；
沟槽，穿透所述堆叠结构的所述接触区域以到达不同深度；以及
停止结构，穿透所述堆叠结构的所述接触区域，所述停止结构位于所述沟槽之间。
2.根据权利要求1所述的半导体器件，其中所述堆叠结构的位于所述沟槽之间并且位于所述接触区域内的区域具有均匀的高度。
3.根据权利要求1所述的半导体器件，其中所述停止结构包括：
伪沟道层，穿透所述堆叠结构。
4.根据权利要求3所述的半导体器件，其中所述停止结构包括：
伪存储器层，环绕所述伪沟道层的侧壁；以及
伪间隙填充层，位于所述伪沟道层中。
5.根据权利要求3所述的半导体器件，其中所述伪沟道层的侧壁包括至少一个转折点。
6.根据权利要求1所述的半导体器件，其中所述停止结构包括：
接触插塞，穿透所述堆叠结构；以及
绝缘间隔件，环绕所述接触插塞的侧壁。
7.根据权利要求1所述的半导体器件，还包括形成在所述沟槽中的绝缘图案。
8.根据权利要求7所述的半导体器件，其中所述绝缘图案的上表面和所述停止结构的上表面位于基本相同的水平。
9.根据权利要求1所述的半导体器件，其中所述停止结构穿透所述堆叠结构以到达部分深度。
10.一种半导体器件，包括：
第一子堆叠结构；
第二子堆叠结构，位于所述第一子堆叠结构上；
沟道结构，包括穿透所述第一子堆叠结构的第一子沟道结构和穿透所述第二子堆叠结构的第二子沟道结构；
沟槽，穿透所述第二子堆叠结构以到达不同深度；以及
停止结构，穿透所述第二子堆叠结构，所述停止结构位于所述沟槽之间。
11.根据权利要求10所述的半导体器件，其中所述第二子堆叠结构的位于所述沟槽之间的区域具有均匀的高度。
12.根据权利要求10所述的半导体器件，其中所述停止结构和所述第二子沟道结构具有基本相同的高度。
13.根据权利要求10所述的半导体器件，其中所述停止结构包括：
伪沟道层，穿透所述第二子堆叠结构；
伪存储器层，环绕所述伪沟道层的侧壁；以及
伪间隙填充层，位于所述伪沟道层中。
14.根据权利要求10所述的半导体器件，其中所述停止结构包括：
接触插塞，穿透所述第二子堆叠结构；以及
绝缘间隔件，环绕所述接触插塞的侧壁。
15.根据权利要求10所述的半导体器件，还包括形成在所述沟槽中的绝缘图案。
16.根据权利要求15所述的半导体器件，其中所述绝缘图案的上表面和所述停止结构的上表面位于基本相同的水平。
17.一种制造半导体器件的方法，所述方法包括：
形成包括单元区域和接触区域的堆叠结构；
形成穿透所述堆叠结构的所述单元区域的沟道结构；
形成穿透所述堆叠结构的所述接触区域的停止结构；
形成穿透所述堆叠结构的所述接触区域以到达不同深度的沟槽，所述沟槽位于所述停止结构之间；
在包括所述沟槽的所述堆叠结构上形成绝缘材料；以及
使用所述停止结构，通过使所述绝缘材料平坦化来在所述沟槽中形成绝缘图案。
18.根据权利要求17所述的方法，其中在形成所述沟道结构时形成所述停止结构。
19.根据权利要求17所述的方法，其中所述停止结构包括相对于所述堆叠结构具有更高蚀刻选择性的材料。
20.根据权利要求17所述的方法，其中所述堆叠结构的位于所述沟槽之间的区域具有均匀的高度。
21.根据权利要求17所述的方法，其中每个所述停止结构包括：
伪沟道层，穿透所述堆叠结构；
伪存储器层，环绕所述伪沟道层的侧壁；以及
伪间隙填充层，位于所述伪沟道层中。
22.根据权利要求17所述的方法，其中每个所述停止结构包括：
接触插塞，穿透所述堆叠结构；以及
绝缘间隔件，环绕所述接触插塞的侧壁。
23.一种制造半导体器件的方法，所述方法包括：
形成第一子堆叠结构；
形成穿透所述第一子堆叠结构的第一子沟道结构；
在所述第一子堆叠结构上形成第二子堆叠结构；
形成穿透所述第二子堆叠结构的第二子沟道结构；
当形成所述第二子沟道结构时，形成穿透所述第二子堆叠结构的停止结构；以及
形成穿透所述第二子堆叠结构以到达不同深度的沟槽，所述沟槽位于所述停止结构之间。
24.根据权利要求23所述的方法，其中在形成所述第二子沟道结构时形成所述第一子沟道结构。
25.根据权利要求23所述的方法，其中在形成所述第二子堆叠结构之前形成所述第一子沟道结构。
26.根据权利要求23所述的方法，还包括：
在包括所述沟槽的所述第二子堆叠结构上形成绝缘材料；以及
使用所述停止结构，通过使所述绝缘材料平坦化来在所述沟槽中形成绝缘图案。
27.根据权利要求23所述的方法，其中所述停止结构包括相对于所述第二子堆叠结构具有更高蚀刻选择性的材料。
28.根据权利要求23所述的方法，其中所述第二子堆叠结构的位于所述沟槽之间的区域具有均匀的高度。
CN202010561455.6A 2019-09-25 2020-06-18 半导体器件及其制造方法 Pending CN112563280A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190118246A KR20210036144A (ko) 2019-09-25 2019-09-25 반도체 장치 및 반도체 장치의 제조 방법
KR10-2019-0118246 2019-09-25

Publications (1)

Publication Number Publication Date
CN112563280A true CN112563280A (zh) 2021-03-26

Family

ID=74881178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010561455.6A Pending CN112563280A (zh) 2019-09-25 2020-06-18 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11574920B2 (zh)
KR (1) KR20210036144A (zh)
CN (1) CN112563280A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133599A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
KR20100097459A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US20120003831A1 (en) * 2010-07-05 2012-01-05 Daehyuk Kang Methods of Forming Nonvolatile Memory Devices Using Nonselective and Selective Etching Techniques to Define Vertically Stacked Word Lines
US20150340376A1 (en) * 2014-05-20 2015-11-26 Jintaek Park Semiconductor device and method of fabricating the same
US9356043B1 (en) * 2015-06-22 2016-05-31 Sandisk Technologies Inc. Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage
US20160218059A1 (en) * 2015-01-22 2016-07-28 SanDisk Technologies, Inc. Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US20170263556A1 (en) * 2016-03-11 2017-09-14 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US20180286678A1 (en) * 2017-03-30 2018-10-04 SK Hynix Inc. Semiconductor device and method for manufacturing the same
CN108962895A (zh) * 2017-05-26 2018-12-07 美光科技公司 半导体装置、电子系统及形成半导体装置结构的方法
CN109075175A (zh) * 2016-06-07 2018-12-21 桑迪士克科技有限责任公司 三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法
US20190139974A1 (en) * 2017-11-07 2019-05-09 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
DE102018123386A1 (de) * 2017-12-08 2019-06-13 Samsung Electronics Co., Ltd. Dreidimensionale Halbleiterspeichervorrichtungen und Verfahren zu ihrer Herstellung
CN110098188A (zh) * 2018-01-31 2019-08-06 三星电子株式会社 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627403B2 (en) 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
KR20170014757A (ko) 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102415206B1 (ko) * 2016-06-27 2022-07-01 에스케이하이닉스 주식회사 반도체 장치
KR102612195B1 (ko) * 2018-06-11 2023-12-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20210109808A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 수직형 메모리 소자

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133599A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
KR20100097459A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US20120003831A1 (en) * 2010-07-05 2012-01-05 Daehyuk Kang Methods of Forming Nonvolatile Memory Devices Using Nonselective and Selective Etching Techniques to Define Vertically Stacked Word Lines
US20150340376A1 (en) * 2014-05-20 2015-11-26 Jintaek Park Semiconductor device and method of fabricating the same
US20160218059A1 (en) * 2015-01-22 2016-07-28 SanDisk Technologies, Inc. Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US9356043B1 (en) * 2015-06-22 2016-05-31 Sandisk Technologies Inc. Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage
US20170263556A1 (en) * 2016-03-11 2017-09-14 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
CN109075175A (zh) * 2016-06-07 2018-12-21 桑迪士克科技有限责任公司 三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法
US20180286678A1 (en) * 2017-03-30 2018-10-04 SK Hynix Inc. Semiconductor device and method for manufacturing the same
CN108695335A (zh) * 2017-03-30 2018-10-23 爱思开海力士有限公司 半导体装置及其制造方法
CN108962895A (zh) * 2017-05-26 2018-12-07 美光科技公司 半导体装置、电子系统及形成半导体装置结构的方法
US20190139974A1 (en) * 2017-11-07 2019-05-09 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
DE102018123386A1 (de) * 2017-12-08 2019-06-13 Samsung Electronics Co., Ltd. Dreidimensionale Halbleiterspeichervorrichtungen und Verfahren zu ihrer Herstellung
CN110098188A (zh) * 2018-01-31 2019-08-06 三星电子株式会社 半导体装置

Also Published As

Publication number Publication date
KR20210036144A (ko) 2021-04-02
US11574920B2 (en) 2023-02-07
US20210091109A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US10643844B2 (en) Semiconductor device and method for manufacturing the same
US11037939B2 (en) Semiconductor device and method of manufacturing the same
US11342342B2 (en) Semiconductor device
US11974435B2 (en) Semiconductor device and manufacturing method of a semiconductor device
US10930666B2 (en) Semiconductor device and method of manufacturing the same
US10644026B2 (en) Semiconductor device and manufacturing method thereof
US10985180B2 (en) Semiconductor device and manufacturing method thereof
KR20180106727A (ko) 반도체 장치 및 그 제조 방법
KR102535100B1 (ko) 반도체 장치 및 그 제조 방법
US11751390B2 (en) Manufacturing method of semiconductor device including stepping structure and supporting structure
CN111933645B (zh) 半导体装置及其制造方法
CN112201659A (zh) 半导体装置以及制造半导体装置的方法
CN112864160A (zh) 半导体装置及半导体装置的制造方法
US11587941B2 (en) Method of planarizing insulating layer for memory device
CN112563280A (zh) 半导体器件及其制造方法
CN113078162A (zh) 半导体装置及该半导体装置的制造方法
US20230292500A1 (en) Semiconductor device and method of manufacturing the semiconductor device
KR20220120974A (ko) 메모리 장치 및 그 제조방법
CN115483214A (zh) 半导体装置和制造半导体装置的方法
KR20210136455A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN115696926A (zh) 半导体装置和制造该半导体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination