CN112864160A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN112864160A
CN112864160A CN202010517880.5A CN202010517880A CN112864160A CN 112864160 A CN112864160 A CN 112864160A CN 202010517880 A CN202010517880 A CN 202010517880A CN 112864160 A CN112864160 A CN 112864160A
Authority
CN
China
Prior art keywords
layer
channel
source
forming
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010517880.5A
Other languages
English (en)
Other versions
CN112864160B (zh
Inventor
李南宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Priority to CN202410323986.XA priority Critical patent/CN118251014A/zh
Publication of CN112864160A publication Critical patent/CN112864160A/zh
Application granted granted Critical
Publication of CN112864160B publication Critical patent/CN112864160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了半导体装置及半导体装置的制造方法。半导体装置包括：源极结构，其形成在基底上；蚀刻防止层，其形成在源极结构上；位线；层叠结构，其位于蚀刻防止层和位线之间，并包括彼此交替层叠的导电层和绝缘层；以及沟道结构，其穿过层叠结构和蚀刻防止层，其中，沟道结构的下部位于源极结构中，并且沟道结构的下部的侧壁与源极结构直接接触。

Description

半导体装置及半导体装置的制造方法
技术领域
各种实施方式总体上涉及一种电子装置，并且更具体地，涉及一种半导体装置及制造该半导体装置的方法。
背景技术
非易失性存储器装置在没有供应的电力的情况下保持所存储的数据。其中存储器单元以单层形成在基板上方的二维非易失性存储器装置的集成密度的增加近来已经受到限制。因此，已经提出了其中存储器单元在垂直方向上层叠在基板上方的三维非易失性存储器装置。
三维非易失性存储器装置可以包括彼此交替层叠的层间绝缘层和栅电极，并且沟道层穿过其中，并且存储器单元可以沿着沟道层层叠。已经开发出各种结构和制造方法以提高三维非易失性存储器装置的操作可靠性。
发明内容
根据实施方式，半导体装置可以包括：源极结构，其形成在基底上；蚀刻防止层，其形成在源极结构上；位线；层叠结构，其位于蚀刻防止层和位线之间并包括彼此交替层叠的导电层和绝缘层；以及沟道结构，其穿过层叠结构和蚀刻防止层，其中，沟道结构的下部位于源极结构中，并且沟道结构的下部的侧壁与源极结构直接接触。
根据实施方式，一种制造半导体装置的方法可以包括：在基底上方顺序地层叠并形成第一源极层、牺牲层和蚀刻防止层；在蚀刻防止层上形成包括彼此交替层叠的第一材料层和第二材料层的层叠结构；形成穿过层叠结构、蚀刻防止层和牺牲层并延伸到第一源极层中的沟道结构；形成穿过层叠结构和蚀刻防止层并暴露出牺牲层的狭缝；以及通过去除通过狭缝暴露出的牺牲层并用导电材料填充从中去除了牺牲层的空间，来形成直接联接至沟道结构的第二源极层。
根据实施方式，一种制造半导体装置的方法可以包括：顺序地层叠并形成牺牲层和蚀刻防止层；在蚀刻防止层上方形成包括彼此交替层叠的第一材料层和第二材料层的层叠结构；形成穿过层叠结构、蚀刻防止层和牺牲层的沟道孔；在沟道孔中形成包括沟道层和围绕沟道层的存储器层的沟道结构；形成穿过层叠结构和蚀刻防止层以暴露出牺牲层的狭缝；去除通过狭缝暴露出的牺牲层，以暴露出沟道结构的下部中的存储器层的一部分；去除存储器层的暴露部分以暴露出沟道层；以及通过用导电材料填充从中去除了牺牲层的空间，来形成直接联接至沟道层的第二源极层。
附图说明
图1A和图1B是例示根据实施方式的半导体装置的结构的截面图；
图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H是例示根据实施方式的制造半导体装置的方法的截面图；
图3是例示根据实施方式的存储器系统的配置的框图；
图4是例示根据实施方式的存储器系统的配置的框图；
图5是例示根据实施方式的计算系统的配置的框图；以及
图6是例示根据实施方式的计算系统的框图。
具体实施方式
在下文中，参照附图描述各种实施方式。在附图中，为了便于说明，与实际的物理厚度和距离相比，可能夸大了组件的厚度和距离。在以下描述中，为了简单和简洁，可以省略对已知相关功能和构造的描述。在整个说明书和附图中，相似的附图标记指代相似的元件。
还应注意，在本说明书中，“连接/联接”是指一个组件不仅直接连接/联接至另一组件，而且还通过中间组件间接连接/联接至另一组件。当元件被称为“直接”在另一元件或层“上”，“直接连接至”或“直接联接至”另一元件或层时，不存在中间元件或层。还应理解，当层被称为在另一层或基板“上”时，它可以直接在另一层或基板上，或者也可以存在中间层。在说明书中，当元件被称为“包括”或“包含”组件时，除非在上下文中明确指出相反的描述，否则它不排除包括其它附加组件。
各种实施方式可以涉及具有改善的电特性的半导体装置以及制造该半导体装置的方法。
图1A和图1B是例示根据实施方式的半导体装置的结构的截面图。图1B是图1A的区域A的放大图。
参照图1A，半导体装置可以包括源极结构S、层叠结构ST、蚀刻防止层12、沟道结构CH、狭缝SL和位线BL。另外，半导体装置可以进一步包括源极接触结构19、间隔件18和层间绝缘层IL中的至少之一。
源极结构S可以是包括多晶硅、金属等的导电层，并且可以是单层或多层膜。源极结构S可以位于基底10和层叠结构ST之间。基底10可以是半导体基板、绝缘层等。
源极结构S可以包括第一源极层11A和第二源极层11B。第一源极层11A可以位于邻近基底10，并且第二源极层11B可以位于邻近层叠结构ST。第二源极层11B可以与沟道结构CH的下部的侧壁物理接触，并且更具体地，可以与沟道结构CH的下部的沟道层15直接接触。第一源极层11A可以与沟道结构CH的下部接触，并且更具体地，可以与沟道结构CH的下部的存储器层16直接接触。
层叠结构ST可以位于源极结构S和位线BL之间。层叠结构ST可以包括彼此交替层叠的导电层13和绝缘层14。导电层13可以是选择线、字线等。绝缘层14可以设置为使层叠的导电层13彼此绝缘，并且可以包括诸如氧化物或氮化物之类的绝缘材料。
蚀刻防止层12可以位于源极结构S和层叠结构ST之间的界面中。蚀刻防止层12可以包括碳氮化硅(SiCN)。蚀刻防止层12可以防止层叠结构ST在用于暴露沟道结构CH的下部的沟道层15的蚀刻工艺期间被蚀刻。
沟道结构CH可以联接在位线BL和源极结构S之间。沟道结构CH可以穿过层叠结构ST并延伸到源极结构S中。沟道结构CH可以包括沟道层15，并且可以还包括存储器层16和间隙填充层17中的至少一个。位于沟道结构CH的下部中的沟道层15可以通过其侧壁物理地联接至源极结构S。例如，位于沟道结构CH的下部中的沟道层15可以通过沟道层15的侧壁物理地联接至第二源极层11B。沟道层15可以包括诸如硅(Si)或锗(Ge)之类的半导体材料。存储器层16可以围绕沟道层15的侧壁。存储器层16可以包括电荷阻挡层16A、数据储存层16B和隧道绝缘层16C中的至少一个。数据储存层16B可以包括浮置栅、电荷捕获材料、多晶硅、氮化物、可变电阻材料、相变材料、纳米点等。间隙填充层17可以形成在沟道层15中。间隙填充层17可以包括氧化物层。
选择晶体管或存储器单元可以位于沟道结构CH和导电层13的每个交叉部中。共享单个沟道层15的选择晶体管和存储器单元可以形成单个存储器串。存储器串可以包括彼此串联联接的至少一个漏极选择晶体管、多个存储器单元和至少一个源极选择晶体管。
源极接触结构19可以穿过层叠结构ST以联接至源极结构S。源极接触结构19可以是包括多晶硅、金属等的导电层。源极接触结构19可以是单层或多层膜。
间隔件18可以插置于源极接触结构19和层叠结构ST之间。间隔件18可以形成在狭缝SL的内壁上并且可以围绕源极接触结构19的侧壁。间隔件18可以包括绝缘层并且可以是单层或多层膜。
参照图1B，源极结构S可以包括层叠在基底10上的第一源极层11A和层叠在第一源极层11A上的第二源极层11B。第一源极层11A可以围绕沟道结构CH的下端，并且第二源极层11B可以围绕沟道结构CH的下部的其中暴露出沟道层15的部分，并且可以与沟道层15直接接触。
第一源极层11A和第二源极层11B可以包括诸如多晶硅层之类的导电层，并且可以包括N型掺杂剂或P型掺杂剂。例如，当通过栅极诱导漏极泄漏(GIDL)方法执行擦除操作时，第一源极层11A和第二源极层11B可以包括诸如磷(P)之类的N型掺杂剂。
蚀刻防止层12可以插置于第二源极层11B和层叠结构ST之间的界面中。蚀刻防止层12可以包括碳氮化硅(SiCN)。蚀刻防止层12可以防止层叠结构ST在用于暴露出沟道结构CH的下部的沟道层15的蚀刻工艺期间被蚀刻。因此，可以减小层叠结构ST的最下绝缘层14的厚度。因此，可以减小源极结构S和用作选择晶体管的导电层13之间的距离d。因此，可以使掺杂到源极结构S的杂质扩散的距离最小化，并且可以容易地形成结交叠区域，使得可以在擦除操作期间稳定地产生栅极诱导漏极泄漏(GIDL)电流。另外，可以改善选择晶体管的截止特性，使得半导体装置可以设计为使要设置的选择晶体管的数量最小化，并且还可以提高半导体装置的集成密度。
沟道结构CH可以穿过层叠结构(即，导电层13和绝缘层14)和蚀刻防止层12，并且延伸到源极结构S中。例如，沟道结构CH的下部可以穿过第二源极层11B，并且穿入第一源极层11A达预定厚度。图1B例示了沟道结构CH的下部穿过第一源极层11A以与基底10接触。然而，另选地，沟道结构CH的下部可以穿过第一源极层11A的一部分达预定厚度，使得第一源极层11A围绕沟道结构CH的下部。沟道结构CH可以包括沟道层15，并且可以进一步包括存储器层16和间隙填充层17中的至少之一。沟道层15可以包括诸如硅(Si)或锗(Ge)之类的半导体材料。存储器层16可以围绕沟道层15的侧壁。存储器层16可以包括电荷阻挡层16A、数据储存层16B和隧道绝缘层16C中的至少之一。数据储存层16B可以包括浮置栅、电荷捕获材料、多晶硅、氮化物、可变电阻材料、相变材料、纳米点等。间隙填充层17可以形成在沟道层15中。间隙填充层17可以包括氧化物层。沟道结构CH的下部当中的沟道层15的穿过第二源极层11B的一部分可以暴露出来以与第二源极层11B直接接触。换句话说，围绕沟道层15的存储器层16可以不插置于第二源极层11B与沟道结构CH的下部当中的沟道层15的穿过第二源极层11B的部分之间。因此，沟道层15的穿过第二源极层11B的部分可以与第二源极层11B直接接触。
选择晶体管或存储器单元可以位于沟道结构CH和导电层13的每个交叉部中。共享单个沟道层15的选择晶体管和存储器单元可以形成单个存储器串。存储器串可以包括彼此串联联接的至少一个漏极选择晶体管、多个存储器单元和至少一个源极选择晶体管。
间隔件18可以是包括第一间隔件18A和第二间隔件18B的多层膜。第一间隔件18A可以包括蚀刻速率与第二间隔件18B的蚀刻速率不同的材料。例如，第一间隔件18A可以包括氧化物层，并且第二间隔件18B可以包括氮化物层。第二间隔件18B的厚度可以小于第一间隔件18A的厚度。第二间隔件18B可以插置于第一间隔件18A和源极接触结构19之间。
半导体装置可以进一步包括存储器层19A。存储器层19A可以置于导电层13和绝缘层14之间以及导电层13和沟道结构CH之间。
图2A至图2H是例示根据实施方式的制造半导体装置的方法的截面图。图2D至图2H是图2C的区域B的放大图并且例示了根据图2C所示的工艺的后续工艺的截面。在下文中，将省略以上已经提到的组件的任何重复描述。
参照图2A，可以在基底20上方顺序地形成第一源极层21、缓冲层22和牺牲层23。第一源极层21可以包括多晶硅层。第一源极层21可以包括N型杂质或P型杂质。缓冲层22可以包括氮化物层。牺牲层23可以包括多晶硅层。
随后，可以通过执行平坦化工艺来使牺牲层23的上部平坦化，并且可以在牺牲层23上形成蚀刻防止层24。蚀刻防止层24可以包括碳氮化硅(SiCN)。
参照图2B，层叠结构ST可以形成在蚀刻防止层24上。层叠结构ST可以包括彼此交替层叠的第一材料层25和第二材料层26。第一材料层25可以被配置为形成存储器单元、选择晶体管等的栅电极。第二材料层26可以被配置为使层叠的栅电极彼此绝缘。第一材料层25可以包括相对于第二材料层26具有高蚀刻选择性的材料。例如，第一材料层25可以是包括氮化物等的牺牲层，并且第二材料层26可以是包括氧化物等的绝缘层。另选地，第一材料层25可以是包括多晶硅、钨等的导电层，并且第二材料层26可以是包括氧化物等的绝缘层。
随后，可以形成穿过层叠结构ST、蚀刻防止层24、牺牲层23、缓冲层22和第一源极层21的沟道结构CH。沟道结构CH可以穿过第一源极层21以与基底20接触，或者可以穿入第一源极层21的一部分达预定厚度，使得沟道结构CH的底表面可以位于第一源极层21中。
形成沟道结构CH的方法如下。首先，可以形成穿过层叠结构ST、蚀刻防止层24、牺牲层23和缓冲层22并且穿入第一源极层21的一部分达至少预定厚度的沟道孔。随后，可以分别在沟道孔中形成存储器层27。每个存储器层27可以包括电荷阻挡层27A、数据储存层27B和隧道绝缘层27C中的至少一个。随后，可以分别在沟道孔中形成沟道层28。沟道层28可以分别包括间隙填充层29。随后，可以在层叠结构ST上形成层间绝缘层30。
参照图2C，可以形成狭缝SL。狭缝SL可以穿过层叠结构ST和蚀刻防止层24。狭缝SL的底表面SL_BT可能不会完全穿过牺牲层23，而是可以位于牺牲层23中。可以通过顺序地蚀刻层间绝缘层30、层叠结构ST和蚀刻防止层24以暴露出牺牲层23的一部分来形成狭缝SL。
参照图2D，可以通过狭缝SL由第三材料层32来替换第一材料层25。根据实施方式，当第一材料层25是牺牲层并且第二材料层26是绝缘层时，第一材料层25可以被导电层替换。例如，可以去除通过狭缝SL暴露的第一材料层25，并且可以用导电材料填充已从中去除了第一材料层25的空间，来形成导电层(即，第三材料层32)。更具体地，可以去除通过狭缝SL暴露的第一材料层25，并且可以沿着从中去除了第一材料层25的整个结构的表面形成阻挡层31。随后，可以在狭缝SL中形成导电材料，并且可以蚀刻在狭缝SL中形成的导电材料以形成导电层(即，第三材料层32)。可以通过蚀刻工艺将层叠的导电层彼此电分离。根据另一实施方式，当第一材料层25是导电层并且第二材料层26是绝缘层时，可以使第一材料层25硅化。
参照图2E，可以在狭缝SL中形成间隔件33。间隔件33可以是其中具有不同蚀刻速率的层彼此交替地层叠的多层膜。例如，可以沿着狭缝SL的轮廓顺序地形成第一间隔件层33A、第二间隔件层33B、第三间隔件层33C和第四间隔件层33D。第二间隔件层33B和第四间隔件层33D可以包括相对于第一间隔件层33A和第三间隔件层33C具有高蚀刻选择性的材料。第一间隔件层33A和第三间隔件层33C可以包括氧化物层。第二间隔件层33B和第四间隔件层33D可以包括氮化物层。
参照图2F，可以通过使用回蚀工艺蚀刻形成在狭缝SL的底表面上方的第一间隔件层33A、第二间隔件层33B、第三间隔件层33C和第四间隔件层33D以及阻挡层31，来形成暴露出牺牲层23的开口OP。
参照图2G，可以去除通过开口OP暴露的牺牲层23。因此，可以暴露出沟道结构CH的下部的侧壁的一部分。随后，可以顺序地去除沟道结构CH的暴露部分的电荷阻挡层27A、数据储存层27B和隧道绝缘层27C。当去除数据储存层27B时，也可以同时去除第四间隔件层33D。例如，在实施方式中，当去除数据储存层27B并且同时去除第四间隔件层33D时意味着如果数据储存层27B的去除发生在时间的第一间隔上并且第四间隔件层33D的去除发生在时间的第二间隔上，则第一间隔和第二间隔至少部分地彼此交叠，使得存在第四间隔件层33D的去除和数据储存层27B的去除二者都发生的时间。当去除隧道绝缘层27C时，也可以同时去除第三间隔件层33C。例如，在实施方式中，当去除隧道绝缘层27C并且同时去除第三间隔件层33C时，意味着如果隧道绝缘层27C的去除发生在时间的第一间隔上并且第三间隔件层33C的去除发生在时间的第二间隔上，则第一间隔和第二间隔至少部分地彼此交叠，使得存在第三间隔件层33C的去除和隧道绝缘层27C的去除二者都发生的时间。在实施方式中，当去除存储器层27的暴露部分并且同时去除第三间隔件层33C和第四间隔件层33D时，意味着如果存储器层27的去除发生在时间的第一间隔上并且第三间隔件层33C和第四间隔件层33D的去除发生在时间的第二间隔上，则第一间隔和第二间隔至少部分地彼此交叠，使得存在第三间隔件层33C和第四间隔件层33D的去除与存储器层27的去除二者都发生的时间。因此，可以暴露出沟道结构CH的下部的沟道层28的一部分。当通过蚀刻工艺顺序去除牺牲层23、电荷阻挡层27A、数据储存层27B和隧道绝缘层27C时，可以由蚀刻防止层24保护位于层叠结构ST的最下层中的第二材料层26。因此，可能不需要将位于层叠结构ST的最下层中的第二材料层26形成为具有大的厚度，或者在牺牲层23和层叠结构ST之间形成附加的源极层，从而防止在蚀刻工艺期间损坏层叠结构。
参照图2H，可以在从中去除了牺牲层的空间中形成第二源极层34，并且可以形成位于狭缝SL中的源极接触结构35。第二源极层34和源极接触结构35中的每个可以是单层。例如，可以通过在开口OP和狭缝SL中沉积导电材料来形成第二源极层34和源极接触结构35。导电材料可以包括多晶硅层、金属层等。第二源极层34和源极接触结构35可以包括掺杂剂。第二源极层34可以与沟道结构CH的沟道层28的暴露部分直接接触。
根据上述实施方式，可以在牺牲层与层叠结构ST之间的界面中形成蚀刻防止层，从而可以防止层叠结构ST在用于暴露出沟道结构CH的下部的沟道层28的蚀刻工艺期间被蚀刻。因此，可以减小用作选择晶体管的导电层(32)与第二源极层34之间的距离d。因此，可以使掺杂到源极结构的杂质扩散的距离最小化，并且可以容易地形成结交叠区域，使得在擦除操作期间可以稳定地产生GIDL电流。另外，可以改善选择晶体管的截止特性，使得半导体装置可以设计为使要设置的选择晶体管的数量最小化，并且还可以提高半导体装置的集成密度。
图3是例示根据实施方式的存储器系统1000的配置的框图。
参照图3，根据实施方式的存储器系统1000包括存储器装置1200和控制器1100。
存储器装置1200可以用于存储具有诸如文本格式、图形格式和软件代码格式之类的各种数据格式的数据信息。存储器装置1200可以是非易失性存储器装置。此外，存储器装置1200可以具有以上参照图1A和图1B描述的结构，并且可以通过以上参照图2A至图2H描述的制造方法来制造。因为存储器装置1200以与上述相同的方式来配置和制造，所以将省略其详细描述。
控制器1100可以联接至主机和存储器装置1200，并且被配置为响应于来自主机的请求来访问存储器装置1200。例如，控制器1100可以控制存储器装置1200的读取操作、写入操作、擦除操作和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140、存储器接口1150等。
RAM 1110可以用作CPU 1120的操作存储器、存储器装置1200与主机之间的高速缓存存储器、存储器装置1200与主机之间的缓冲存储器等。RAM 1110可以用静态随机存取存储器(SRAM)、只读存储器(ROM)等来代替。
CPU 1120可以控制控制器1100的整体操作。例如，CPU 1120可以操作RAM 1110中存储的诸如闪存转换层(FTL)之类的固件。
主机接口1130可以与主机接口连接。例如，控制器1100可以通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机小接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议和专用协议之类的各种接口协议中的至少一种与主机通信。
ECC电路1140可以使用纠错码(ECC)来检测和纠正从存储器装置1200读取的数据中的错误。
存储器接口1150可以与存储器装置1200接口连接。例如，存储器接口1150可以包括NAND接口或NOR接口。
控制器1100可以进一步包括用于临时存储数据的缓冲存储器(未示出)。缓冲存储器可以用于临时存储要通过主机接口1130向外部装置传送的数据，或者要通过存储器接口1150从存储器装置1200传送的数据。控制器1100可以进一步包括存储用于与主机接口连接的代码数据的ROM。
图4是例示根据实施方式的存储器系统1000'的配置的框图。在下文中，将省略以上已经提到的组件的任何重复描述。
参照图4，根据实施方式的存储器系统1000'可以包括存储器装置1200'和控制器1100。另外，控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140、存储器接口1150等。
存储器装置1200'可以是非易失性存储器装置。此外，存储器装置1200'可以具有以上参照图1A和图1B描述的结构，并且可以通过以上参照图2A至图2H描述的制造方法来制造。因为存储器装置1200'以与上述相同的方式来配置和制造，所以将省略其详细描述。
此外，存储器装置1200'可以是包括多个存储器芯片的多芯片封装件。多个存储器芯片可以分成可以分别通过第一通道CH1至第k通道CHk与控制器1100通信的多个组。另外，单个组中包括的存储器芯片可以适合于通过公共通道与控制器1100进行通信。存储器系统1000'可以变型为使得单个存储器芯片可以联接至单个通道。
因为存储器装置1200'形成为多芯片封装件，所以可以提高存储器系统1000'的数据储存容量和驱动速度。
图5是例示根据实施方式的计算系统2000的配置的框图。在下文中，将省略以上已经提到的组件的任何重复描述。
参照图5，根据实施方式的计算系统2000可以包括存储器装置2100、CPU 2200、RAM2300、用户接口2400、电源2500、系统总线2600等。
存储器装置2100可以存储经由用户接口2400提供的数据、由CPU 2200处理的数据等。存储器装置2100可以通过系统总线2600电联接至CPU 2200、RAM 2300、用户接口2400和电源2500。例如，存储器装置2100可以通过控制器(未示出)联接至系统总线2600，另选地可以直接联接至系统总线2600。当存储器装置2100直接联接至系统总线2600时，控制器的功能可以由CPU 2200和RAM 2300执行。
存储器装置2100可以是非易失性存储器装置。此外，存储器装置2100可以具有以上参照图1A和图1B描述的结构，并且可以通过以上参照图2A至图2H描述的制造方法来制造。
另外，如以上参照图4所描述的，存储器装置2100可以是包括多个存储器芯片的多芯片封装件。
具有上述配置的计算系统2000可以被设置为计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、3维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中发送和接收信息的装置、用于形成家庭网络的各种电子装置之一、用于形成计算机网络的各种电子装置之一、用于形成远程信息处理网络的各种电子装置之一、RFID装置等。
图6是例示根据实施方式的计算系统3000的框图。
参照图6，根据实施方式的计算系统3000可以包括软件层，该软件层包括操作系统3200、应用3100、文件系统3300和转换层3400。此外，计算系统3000可以包括诸如存储器装置3500之类的硬件层。
操作系统3200可以管理计算系统3000的软件和硬件资源。操作系统3200可以控制中央处理单元的程序执行。应用3100可以是在计算系统3000中执行的各种应用程序。应用3100可以是由操作系统3200执行的实体。
文件系统3300可以是指被配置为管理计算系统3000中存在的数据和文件的逻辑结构。文件系统3300可以根据给定规则来组织要存储在存储器装置3500中的文件或数据。可以根据计算系统3000中使用的操作系统3200来确定文件系统3300。例如，当操作系统3200是基于Microsoft Windows的系统时，文件系统3300可以是文件分配表(FAT)、NT文件系统(NTFS)等。另外，当操作系统3200是基于Unix/Linux的系统时，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)、日志文件系统(JFS)等。
图6以单独的方框例示了操作系统3200、应用3100和文件系统3300。然而，应用3100和文件系统3300可以包括在操作系统3200中。
转换层3400可以响应于来自文件系统3300的请求，将地址转换为用于存储器装置3500的合适形式。例如，转换层3400可以将由文件系统3300产生的逻辑地址转换为存储器装置3500的物理地址。逻辑地址和物理地址的映射信息可以存储在地址转换表中。例如，转换层3400可以是闪存转换层(FTL)、通用闪存链路层(ULL)等。
存储器装置3500可以是非易失性存储器装置。此外，存储器装置3500可以具有以上参照图1A和图1B描述的结构，并且可以通过以上参照图2A至图2H描述的制造方法来制造。
具有上述配置的计算系统3000可以被分为在上层区域中操作的操作系统层和在下层区域中操作的控制器层。应用3100、操作系统3200和文件系统3300可以包括在操作系统层中，并且可以由计算系统3000的操作存储器来驱动。转换层3400可以包括在操作系统层或控制器层中。
如上所述，根据本公开，可以通过减小与半导体装置的沟道的下部联接的源极结构的杂质扩散的距离来改善半导体装置的电特性。
本文已经公开了实施方式，并且尽管采用了特定术语，但是仅在一般和描述性意义上使用和解释它们，并非出于限制的目的。因此，本公开所属领域的普通技术人员将理解，在不背离所附权利要求中阐述的本说明书的精神和范围的情况下，可以在形式和细节上进行各种变型。
相关申请的交叉引用
本申请要求于2019年11月26日在韩国知识产权局提交的韩国专利申请No.10-2019-0153581的优先权，其全部内容通过引用合并于此。

Claims (20)

1.一种半导体装置，该半导体装置包括：
源极结构，所述源极结构形成在基底上；
蚀刻防止层，所述蚀刻防止层形成在所述源极结构上；
位线；
层叠结构，所述层叠结构位于所述蚀刻防止层和所述位线之间并且包括彼此交替层叠的导电层和绝缘层；以及
沟道结构，所述沟道结构穿过所述层叠结构和所述蚀刻防止层，
其中，所述沟道结构的下部位于所述源极结构中，并且所述沟道结构的所述下部的侧壁与所述源极结构直接接触。
2.根据权利要求1所述的半导体装置，其中，所述蚀刻防止层包括碳氮化硅SiCN。
3.根据权利要求1所述的半导体装置，其中，所述源极结构包括：
第一源极层，所述第一源极层形成在所述基底上；以及
第二源极层，所述第二源极层位于所述第一源极层和所述蚀刻防止层之间并且与所述沟道结构的所述下部直接接触。
4.根据权利要求3所述的半导体装置，其中，所述蚀刻防止层被插置于所述第二源极层与所述层叠结构之间的界面中。
5.根据权利要求3所述的半导体装置，
其中，所述沟道结构包括间隙填充层、沟道层和存储器层，
其中，所述沟道层形成在所述间隙填充层的侧壁上，
其中，所述存储器层形成在所述沟道层的侧壁上，并且
其中，所述间隙填充层穿过所述层叠结构、所述蚀刻防止层和所述第二源极层。
6.根据权利要求5所述的半导体装置，其中，所述沟道结构的所述下部的所述沟道层的一部分被暴露，并且所述沟道层的暴露部分与所述第二源极层直接接触。
7.根据权利要求5所述的半导体装置，其中，所述沟道结构的所述下部延伸到所述第一源极层中，并且所述第一源极层与所述存储器层接触。
8.根据权利要求1所述的半导体装置，其中，所述源极结构包括多晶硅层，所述多晶硅层包括N型掺杂剂和P型掺杂剂中的一种。
9.根据权利要求1所述的半导体装置，该半导体装置还包括：
狭缝，所述狭缝穿过所述层叠结构和所述蚀刻防止层；
源极接触结构，所述源极接触结构形成在所述狭缝中；以及
间隔件，所述间隔件围绕所述源极接触结构的侧壁。
10.一种制造半导体装置的方法，该方法包括以下步骤：
在基底上方形成第一源极层；
在所述第一源极层上方形成牺牲层；
在所述牺牲层上方形成蚀刻防止层；
在所述蚀刻防止层上形成包括彼此交替层叠的第一材料层和第二材料层的层叠结构；
形成穿过所述层叠结构、所述蚀刻防止层和所述牺牲层并延伸到所述第一源极层中的沟道结构；
形成穿过所述层叠结构和所述蚀刻防止层并暴露出所述牺牲层的狭缝；以及
通过去除通过所述狭缝暴露的所述牺牲层并用导电材料填充从中去除了所述牺牲层的空间来形成直接联接至所述沟道结构的第二源极层。
11.根据权利要求10所述的方法，其中，所述蚀刻防止层包括碳氮化硅SiCN。
12.根据权利要求10所述的方法，该方法还包括以下步骤：在形成所述狭缝之后并且在去除所述牺牲层之前：
去除通过所述狭缝暴露的所述第一材料层；
在从中去除了所述第一材料层的空间中形成导电层；
在所述狭缝和所述牺牲层之间形成间隔件；以及
在所述狭缝和所述层叠结构之间形成所述间隔件。
13.根据权利要求12所述的方法，该方法还包括以下步骤：在去除所述第一材料层之后，沿着整个结构的表面形成阻挡层。
14.根据权利要求10所述的方法，该方法还包括以下步骤：
形成穿过所述层叠结构、所述蚀刻防止层和所述牺牲层并延伸到所述第一源极层中的沟道孔；以及
在所述沟道孔中形成沟道层和围绕所述沟道层的存储器层。
15.根据权利要求14所述的方法，该方法还包括以下步骤：在去除所述牺牲层之后，去除所述沟道结构的下部的所述存储器层的暴露部分以暴露出所述沟道层。
16.一种制造半导体装置的方法，该方法包括以下步骤：
在牺牲层上方形成蚀刻防止层；
在所述蚀刻防止层上方形成包括彼此交替层叠的第一材料层和第二材料层的层叠结构；
形成穿过所述层叠结构、所述蚀刻防止层和所述牺牲层的沟道孔；
在所述沟道孔中形成包括沟道层和围绕所述沟道层的存储器层的沟道结构；
形成穿过所述层叠结构和所述蚀刻防止层以暴露出所述牺牲层的狭缝；
去除通过所述狭缝暴露的所述牺牲层，以暴露出所述沟道结构的下部中的所述存储器层的一部分；
去除所述存储器层的暴露部分以暴露出所述沟道层；以及
通过用导电材料填充从中去除了所述牺牲层的空间来形成直接联接至所述沟道层的第二源极层。
17.根据权利要求16所述的方法，其中，所述蚀刻防止层包括碳氮化硅SiCN。
18.根据权利要求16所述的方法，该方法还包括以下步骤：形成所述蚀刻防止层以防止所述层叠结构在用于去除所述存储器层的所述暴露部分的蚀刻工艺期间被蚀刻。
19.根据权利要求16所述的方法，该方法还包括以下步骤：在形成所述狭缝之后并且在去除所述牺牲层之前：
去除通过所述狭缝暴露的所述第一材料层；
在从中去除了所述第一材料层的空间中形成导电层；以及
在所述狭缝和所述牺牲层之间形成间隔件；以及
在所述狭缝和所述层叠结构之间形成所述间隔件。
20.根据权利要求19所述的方法，其中，形成所述间隔件的步骤包括以下步骤：
在所述狭缝和所述层叠结构之间将第一间隔件层、第二间隔件层、第三间隔件层和第四间隔件层顺序地层叠在所述层叠结构上；以及
通过蚀刻形成在所述狭缝的底表面上的所述第一间隔件层、所述第二间隔件层、所述第三间隔件层和所述第四间隔件层来形成使所述牺牲层暴露的开口。
CN202010517880.5A 2019-11-26 2020-06-09 半导体装置及半导体装置的制造方法 Active CN112864160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410323986.XA CN118251014A (zh) 2019-11-26 2020-06-09 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0153581 2019-11-26
KR1020190153581A KR20210064870A (ko) 2019-11-26 2019-11-26 반도체 장치 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410323986.XA Division CN118251014A (zh) 2019-11-26 2020-06-09 半导体装置

Publications (2)

Publication Number Publication Date
CN112864160A true CN112864160A (zh) 2021-05-28
CN112864160B CN112864160B (zh) 2024-04-05

Family

ID=75975071

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410323986.XA Pending CN118251014A (zh) 2019-11-26 2020-06-09 半导体装置
CN202010517880.5A Active CN112864160B (zh) 2019-11-26 2020-06-09 半导体装置及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410323986.XA Pending CN118251014A (zh) 2019-11-26 2020-06-09 半导体装置

Country Status (3)

Country Link
US (3) US11462557B2 (zh)
KR (1) KR20210064870A (zh)
CN (2) CN118251014A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022129253A (ja) * 2021-02-24 2022-09-05 キオクシア株式会社 記憶装置
KR20220135825A (ko) * 2021-03-31 2022-10-07 에스케이하이닉스 주식회사 반도체 장치 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119283A1 (en) * 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Methods for forming etch stop layers, semiconductor devices having the same, and methods for fabricating semiconductor devices
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
US20170162591A1 (en) * 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US20170162594A1 (en) * 2015-12-08 2017-06-08 SK Hynix Inc. Manufacturing method of semiconductor device
US20180040629A1 (en) * 2016-08-02 2018-02-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US10199359B1 (en) * 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
CN109671711A (zh) * 2017-10-12 2019-04-23 爱思开海力士有限公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437606B2 (en) 2013-07-02 2016-09-06 Sandisk Technologies Llc Method of making a three-dimensional memory array with etch stop
KR20160109971A (ko) 2015-03-11 2016-09-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10332908B2 (en) 2017-07-21 2019-06-25 SK Hynix Inc. Three-dimensional semiconductor device
KR102442214B1 (ko) * 2017-10-12 2022-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102579108B1 (ko) 2018-03-13 2023-09-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119283A1 (en) * 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Methods for forming etch stop layers, semiconductor devices having the same, and methods for fabricating semiconductor devices
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
US20170162591A1 (en) * 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US20170162594A1 (en) * 2015-12-08 2017-06-08 SK Hynix Inc. Manufacturing method of semiconductor device
US20180040629A1 (en) * 2016-08-02 2018-02-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US10199359B1 (en) * 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
CN110785851A (zh) * 2017-08-04 2020-02-11 闪迪技术有限公司 采用直接源极接触和空穴电流检测的三维存储器器件及其制造方法
CN109671711A (zh) * 2017-10-12 2019-04-23 爱思开海力士有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20210159233A1 (en) 2021-05-27
US20220415910A1 (en) 2022-12-29
US11889697B2 (en) 2024-01-30
KR20210064870A (ko) 2021-06-03
CN118251014A (zh) 2024-06-25
US20230058892A1 (en) 2023-02-23
US11462557B2 (en) 2022-10-04
CN112864160B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
US11974435B2 (en) Semiconductor device and manufacturing method of a semiconductor device
US10930657B2 (en) Semiconductor device and method of manufacturing the same
CN108695335B (zh) 半导体装置及其制造方法
US10573656B2 (en) Semiconductor device and method of manufacturing the same
US10644026B2 (en) Semiconductor device and manufacturing method thereof
US11037953B2 (en) Semiconductor device and method of manufacturing the same
US10014058B2 (en) Semiconductor device and method of manufacturing the same
US10950613B2 (en) Semiconductor device and a method of manufacturing a semiconductor device
US11889697B2 (en) 3D non-volatile semiconductor device and manufacturing method of the device
CN111933645B (zh) 半导体装置及其制造方法
CN111863831A (zh) 半导体装置的制造方法
US11037955B2 (en) Semiconductor device and manufacturing method thereof
CN113078162A (zh) 半导体装置及该半导体装置的制造方法
US20230101919A1 (en) Semiconductor device and manufacturing method of the semiconductor device
US20230217662A1 (en) Semiconductor device and manufacturing method thereof
US20230084756A1 (en) Semiconductor device and method of manufacturing the semiconductor device
KR20220120974A (ko) 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant