CN112534586A - 宽带隙半导体器件 - Google Patents

宽带隙半导体器件 Download PDF

Info

Publication number
CN112534586A
CN112534586A CN201980049518.5A CN201980049518A CN112534586A CN 112534586 A CN112534586 A CN 112534586A CN 201980049518 A CN201980049518 A CN 201980049518A CN 112534586 A CN112534586 A CN 112534586A
Authority
CN
China
Prior art keywords
jfet
region
sub
mosfet device
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980049518.5A
Other languages
English (en)
Inventor
世亨·柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN112534586A publication Critical patent/CN112534586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

金属氧化物半导体场效应晶体管包括：宽带隙衬底，在衬底上的宽带隙漂移层，漂移层中的多个结注入物，以及结注入物之间的JFET区域。JFET区域由JFET间隙限定，该间隙是相邻的结注入物之间的距离。JFET间隙在整个MOSFET器件中并不均匀。JFET区域被分成第一JFET子区域和第二JFET子区域，使得第一JFET子区域中的掺杂浓度不同于第二JFET子区域中的掺杂浓度。

Description

宽带隙半导体器件
技术领域
本公开涉及半导体器件，并且特别涉及具有沟道维持高阻断电压和低通态电阻的高沟道填充密度的宽带隙半导体器件。
背景技术
宽带隙半导体器件由于其能够承受高阻断电压、提供低通态电阻、并且在比它们的窄带隙对应物更高的频率和温度下工作的能力而被优选用于多种应用。本领域技术人员将理解，宽带隙半导体器件在某些操作方面提供的显著优点通常是以在其他操作方面的缺点为代价的。这样的缺点之一是宽带隙半导体器件受到在其中形成的非常集中的电场的影响。这些集中的电场如果管理不当，可能会损坏器件，并可能进一步降低宽带隙半导体器件阻止电压超过一定水平而不发生故障的能力。因此，需要减小在其中的电场集中度的宽带隙半导体器件。
发明内容
在一个实施方式中，金属氧化物半导体场效应晶体管(MOSFET)包括宽带隙衬底、在该衬底上的宽带隙漂移层、在该宽带隙漂移层中的多个结注入物、以及在这些结注入物之间的结场效应晶体管(JFET)区域。JFET区域由JFET间隙限定，JFET间隙是相邻的结注入物之间的距离。JFET间隙在整个MOSFET器件中并不均匀。JFET区域被分离成第一JFET子区域和第二JFET子区域，使得第一JFET子区域中的掺杂浓度不同于第二JFET子区域中的掺杂浓度。通过将JFET区域分离成第一JFET子区域和第二JFET子区域，可以针对这些子区域局部地设计通态电阻、阻断电压和峰值电场之间的折衷，从而改善MOSFET器件的整体性能。
在一个实施方式中，第一JFET子区域内的JFET间隙不同于第二JFET子区域内的JFET间隙。特别地，第一JFET子区域内的JFET间隙可以小于第二JFET子区域内的JFET间隙。第一JFET子区域内的掺杂浓度可以大于第二JFET子区域内的掺杂浓度。JFET区域中的掺杂浓度可以在第一JFET子区域和第二JFET子区域之间以线性、指数或逐步的方式变化。
在一个实施方式中，MOSFET器件提供小于2mΩ-cm2的面积归一化的通态电阻，并且能够阻断至少650V。MOSFET器件可以具有大于370mm/mm2的MOS沟道填充密度。
本领域技术人员在阅读以下结合附图的优选实施方式的详细描述之后，将理解本公开的范围并实现其附加方面。
附图说明
结合在本说明书中并形成本说明书的一部分的附图示出了本公开的几个方面，并且与说明书一起用于解释本公开的原理。
图1示出了根据本公开的一个实施方式的金属氧化物半导体场效应晶体管(MOSFET)单元的截面图。
图2示出了根据本公开的一个实施方式的MOSFET器件的俯视图。
图3示出了根据本公开的一个实施方式的MOSFET器件的俯视图。
图4示出了根据本公开的实施方式的MOSFET器件的俯视图。
图5示出了根据本公开的一个实施方式的MOSFET器件的俯视图。
图6示出了根据本公开的一个实施方式的用于制造MOSFET器件的方法。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一(a)”、“一个(an)”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”(“comprises”、“comprising”、“includes”和/或“including”)指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
图1示出了根据本公开的一个实施方式的垂直金属氧化物半导体场效应晶体管(MOSFET)单元10。MOSFET单元10包括半导体叠层12，该半导体叠层12包括衬底14和在衬底14上方的漂移层16。漂移层16包括多个结注入物18，每个结注入物包括P阱20和源极阱22，使得源极阱22在P阱20内并且可以被P阱20封装。结注入物18通过结场效应晶体管(JFET)区域24而彼此分离，该区域24由结注入物18中的每一个之间的距离(被称为JFET间隙26)限定。栅极氧化物层28在漂移层16的与衬底14相对的表面上，使得栅极氧化物层28在结注入物18中的每一个的源极阱22之间延伸。栅极触点30在栅极氧化物层28上方。源极触点32在漂移层16的与衬底14相对的表面上，使得源极触点32在每个结注入物18中的P阱20和源极阱22的一部分上。漏极触点34在衬底14的与漂移层16相对的表面上。
如图1所示，衬底14是重掺杂的n型层。在各种实施方式中，衬底14的掺杂浓度可以在1x1018cm-3与1x1020cm-3之间，在1x1019cm-3与1x1020cm-3之间，以及在1x1018cm-3与1x1019cm-3之间。漂移层16可以是n型层，其掺杂浓度小于衬底14。在一些实施方式中，漂移层16的掺杂浓度可以在1x1014cm-3和1x1017cm-3之间，在1x1015cm-3和1x1017cm-3之间，在1x1016cm-3和1x1017cm-3之间，在1x1014cm-3和1x1016cm-3之间，以及在1x1014cm-3和1x1015cm-3之间。此外，可以对漂移层16的掺杂浓度进行分级，以使得漂移层16的掺杂浓度与距衬底14的距离成比例地增加。该分级可以是线性的、指数的、逐步的或任何其他配置。通常，漂移层16经由外延工艺在衬底14上生长。JFET区域24可以是高掺杂的N型区域，其掺杂浓度在5x1015cm-3和2x1017cm-3之间，5x1016cm-3和2x1017cm-3之间以及5x1015cm-3和2x1016cm-3之间。可以经由离子注入工艺来注入JFET区域24，或者可以经由外延工艺(例如，通过首先在漂移层16中蚀刻沟槽)来生长JFET区域24。每个结注入物18的P阱20可以是P型区域，其掺杂浓度在5x1015cm-3和5x1019cm-3之间，在5x1016cm-3和5x1019cm-3之间，在5x1017cm-3和5x1019cm-3之间，在5x1018cm-3和5x1019cm-3之间，在5x1015cm-3和5x1018cm-3之间，在5x1015cm-3和5x1017cm-3之间，以及在5x1015cm-3和5x1016cm-3之间。每个结注入物18的源极阱22可以是高掺杂的N型区域，其掺杂浓度在5x1018cm-3和5x1021cm-3之间，在5x1018cm-3和5x1020cm-3之间，在5x1018cm-3和5x1019cm-3之间，在5x1019cm-3和5x1021cm-3之间，以及在5x1020cm-3和5x1021cm-3之间。通常经由离子注入工艺来注入结注入物18的P阱20和源极阱22。
尽管在图1中将MOSFET单元10示为其中衬底14和漂移层16是N型层的NMOS器件，但是本公开的原理同样适用于其中衬底14和漂移层16是P型层的PMOS器件。
尽管MOSFET器件有许多设计参数可能会影响其性能，但其中的两个设计参数对于此处讨论的公开内容尤其值得注意。MOSFET单元10的第一个值得注意的设计参数是结注入物18之间的距离或JFET间隙26。增大JFET间隙26将减小MOSFET单元10的通态电阻，但也会减小其阻断电压。此外，增大JFET间隙26通常将增大JFET区域24的中心处的峰值电场。减小JFET间隙26将增大MOSFET单元10的阻断电压，但是还将增大其通态电阻。此外，减小JFET间隙26通常将减小JFET区域24的中心处的峰值电场。MOSFET单元10的第二个值得注意的设计参数是JFET区域24的掺杂浓度。增加JFET区域24的掺杂浓度将减小MOSFET单元10的通态电阻，但是还将增加在JFET区域24的中心处的峰值电场。减小JFET区域24的掺杂浓度将减小在JFET区域24的中心处的峰值电场，但是还将增大MOSFET单元10的通态电阻。因此，必须适当地选择JFET间隙26和JFET区域24的掺杂浓度两者，以满足MOSFET单元10的期望的阻断电压、通态电阻、以及峰值电场。值得注意的是，如果在JFET区域24的中心处的峰值电场变得太高，它将使栅极氧化物破裂并破坏MOSFET单元10。如上所述，电场的集中在诸如宽带隙材料系统(诸如碳化硅(SiC)器件)中尤其成问题，宽带隙材料系统通常比窄带隙对应物具有高得多的电场。因此，在设计MOSFET单元10时，选择JFET间隙26和JFET区域24的掺杂浓度，以在通态电阻、阻断电压和峰值电场之间提供期望的关系。
值得注意的是，MOSFET单元10之所以如此命名是因为它是较大的MOSFET器件的最小单元。MOSFET器件包括以各种几何配置重复的数百或数千个MOSFET单元。图1所示的MOSFET单元10被表示为二维截面。实际上，MOSFET单元10在三维上作为矩形长方体延伸进入和延伸出页面。MOSFET单元10可以被镜像或重复延伸到页面内和页面外。此外，MOSFET单元10可以在其左侧和右侧对称地镜像并且可以继续以这种方式重复以实现期望的尺寸。如上所述布置的MOSFET单元10的组合形成MOSFET器件。MOSFET单元10的栅极触点30、源极触点32和漏极触点34被束缚在一起，使得MOSFET单元10作为MOSFET器件一起操作。
通过从上至下查看MOSFET器件，可以最好地看到上述内容。因此，图2示出了在其中包括多个结注入物38的MOSFET器件36的俯视图。栅极氧化物、栅极触点和源极触点未在图2中示出。尽管结注入物38可以包含具有不同掺杂类型的几个不同注入物，但是在图2中将它们表示为单个阴影区域以更好地说明本文所讨论的概念。结注入物38之间的区域是MOSFET器件36的JFET区域40。图1所示的MOSFET单元10可以表示图2所示的MOSFET器件36通过线A-A'的截面图。图2所示的配置通常称为“条形”MOSFET设计，因为结注入物38在整个器件上呈条状。
如上所述，MOSFET器件36的两个值得注意的设计参数是JFET间隙42和JFET区域40的掺杂浓度。为MOSFET器件36(诸如相对于图2描述的MOSFET器件36)选择这些参数相对简单，因为JFET间隙42在整个器件中是均匀的。虽然MOSFET器件36的简单性在这方面具有优势，但近年来MOSFET器件已趋向于从基于条带的设计转向基于单元的设计，以实现更高的单元(或MOS沟道)填充密度，从而提高MOSFET器件36的性能。
图3示出了MOSFET器件44的俯视图，该MOSFET器件44包括以单元配置布置的多个结注入物46。特别地，图3示出具有矩形单元配置的MOSFET器件44。栅极氧化物、栅极触点和源极触点未在图3中示出。虽然结注入物46可以包含具有不同掺杂类型的几个不同注入物，但是在图3中将它们表示为单个阴影区域以更好地说明本文所讨论的概念。结注入物46之间的区域是MOSFET器件44的JFET区域48。如上所述，MOSFET器件44的两个值得注意的设计参数是结注入物46之间的距离或JFET间隙50、以及JFET区域48的掺杂浓度。由于JFET间隙50在器件的所有区域中并不相同，因此图3所示的MOSFET器件44的单元配置使其设计复杂化。特别地，在具有平行面的相邻结注入物46之间提供第一JFET间隙50A，而在不具有平行面的相邻结注入物46之间提供第二JFET间隙50B。这分别在图3中由线B-B'和C-C'示出。图1中所示的MOSFET单元10可以表示图3中所示的MOSFET器件44通过线B-B'和C-C'的截面图。通过这些线的MOSFET单元之间的唯一区域别是JFET间隙50，相比通过线B-B'形成的MOSFET单元，该间隙对于通过线C-C'形成的MOSFET单元将大得多。
如上所述，增加JFET间隙50会增加JFET区域48的中心处的峰值电场。由于MOSFET器件44中存在较大的第二JFET间隙50B，因此器件中最集中的电场围绕第二JFET间隙50B的中心点形成。常规上，JFET区域48是均匀掺杂的区域。根据常规设计原理，调节JFET区域48的掺杂浓度以适应MOSFET器件44中最集中的电场，该电场形成在相邻但不具有平行面的结注入物46之间的中心点处。特别地，降低JFET区域48的掺杂浓度以将该区域中的峰值电场减小到可接受的水平，以避免损坏MOSFET器件44(例如，通过使其栅极氧化物破裂)。
值得注意的是，在相邻但不具有平行面的结注入物46之间的JFET区域48的部分中，将峰值电场减小到可接受水平所需的掺杂浓度显著低于在相邻并具有平行面的结注入物46之间的JFET区域48的部分中用于将峰值电场减小到可接受水平所需的掺杂浓度。当JFET区域48的掺杂浓度在MOSFET器件44中均匀时，仅针对MOSFET器件44中的结注入物46被第二JFET间隙50B分离的区域进行优化，因为针对器件的该部分选择JFET区域48的掺杂浓度。换句话说，JFET区域48的均匀掺杂浓度导致MOSFET器件44的这些区域(结植入物46被第一JFET间隙50A分离的区域)的通态电阻、阻断电压和峰值电场之间的次优折衷。当使用诸如SiC的宽带隙材料系统时，其中JFET区域48被均匀地掺杂的常规设计阻止了MOSFET器件44实现通态电阻和阻断电压的某些组合，这是因为当JFET区域48的掺杂浓度降低到不再发生由于结注入物46被第二JFET间隙50B分离的MOSFET器件44的区域中的峰值电场引起的器件损坏的水平时，它们是无法实现的。
因此，图4示出了根据本公开的一个实施方式的MOSFET器件44的俯视图。除了JFET区域48被分成第一JFET子区域48A和第二JFET子区域48B之外，图4中示出的MOSFET器件44与图3中的MOSFET器件基本上相似，其中第一JFET子区域48A具有第一JFET间隙50A，并且第二JFET子区域48B具有第二JFET间隙50B。第一JFET子区域48A具有第一掺杂浓度，而第二JFET子区域48B具有不同于第一掺杂浓度的第二掺杂浓度。在一个实施方式中，第一JFET子区域48A的掺杂浓度在1×1016cm-3和2×1017cm-3之间，第二JFET子区域48B的掺杂浓度在1×1015cm-3和5×1016cm-3之间。在各种实施方式中，JFET区域48中的掺杂浓度可以在第一JFET子区域48A和第二JFET子区域48B之间突然转变，或者可以以线性、指数、逐步或任何其他方式逐渐转变。可以在子区域的离子注入之前使用掩蔽来获得第一JFET子区域48A和第二JFET子区域48B的掺杂浓度以及它们之间的转变。掩蔽可能需要几个步骤，这些步骤可以通过使用灰度或针孔掩蔽来减少。
将JFET区域48分为第一JFET子区域48A和第二JFET子区域48B，允许在MOSFET器件44的不同部分内局部地优化通态电阻、阻断电压和峰值电场之间的折衷。虽然图4只显示了第一JFET子区域48A和第二JFET子区域48B，但JFET区域48可以被划分为任意数量的JFET子区域，而不偏离本公开的原理，每个子区域可以具有不同的掺杂浓度。如上所述设计MOSFET器件44可以允许器件实现以前使用常规设计原理在基于单元的设计中无法获得的性能参数，特别是当MOSFET器件44是使用诸如SiC的宽带隙材料系统形成时尤其如此。例如，在各个实施方式中，MOSFET器件44能够实现小于2.5mΩ-cm2、小于2.0mΩ-cm2、小于1.8mΩ-cm2和小于1.6mΩ-cm2的面积归一化的通态电阻，能够实现大于550V、大于600V、大于650V、以及大于700V的阻断电压，并且能够实现小于4.0MV/cm、小于3.8MV/cm、小于3.5MV/cm、小于3.2MV/cm、以及小于3.0MV/cm的峰值MOS氧化物电场，伴随单元(或MOS沟道)填充密度大于300mm/mm2、大于330mm/mm2、大于370mm/mm2、以及大于400mm/mm2。
本公开的原理类似地应用于MOSFET器件52，该器件52包括布置成如图5所示的六边形单元配置的多个结注入物54，其可提供比上述矩形单元配置更高的单元(或MOS沟道)填充密度。类似于图3和图4所示的MOSFET器件44，MOSFET器件52的JFET区域56具有非均匀的JFET间隙58。特别地，MOSFET器件52的JFET间隙58在第一JFET子区域56A和第二JFET子区域56B中不同。特别地，第二JFET子区域56B中中的JFET间隙58大于第一JFET子区域56A中的JFET间隙58。由于第二JFET子区域56B中较大的JFET间隙58，因此MOSFET器件52在第二JFET子区域56B的大约中心处经历峰值电场。
如上所述，均匀地掺杂JFET区域56的常规设计原理要求降低整个JFET区域56的掺杂浓度，以防止第二JFET子区域56B中的峰值电场损坏MOSFET器件52。JFET区域56的所得掺杂浓度使得不可能实现通态电阻和阻断电压的某些组合，特别是当MOSFET器件52使用诸如SiC的宽带隙材料系统时尤其如此。因此，第一JFET子区域56A的掺杂浓度大于第二JFET子区域56B的掺杂浓度。在一个实施方式中，第一JFET子区域56A的掺杂浓度在1x1016cm-3和2x1017cm-3之间，并且第二JFET子区域56B的掺杂浓度在1x1015cm-3和5x1016cm-3之间。在各种实施方式中，第一JFET子区域56A的掺杂浓度可以在2x1016cm-3和2x1017cm-3之间，在3x1016cm-3和2x1017cm-3之间，在4x1016cm-3和2x1017cm-3之间，在5x1016cm-3和2x1017cm-3之间，在6x1016cm-3和2x1017cm-3之间，在7x1016cm-3和2x1017cm-3之间，在8x1016cm-3和2x1017cm-3之间，在9x1016cm-3和2x1017cm-3之间，在1x1017cm-3和2x1017cm-3之间，在2x1016cm-3和1x1017cm-3之间，在2x1016cm-3和9x1016cm-3之间，在2x1016cm-3和8x1016cm-3之间，在2x1016cm-3和7x1016cm-3之间，在2x1016cm-3和6x1016cm-3之间，在2x1016cm-3和5x1016cm-3之间，在2x1016cm-3和4x1016cm-3之间，以及在2x1016cm-3和3x1016cm-3之间。第二JFET子区域56B的掺杂浓度可以在2x1015cm-3和5x1016之间，在3x1015cm-3和5x1016之间，在4x1015cm-3和5x1016之间，在5x1015cm-3和5x1016之间，在6x1015cm-3和5x1016之间，在7x1015cm-3和5x1016之间，在8x1015cm-3和5x1016之间，在9x1015cm-3和5x1016之间，在1x1016cm-3和5x1016之间，在2x1016cm-3和5x1016之间，在3x1016cm-3和5x1016之间，在4x1016cm-3和5x1016之间，在2x1015cm-3和4x1016之间，在2x1015cm-3和3x1016之间，在2x1015cm-3和2x1016之间，在2x1015cm-3和1x1016之间，在2x1015cm-3和9x1015之间，在2x1015cm-3和8x1015之间，在2x1015cm-3和7x1015之间，在2x1015cm-3和6x1015之间，在2x1015cm-3和5x1015之间，在2x1015cm-3和4x1015之间，在2x1015cm-3和3x1015之间。JFET区域56的掺杂浓度可以在第一JFET区域56A和第二JFET区域56B之间突然转变，也可以以线性、指数、逐步或其他方式逐渐转变。也就是说，JFET区域56可以具有分级的掺杂浓度(在横向方向上，或者在横向和垂直方向上)，使得第一JFET子区域56A和第二JFET子区域56B之间的转变以线性、指数、逐步或其他任何方式发生。第一JFET子区域56A和第二JFET子区域56B的掺杂浓度以及它们之间的转变可以在子区域的离子注入之前通过掩蔽获得。掩蔽可能需要几个步骤，这些步骤可以通过使用灰度或针孔掩蔽来减少。
如上所述，将JFET区域56分离成第一JFET子区域56A和第二JFET子区域56B允许在MOSFET器件52的不同部分内局部地优化通态电阻、阻断电压和峰值电场之间发生的折衷。虽然在图5中仅示出了第一JFET子区域56A和第二JFET子区域56B，但在不脱离本公开的情况下，JFET区域56可以被划分为任意数量的JFET子区域，其中的每一个可以具有不同的掺杂浓度。如上所述设计MOSFET器件52可允许器件实现以前在使用常规设计原则的基于单元的设计中无法获得的性能参数，特别是当MOSFET器件52使用诸如SiC的宽带隙材料系统形成时尤其如此。例如，MOSFET器件52能够实现小于2.5mΩ-cm2、小于2.0mΩ-cm2、小于1.8mΩ-cm2、以及小于1.6mΩ-cm2的面积归一化的通态电阻，能够实现大于550V、大于600V、大于650V、以及大于700V的阻断电压，以及能够实现小于4.0mV/cm、小于3.8MV/cm、小于3.5MV/cm、小于3.2MV/cm、以及小于3.0MV/cm的峰值MOS氧化物电场，伴随单元(或MOS沟道)填充密度大于300mm/mm2、大于330mm/mm2、大于370mm/mm2和大于400mm/mm2。
虽然以上针对矩形和六边形单元设计进行了讨论，但是本公开的原理同样适用于其中的JFET间隙在整个器件中不均匀的任何MOSFET器件。也就是说，本公开可以应用于具有任何形状或尺寸的单元的MOSET器件。
图6是示出根据本公开的一个实施方式的用于制造MOSFET器件的方法的流程图。首先，提供半导体叠层(步骤100)，其中半导体叠层至少包括衬底和衬底上的漂移层。然后，选择性地注入该半导体叠层以形成多个结注入物区域(步骤102)。如上所述，可以在单元配置中提供结注入物，其中结注入物之间的JFET间隙在器件的所有部分中并不相同。因此，半导体叠层随后被注入以形成至少两个JFET子区域(步骤104)。如上所述，JFET子区域具有不同的掺杂浓度，以便分别优化通态电阻、阻断电压和峰值电场的区域。最后，提供氧化物层和金属化层(步骤106)以完成MOSFET器件。
本领域技术人员将认识到对本公开的优选实施方式的改进和修改。所有这些改进和修改都被视为在本文公开的概念和所附权利要求书的范围内。

Claims (20)

1.一种金属氧化物半导体场效应晶体管(MOSFET)器件，包括：
·宽带隙衬底；
·衬底上的宽带隙漂移层；
·在所述宽带隙漂移层中的多个结注入物；以及
·所述多个结注入物之间的结场效应晶体管(JFET)区域，其中：
·JFET区域由JFET间隙限定，所述JFET间隙是所述多个结注入物中相邻的结注入物之间的距离；
·所述JFET间隙在整个MOSFET器件中不均匀；
·所述JFET区域分为第一JFET子区域和第二JFET子区域；并且
·所述第一JFET子区域的掺杂浓度不同于所述第二JFET子区域的掺杂浓度。
2.根据权利要求1所述的MOSFET器件，其中，所述第一JFET子区域内的JFET间隙不同于所述第二JFET子区域内的JFET间隙。
3.根据权利要求2所述的MOSFET器件，其中，所述第一JFET子区域内的JFET间隙小于所述第二JFET子区域内的JFET间隙。
4.根据权利要求3所述的MOSFET器件，其中，所述第一JFET子区域内的掺杂浓度大于所述第二JFET子区域内的掺杂浓度。
5.根据权利要求1所述的MOSFET器件，其中：
·衬底具有第一掺杂类型；
·漂移层具有第一掺杂类型；并且
·所述多个结注入物各自具有与所述第一掺杂类型相反的第二掺杂类型。
6.根据权利要求1所述的MOSFET器件，其中，所述多个结注入物中的每一个是矩形的。
7.根据权利要求1所述的MOSFET器件，其中，所述多个结注入物中的每一个是六边形的。
8.根据权利要求1所述的MOSFET器件，其中，所述宽带隙衬底和所述宽带隙漂移层包含碳化硅(SiC)。
9.根据权利要求1所述的MOSFET器件，其中，所述JFET区域的掺杂浓度在所述第一JFET子区域和所述第二JFET子区域之间以线性、指数、以及逐步的方式之一变化。
10.根据权利要求1所述的MOSFET器件，其中，所述MOSFET器件提供小于2mΩ-cm2的面积归一化的通态电阻，并且能够阻断至少650V。
11.一种金属氧化物半导体场效应晶体管(MOSFET)器件，包括：
·宽带隙衬底；
·所述衬底上的宽带隙漂移层；以及
·所述漂移层中的多个结注入物，所述多个结注入物以单元配置排列，其中，MOSFET器件提供小于2mΩ-cm2的面积归一化的通态电阻，并且能够阻断至少650V。
12.根据权利要求11所述的MOSFET器件，其中，所述宽带隙衬底和所述宽带隙漂移层包含碳化硅(SiC)。
13.根据权利要求11所述的MOSFET器件，其中，所述MOSFET器件的单元(MOS沟道)填充密度大于370mm/mm2。
14.根据权利要求11所述的MOSFET器件，其中，所述多个结注入物中的每一个是矩形的。
15.根据权利要求11所述的MOSFET器件，其中，所述多个结注入物中的每一个是六边形的。
16.一种用于制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法，包括：
·提供包括宽带隙衬底和在所述衬底上的宽带隙漂移层的半导体叠层；
·在所述宽带隙漂移层中提供多个结注入物；以及
·在所述多个结注入物之间提供结场效应晶体管(JFET)区域，其中：
·JFET区域由JFET间隙限定，所述JFET间隙是所述多个结注入物中相邻的结注入物之间的距离；
·所述JFET间隙在整个MOSFET器件中不均匀；
·所述JFET区域分为第一JFET子区域和第二JFET子区域；以及
·所述第一JFET子区域的掺杂浓度不同于所述第二JFET子区域的掺杂浓度。
17.根据权利要求16所述的方法，其中，所述第一JFET子区域内的JFET间隙不同于所述第二JFET子区域内的JFET间隙。
18.根据权利要求17所述的方法，其中，所述第一JFET子区域内的JFET间隙小于所述第二JFET子区域内的JFET间隙。
19.根据权利要求18所述的方法，其中，所述第一JFET子区域内的掺杂浓度大于所述第二JFET子区域内的掺杂浓度。
20.根据权利要求16所述的方法，其中，所述MOSFET器件提供小于2mΩ-cm2的面积归一化的通态电阻，并且能够阻断至少650V。
CN201980049518.5A 2018-07-13 2019-07-05 宽带隙半导体器件 Pending CN112534586A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/034,536 US11075295B2 (en) 2018-07-13 2018-07-13 Wide bandgap semiconductor device
US16/034,536 2018-07-13
PCT/US2019/040712 WO2020014088A1 (en) 2018-07-13 2019-07-05 Wide bandgap semiconductor device

Publications (1)

Publication Number Publication Date
CN112534586A true CN112534586A (zh) 2021-03-19

Family

ID=67470680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980049518.5A Pending CN112534586A (zh) 2018-07-13 2019-07-05 宽带隙半导体器件

Country Status (6)

Country Link
US (1) US11075295B2 (zh)
EP (1) EP3821469A1 (zh)
JP (1) JP7165822B2 (zh)
KR (1) KR102459634B1 (zh)
CN (1) CN112534586A (zh)
WO (1) WO2020014088A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616123B2 (en) * 2021-02-12 2023-03-28 Alpha And Omega Semiconductor International Lp Enhancement on-state power semiconductor device characteristics utilizing new cell geometries
US20240128323A1 (en) * 2021-02-22 2024-04-18 The Research Foundation for the State Universtiy of New York Metal oxide semiconductor field effect transistors (mosfet) including deep p-wells and methods of forming same
WO2024006912A1 (en) * 2022-07-01 2024-01-04 The Research Foundation For The State University Of New York Metal oxide semiconductor field effect transistors (mosfet) with bottom p-wells and deep p-wells

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207993B1 (en) * 1998-09-02 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Field effect semiconductor device
US20110095305A1 (en) * 2008-08-21 2011-04-28 Kenya Yamashita Semiconductor device
CN105431948A (zh) * 2013-08-08 2016-03-23 科锐 垂直功率晶体管器件
US20170338303A1 (en) * 2016-05-23 2017-11-23 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) devices having an optimization layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299658A (ja) 1992-04-20 1993-11-12 Nec Kansai Ltd 半導体装置及びその製造方法
JP2001144102A (ja) 1999-11-10 2001-05-25 Sharp Corp 半導体装置の製造方法及び半導体装置
JP4691989B2 (ja) * 2004-01-27 2011-06-01 富士電機システムズ株式会社 炭化けい素半導体素子の製造方法
JP5044151B2 (ja) 2006-06-26 2012-10-10 株式会社東芝 半導体装置
CN101589471B (zh) * 2007-01-04 2012-05-23 飞思卡尔半导体公司 半导体器件及形成半导体器件的方法
CN102859696B (zh) * 2010-04-26 2015-07-22 三菱电机株式会社 半导体装置
JP6074787B2 (ja) * 2012-05-25 2017-02-08 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
US9214572B2 (en) * 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
JP5630552B2 (ja) * 2013-10-15 2014-11-26 富士電機株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207993B1 (en) * 1998-09-02 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Field effect semiconductor device
US20110095305A1 (en) * 2008-08-21 2011-04-28 Kenya Yamashita Semiconductor device
CN105431948A (zh) * 2013-08-08 2016-03-23 科锐 垂直功率晶体管器件
US20170338303A1 (en) * 2016-05-23 2017-11-23 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) devices having an optimization layer

Also Published As

Publication number Publication date
JP2021530878A (ja) 2021-11-11
US20200020793A1 (en) 2020-01-16
JP7165822B2 (ja) 2022-11-04
WO2020014088A1 (en) 2020-01-16
KR20210030424A (ko) 2021-03-17
KR102459634B1 (ko) 2022-10-28
EP3821469A1 (en) 2021-05-19
US11075295B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
JP3908572B2 (ja) 半導体素子
US8866221B2 (en) Super junction semiconductor device comprising a cell area and an edge area
KR20190072631A (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
JP2007116190A (ja) 半導体素子およびその製造方法
JP5342752B2 (ja) 半導体装置
JP2007266505A (ja) 電力用半導体素子
JP6705944B2 (ja) パワーデバイス及びその製造方法
CN112534586A (zh) 宽带隙半导体器件
US8530943B2 (en) Semiconductor device
US10199457B2 (en) Silicon carbide semiconductor device
US10276655B2 (en) Semiconductor devices and methods for forming a semiconductor device
JP2007019146A (ja) 半導体素子
US20220139906A1 (en) Concept for silicon for carbide power devices
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
US11631762B1 (en) Planar MOSFET with reduced sensitivity of JFET resistance to process variation
US20170263698A1 (en) Power metal-oxide-semiconductor device
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
KR20170015342A (ko) 복합 트렌치 및 주입 컬럼들을 가진 반도체 디바이스
EP3174104B1 (en) Power semiconductor device
CN109155335B (zh) 半导体器件及其制造方法
US10177220B2 (en) High voltage metal oxide semiconductor device
CN220382104U (zh) 功率半导体器件
KR102159418B1 (ko) 슈퍼 정션 mosfet 및 그 제조 방법
CN112289845A (zh) 具有jfet区布图设计的半导体器件
JP6246700B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina

Applicant before: CREE, Inc.